特開2015-232590(P2015-232590A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ セイコーエプソン株式会社の特許一覧
特開2015-232590電気光学装置、電子機器、及び電気光学装置の制御方法
<>
  • 特開2015232590-電気光学装置、電子機器、及び電気光学装置の制御方法 図000003
  • 特開2015232590-電気光学装置、電子機器、及び電気光学装置の制御方法 図000004
  • 特開2015232590-電気光学装置、電子機器、及び電気光学装置の制御方法 図000005
  • 特開2015232590-電気光学装置、電子機器、及び電気光学装置の制御方法 図000006
  • 特開2015232590-電気光学装置、電子機器、及び電気光学装置の制御方法 図000007
  • 特開2015232590-電気光学装置、電子機器、及び電気光学装置の制御方法 図000008
  • 特開2015232590-電気光学装置、電子機器、及び電気光学装置の制御方法 図000009
  • 特開2015232590-電気光学装置、電子機器、及び電気光学装置の制御方法 図000010
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2015-232590(P2015-232590A)
(43)【公開日】2015年12月24日
(54)【発明の名称】電気光学装置、電子機器、及び電気光学装置の制御方法
(51)【国際特許分類】
   G09G 3/36 20060101AFI20151201BHJP
   G09G 3/20 20060101ALI20151201BHJP
   G02F 1/133 20060101ALI20151201BHJP
【FI】
   G09G3/36
   G09G3/20 623V
   G09G3/20 623R
   G09G3/20 642B
   G09G3/20 670L
   G09G3/20 623D
   G02F1/133 550
【審査請求】未請求
【請求項の数】8
【出願形態】OL
【全頁数】17
(21)【出願番号】特願2014-118423(P2014-118423)
(22)【出願日】2014年6月9日
(71)【出願人】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】100095728
【弁理士】
【氏名又は名称】上柳 雅誉
(74)【代理人】
【識別番号】100116665
【弁理士】
【氏名又は名称】渡辺 和昭
(72)【発明者】
【氏名】▲高▼橋 成也
【テーマコード(参考)】
2H193
5C006
5C080
【Fターム(参考)】
2H193ZA04
2H193ZE06
2H193ZF21
2H193ZF31
2H193ZF42
2H193ZF46
2H193ZR04
5C006AA22
5C006AC09
5C006AC25
5C006AC28
5C006AF68
5C006BB16
5C006BC11
5C006BC23
5C006BF03
5C006BF24
5C006EC11
5C006FA22
5C006FA25
5C080AA06
5C080AA10
5C080BB05
5C080DD05
5C080DD20
5C080FF11
5C080JJ02
5C080JJ03
5C080JJ04
5C080JJ06
(57)【要約】
【課題】二以上のデータ線駆動回路を用いて一の電気光学パネルを駆動する際に、各データ線駆動回路間の負荷の相違に起因する出力特性の差を低減させること。
【解決手段】第1画素群及び第2画素群と、第1画素群への第1データ信号の書き込み、及び第2画素群への第2データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、第1データ信号と、駆動回路を制御するタイミング信号とを電気光学パネルに出力可能な第1回路と、第2データ信号とタイミング信号とを電気光学パネルに出力可能な第2回路と、を電気光学装置に備えさせる。第1期間では、第1回路はタイミング信号及び第1データ信号を出力し、第2回路は第2データ信号を出力し且つタイミング信号の出力を停止する。第2期間では、第2回路はタイミング信号及び第2データ信号を出力し、第1回路は第1データ信号を出力し且つタイミング信号の出力を停止する。
【選択図】図6
【特許請求の範囲】
【請求項1】
第1画素群及び第2画素群と、前記第1画素群への第1データ信号の書き込み、及び前記第2画素群への第2データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、
前記第1データ信号と、前記駆動回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第1回路と、
前記第2データ信号と前記タイミング信号とを前記電気光学パネルに出力可能な第2回路とを備え、
第1期間において、前記第1回路は前記タイミング信号及び前記第1データ信号を前記電気光学パネルに出力し、前記第2回路は前記第2データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止し、
第2期間において、前記第2回路は前記タイミング信号及び前記第2データ信号を前記電気光学パネルに出力し、前記第1回路は前記第1データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止する、
ことを特徴とする電気光学装置。
【請求項2】
前記電気光学パネルは、
前記第1回路から前記タイミング信号が供給される第1端子と、
前記第2回路から前記タイミング信号が供給される第2端子と、
前記第1端子と前記第2端子と前記駆動回路とを電気的に接続する配線と、
を備えることを特徴とする請求項1に記載の電気光学装置。
【請求項3】
前記電気光学パネルは、複数の走査線と、複数のデータ線とを備え、
前記第1画素群と前記第2画素群とに属する画素は、前記データ線と前記走査線との交差に対応して設けられており、
前記駆動回路は、
前記タイミング信号に基づいて前記第1画素群に属するN(Nは2以上の自然数)本のデータ線のうち選択した1本のデータ線に前記第1データ信号を出力する第1選択回路と、
前記タイミング信号に基づいて前記第2画素群に属するN本のデータ線のうち選択した1本のデータ線に前記第2データ信号を出力する第2選択回路とを備える、
ことを特徴とする請求項1又は2に記載の電気光学装置。
【請求項4】
前記第1期間においてアクティブとなり、且つ前記第2期間において非アクティブとなる第1制御信号、前記第2期間においてアクティブとなり、且つ前記第1期間において非アクティブとなる第2制御信号、前記タイミング信号、前記第1データ信号、及び前記第2データ信号を生成し、前記第1制御信号、前記タイミング信号及び前記第1データ信号を前記第1回路に出力し、前記第2制御信号、前記タイミング信号及び前記第2データ信号を前記第2回路に出力する制御部とを備え、
前記第1回路は、前記第1制御信号に基づいて前記タイミング信号を前記電気光学パネルに出力し、
前記第2回路は、前記第2制御信号に基づいて前記タイミング信号を前記電気光学パネルに出力する、
ことを特徴とする請求項1乃至3のうち何れか一項に記載の電気光学装置。
【請求項5】
前記第1回路は、第1のフレキシブル基板上に設けられ、前記第2回路は、第2のフレキシブル基板上に設けられることを特徴とする請求項1乃至4のうち何れか一項に記載の電気光学装置。
【請求項6】
請求項1乃至5のうち何れか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【請求項7】
第1画素群及び第2画素群と、前記第1画素群への第1データ信号の書き込み及び前記第2画素群への第2データ信号の書き込みを制御する制御回路とが設けられた電気光学パネルと、前記第1データ信号と、前記制御回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第1回路と、前記第2データ信号と前記タイミング信号とを前記電気光学パネルに出力可能な第2回路とを備えた電気光学装置の制御方法であって、
第1期間において、前記第1回路が前記タイミング信号及び前記第1データ信号を前記電気光学パネルに出力し、前記第2回路が前記第2データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止するように制御し、
第2期間において、前記第2回路が前記タイミング信号及び前記第2データ信号を前記電気光学パネルに出力し、前記第1回路が前記第1データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止するように制御する、
ことを特徴とする電気光学装置の制御方法。
【請求項8】
第1画素群及び第2画素群と、前記第1画素群への第1データ信号の書き込み、及び前記第2画素群への第2データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、
前記第1データ信号と、前記駆動回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第1回路と、
前記第2データ信号と前記タイミング信号とを前記電気光学パネルに出力可能な第2回路とを備え、
第1期間において、前記駆動回路は、前記第1回路又は前記第2回路のいずれか一方から出力された前記タイミング信号により制御され、
第2期間において、前記駆動回路は、前記第1回路又は前記第2回路のいずれか他方から出力された前記タイミング信号により制御される、
ことを特徴とする電気光学装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電気光学装置、電子機器、及び電気光学装置の制御方法に関する。
【背景技術】
【0002】
電気光学装置の一態様である液晶装置において、液晶パネルと、当該液晶パネルを駆動する駆動回路が実装されたフレキシブル基板(Flexible Printed Circuits;以下、FPCと称する。)と、を備える構成が知られている。この構成では、例えば、COF(Chip On Film)と称される技術によって、データ線駆動回路としてIC(Integrated Circuit)チップ等の半導体集積回路(以下、集積回路という。)がFPCに実装されている。このような構成の液晶装置として、例えば特許文献1には、集積回路が実装されたFPCを複数用いて、一つの液晶パネルを駆動する技術が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2011−112666号公報(段落0076乃至段落0095参照)
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、液晶パネルには、複数の走査線と複数のデータ線とが形成され、走査線とデータ線との交差に応じて、画素回路が設けられることが多い。また、高精細な画像を表示させる液晶パネルでは、データ線同士の間隔が狭くなる。データ線駆動回路を液晶パネルの外部に設ける場合には、各データ線にデータ信号を供給するための入力端子のピッチが狭くなってしまい、入力端子同士の短絡が問題となる。このため、一つの入力端子に供給されるデータ信号を、タイミング信号に応じてk(kは任意の自然数)本のデータ線のいずれかに供給する分配回路を設けることがある。
そのような液晶装置では、FPCに実装されているデータ線駆動回路に、データ信号を液晶パネルに供給するほか、タイミング信号を液晶パネルに供給する機能を持たせることが考えられる。この場合、タイミング信号は液晶パネルの内部の配線によって分配回路に供給されるところ、その配線は寄生容量が存在する。このため、タイミング信号は容量性の負荷に対して出力されることになる。
複数のデータ線駆動回路を用いて、1つの液晶パネルを駆動する場合、タイミング信号は複数のデータ線駆動回路のうち1つから液晶パネルに供給するのが通常である。
しかしながら、タイミング信号は容量性の負荷に対して出力されるので、データ線駆動回路におけるタイミング信号の出力段には、駆動性能が高いトランジスターが用いる必要がある。このため、データ線駆動回路にとってタイミング信号の出力に要する電力は小さくなく、タイミング信号を出力するデータ線駆動回路は、これを出力しないデータ線駆動回路と比較して負荷が大きくなり、発熱量も増大する。
ここでデータ線駆動回路を構成するトランジスターは温度によって入出力特性が変化する素子であるため、データ信号とタイミング信号とを液晶パネルに供給するデータ線駆動回路と、データ信号のみを液晶パネルに供給する他のデータ線駆動回路との間で、データ信号の出力特性に差が生じ、ひいては、表示される階調に差が生じるといった問題があった
本発明は、上述の事情に鑑みて為されたものであり、二以上の集積回路(例えばデータ線駆動回路)を用いて一の電気光学パネルを駆動する際に、各集積回路(例えばデータ線駆動回路)間の負荷の相違に起因する出力特性の差を低減させる電気光学装置、電子機器、及び電気光学装置の制御方法を提供することを課題とする。
【課題を解決するための手段】
【0005】
上記課題を解決するために本発明の電気光学装置の一態様は、第1画素群及び第2画素群と、前記第1画素群への第1データ信号の書き込み、及び前記第2画素群への第2データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、前記第1データ信号と、前記駆動回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第1回路と、前記第2データ信号と前記タイミング信号とを前記電気光学パネルに出力可能な第2回路とを備え、第1期間において、前記第1回路は前記タイミング信号及び前記第1データ信号を前記電気光学パネルに出力し、前記第2回路は前記第2データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止し、第2期間において、前記第2回路は前記タイミング信号及び前記第2データ信号を前記電気光学パネルに出力し、前記第1回路は前記第1データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止する、ことを特徴とする。
【0006】
この態様によれば、第1画素群に供給すべき第1データ信号が第1回路から出力され、且つ、第2画素群に供給すべき第2データ信号が第2回路から出力されるところ、第1画素群への第1データ信号の書き込み、及び第2画素群への第2データ信号の書き込みを行うための駆動回路に供給するタイミング信号については、第1期間では第1回路から出力され、第2期間では第2回路から出力される。この構成により、全ての期間を通じて第1回路及び第2回路のいずれか一方のみからタイミング信号が出力される構成と比較して、第1回路と第2回路との間の負荷の差が小さくなる。従って、第1回路と第2回路との間で発熱量に差が生じにくくなるため、仮に温度によって入出力特性が変化する素子(例えばトランジスター等)が第1回路及び第2回路に用いられていたとしても、第1回路と第2回路との間で出力特性に差が生じにくくなる。
なお、この態様において、「駆動回路」は例えば分配回路(デマルチプレクサー)または走査線駆動回路であってもよく、第1回路及び第2回路は例えばデータ線駆動回路であってもよい。また、「駆動回路」が分配回路(デマルチプレクサー)である場合には、「タイミング信号」は分配回路(デマルチプレクサー)を動作させる選択信号であってもよい。
【0007】
本発明の電気光学装置の他の態様は、上述の一態様に係る電気光学装置であって、前記電気光学パネルは、前記第1回路から前記タイミング信号が供給される第1端子と、前記第2回路から前記タイミング信号が供給される第2端子と、前記第1端子と前記第2端子と前記駆動回路とを電気的に接続する配線と、を備えることを特徴とする。
【0008】
この態様によれば、第1回路から第1端子を介して電気光学パネルに入力されたタイミング信号が駆動回路へ伝送される経路と、第2回路から第2端子を介して電気光学パネルに入力されたタイミング信号が駆動回路へ伝送される経路とが、電気光学パネル内の配線で電気的に接続される。これにより、第1回路及び第2回路のいずれか一方からタイミング信号が出力されれば、当該タイミング信号が電気光学パネル内の駆動回路に供給される構成が、電気光学パネル内部の簡略な配線で実現する。
【0009】
本発明の電気光学装置の他の態様は、上述の一態様に係る電気光学装置であって、前記電気光学パネルは、複数の走査線と、複数のデータ線とを備え、前記第1画素群と前記第2画素群とに属する画素は、前記データ線と前記走査線との交差に対応して設けられており、前記駆動回路は、前記タイミング信号に基づいて前記第1画素群に属するN(Nは2以上の自然数)本のデータ線のうち選択した1本のデータ線に前記第1データ信号を出力する第1選択回路と、前記タイミング信号に基づいて前記第2画素群に属するN本のデータ線のうち選択した1本のデータ線に前記第2データ信号を出力する第2選択回路とを備える、ことを特徴とする。
【0010】
この態様によれば、電気光学パネル内の駆動回路は、いわゆるデマルチプレクサーとして機能し、第1回路及び第2回路は、いわゆるデータ線駆動回路として機能する。これにより、第1回路及び第2回路と電気光学パネルとを電気的に接続する端子の構成を簡略化することが容易となる。
【0011】
本発明の電気光学装置の他の態様は、上述の一態様に係る電気光学装置であって、前記第1期間においてアクティブとなり、且つ前記第2期間において非アクティブとなる第1制御信号、前記第2期間においてアクティブとなり、且つ前記第1期間において非アクティブとなる第2制御信号、前記タイミング信号、前記第1データ信号、及び前記第2データ信号を生成し、前記第1制御信号、前記タイミング信号及び前記第1データ信号を前記第1回路に出力し、前記第2制御信号、前記タイミング信号及び前記第2データ信号を前記第2回路に出力する制御部とを備え、前記第1回路は、前記第1制御信号に基づいて前記タイミング信号を前記電気光学パネルに出力し、前記第2回路は、前記第2制御信号に基づいて前記タイミング信号を前記電気光学パネルに出力する、ことを特徴とする。
【0012】
この態様によれば、制御部から第1回路に供給される第1制御信号によって、第1回路によるタイミング信号の出力が制御され、制御部から第2回路に供給される第2制御信号によって、第2回路によるタイミング信号の出力が制御される。また、第1データ信号及びタイミング信号も制御部から第1回路に供給されると共に、第2データ信号及びタイミング信号も制御部から第2回路に供給される。従って、それらの信号を纏めて例えばLVDS方式(Low Voltage Differential Signaling;小振幅差動信号方式)で制御部から第1回路及び第2回路に送信することが可能となり、種々の信号の伝送経路を簡略化することが容易になる。
【0013】
本発明の電気光学装置の他の態様は、上述の一態様に係る電気光学装置であって、前記第1回路は、第1のフレキシブル基板上に設けられ、前記第2回路は、第2のフレキシブル基板上に設けられることを特徴とする。
【0014】
この態様によれば、第1回路及び第2回路は、それぞれフレキシブル基板上の配線を介して電気光学パネルと電気的に接続され、構成の簡略化が実現した電気光学装置が提供される。
【0015】
本発明の一態様に係る電子機器は、上述の各態様に係る電気光学装置のうち何れか一態様の電気光学装置を備えたことを特徴とする。
【0016】
この態様によれば、上述の各態様に係る電気光学装置と同様の効果を奏する電子機器が提供される。
【0017】
本発明の一態様に係る電気光学装置の制御方法は、第1画素群及び第2画素群と、前記第1画素群への第1データ信号の書き込み及び前記第2画素群への第2データ信号の書き込みを制御する制御回路とが設けられた電気光学パネルと、前記第1データ信号と、前記制御回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第1回路と、前記第2データ信号と前記タイミング信号とを前記電気光学パネルに出力可能な第2回路とを備えた電気光学装置の制御方法であって、第1期間において、前記第1回路が前記タイミング信号及び前記第1データ信号を前記電気光学パネルに出力し、前記第2回路が前記第2データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止するように制御し、第2期間において、前記第2回路が前記タイミング信号及び前記第2データ信号を前記電気光学パネルに出力し、前記第1回路が前記第1データ信号を前記電気光学パネルに出力し且つ前記タイミング信号の出力を停止するように制御する、ことを特徴とする。
【0018】
この態様によれば、第1画素群に供給すべき第1データ信号が第1回路から出力され、且つ、第2画素群に供給すべき第2データ信号が第2回路から出力されるところ、第1画素群への第1データ信号の書き込み、及び第2画素群への第2データ信号の書き込みを行うための駆動回路に供給するタイミング信号については、第1期間では第1回路から出力され、第2期間では第2回路から出力される。この構成により、全ての期間を通じて第1回路及び第2回路のいずれか一方のみからタイミング信号が出力される構成と比較して、第1回路と第2回路との間の負荷の差が小さくなる。従って、第1回路と第2回路との間で発熱量に差が生じにくくなるため、仮に温度によって入出力特性が変化する素子(例えばトランジスター等)が第1回路及び第2回路に用いられていたとしても、第1回路と第2回路との間で出力特性に差が生じにくくなる。
なお、この態様において、「駆動回路」は例えばデマルチプレクサー(分配回路)であってもよく、第1回路及び第2回路は例えばデータ線駆動回路であってもよい。また、「駆動回路」がデマルチプレクサー(分配回路)である場合には、「タイミング信号」はデマルチプレクサー(分配回路)を動作させる選択信号であってもよい。
【0019】
上記課題を解決するために本発明の電気光学装置の一態様は、第1画素群及び第2画素群と、前記第1画素群への第1データ信号の書き込み、及び前記第2画素群への第2データ信号の書き込みを行うための駆動回路とが設けられた電気光学パネルと、前記第1データ信号と、前記駆動回路を制御するタイミング信号とを前記電気光学パネルに出力可能な第1回路と、前記第2データ信号と前記タイミング信号とを前記電気光学パネルに出力可能な第2回路とを備え、第1期間において、前記駆動回路は、前記第1回路又は前記第2回路のいずれか一方から出力された前記タイミング信号により制御され、第2期間において、前記駆動回路は、前記第1回路又は前記第2回路のいずれか他方から出力された前記タイミング信号により制御される、ことを特徴とする。
【0020】
この態様によれば、第1画素群に供給すべき第1データ信号が第1回路から出力され、且つ、第2画素群に供給すべき第2データ信号が第2回路から出力されるところ、第1画素群への第1データ信号の書き込み、及び第2画素群への第2データ信号の書き込みを行うための駆動回路は、第1期間では第1回路から出力されたタイミング信号により制御され、第2期間では第2回路から出力されたタイミング信号により制御される。この構成により、全ての期間を通じて第1回路及び第2回路のいずれか一方のみがタイミング信号を出力する構成と比較して、第1回路と第2回路との間の負荷の差が小さくなる。従って、第1回路と第2回路との間で発熱量に差が生じにくくなるため、仮に温度によって入出力特性が変化する素子(例えばトランジスター等)が第1回路及び第2回路に用いられていたとしても、第1回路と第2回路との間で出力特性に差が生じにくくなる。
なお、この態様において、「駆動回路」は例えば分配回路(デマルチプレクサー)または走査線駆動回路であってもよく、第1回路及び第2回路は例えばデータ線駆動回路であってもよい。また、「駆動回路」が分配回路(デマルチプレクサー)である場合には、「タイミング信号」は分配回路(デマルチプレクサー)を動作させる選択信号であってもよい。
【図面の簡単な説明】
【0021】
図1】本発明の一実施形態に係る電気光学装置の主要部の構成例を示す斜視図。
図2】表示部の回路構成を示す図。
図3】画素回路の回路図。
図4】電気光学装置の動作を説明する図。
図5】表示部への選択信号の供給態様を説明する図。
図6】第1乃至第4データ線駆動回路による選択信号の出力に係るタイミングを説明する図。
図7】本発明の一実施形態の変形例を説明する図。
図8】本発明の一実施形態の応用例を説明する図。
【発明を実施するための形態】
【0022】
図1は、電気光学装置1の主要部の構成例を示す斜視図である。同図に示すように、電気光学装置1は、表示部100を含む電気光学パネル150と、第1データ線駆動回路200aが実装された第1フレキシブル回路基板(以下、第1FPCという。)300aと、第2データ線駆動回路200bが実装された第2フレキシブル回路基板(以下、第2FPCという。)300aと、第3データ線駆動回路200cが実装された第3フレキシブル回路基板(以下、第3FPCという。)300cと、第4データ線駆動回路200dが実装された第4フレキシブル回路基板(以下、第4FPCという。)300dとを備える。
第1乃至第4データ線駆動回路200a乃至200dの各々は、例えば、1チップのICで構成され、第1乃至第4FPC300a乃至300dの各々に、COF(Chip On Film)技術によって実装されている。
【0023】
表示部100は、図1に示すように、その表示領域ごとに、第1領域100aと第2領域100bと第3領域100cと第4領域100dとに区分される。
第1FPC300a乃至第4FPC300d上には信号を伝送するための配線(不図示)が設けられ、当該配線の一方端部は電気光学パネル150における信号入力端子(不図示)に接続されている。また、当該配線の他方端部は不図示の基板に接続されており、該基板には制御部250(図2参照)が設けられている。すなわち、第1乃至第4データ線駆動回路200a乃至200dは、第1FPC300a乃至第4FPC300d上の配線を介して、電気光学パネル150と制御部250(図2参照)とに電気的に接続されている。
【0024】
図2は、表示部100の回路構成を示す図である。なお、第1領域100a乃至第4領域100dの各々は同様の構成を採るので、説明の重複を避けるため、ここでは第1領域100aの構成について説明する。
【0025】
画素部10には、相互に交差するM本の走査線12とN本のデータ線14とが形成される(M,Nは2以上の自然数)。また、画素部10には、走査線12とデータ線14との交差に対応して画素回路PIXが配置されている。すなわち、画素回路PIXは、縦M行×横N列の行列状に配列されている。
画素部10内の画素回路PIXは、図2に示すようにJ個の画素ブロックB[1]〜B[J]のいずれかに区分される。詳細には、画素部10内のN本のデータ線14は、連続して配置された4本ごとに同一の分配回路57[j(jは1≦j≦Jを満たす任意の自然数)]に接続されるところ、同一の分配回路57[j]に接続される画素の集合を、一つの画素ブロックB[j]としている。なお、J=N/4の関係が成立する。
【0026】
分配回路57[1]〜57[J]は、画素ブロックB[1]〜B[J]の各々に対応するJ本の制御線15で、第1データ線駆動回路200aと相互に接続される。
第j番目の分配回路57[j]は、第j番目の制御線15に供給される画像信号D[j]を画素ブロックB[j]に対応する4本のデータ線14の各々に分配する回路(デマルチプレクサー)であり、画素ブロックB[j]に対応するデータ線14に係る4個のスイッチ58[1]〜58[4]を含んで構成される。分配回路57[j]の第x番目のスイッチ58[x]は、画素ブロックB[j]の4本のデータ線14のうち第x列目のデータ線14とJ本の制御線15のうち第j番目の制御線15との間に介在して両者間の電気的な接続(導通/非導通)を制御する。
【0027】
ここで、第1データ線駆動回路200aによって駆動される画素回路PIXの集合を「第1画素群」といい、第2データ線駆動回路200bによって駆動される画素回路PIXの集合を「第2画素群」といい、第3データ線駆動回路200cによって駆動される画素回路PIXの集合を「第3画素群」といい、第4データ線駆動回路200dによって駆動される画素回路PIXの集合を「第4画素群」という。すなわち、第1乃至第4画素群の各々には、それぞれ複数の画素ブロックB[j]が含まれる。具体的には、本実施形態では第1領域100aの画素ブロックB[1]〜B[J]は全て第1画素群に属し、第2領域100bの画素ブロックは全て第2画素群に属し、第3領域100cの画素ブロックは全て第3画素群に属し、第4領域100dの画素ブロックB[1]〜B[J]は全て第4画素群に属す。
【0028】
図3は、各画素回路PIXの回路図である。図3に示すように、各画素回路PIXは、液晶素子42と選択スイッチ44とを含んで構成される。液晶素子42は、対向する画素電極421及び共通電極423と両電極間の液晶425とで構成された電気光学素子である。画素電極421と共通電極423との間の印加電圧に応じて液晶425の透過率が変化する。なお、以下の説明では便宜的に、画素電極421が共通電極423と比較して高電位である場合の液晶素子42の印加電圧を正極性と表記し、画素電極421が低電位である場合の印加電圧を負極性と表記する。
【0029】
選択スイッチ44は、走査線12にゲートが接続されたNチャネル型の薄膜トランジスターで構成され、液晶素子42(画素電極421)とデータ線14との間に介在して両者の電気的な接続(導通/非導通)を制御する。したがって、画素回路PIX(液晶素子42)は、選択スイッチ44がオン状態に制御されたときのデータ線14の電位に応じた階調(画像信号D[j]に応じた階調)を表示する。なお、液晶素子42に対して並列に接続される補助容量等の図示は省略されている。
【0030】
説明を図2に戻す。制御部250は、例えばLVDS(Low Voltage Differential Signaling;小振幅差動信号方式)と称されるデジタル伝送方式の信号を出力する。制御部250が出力するLVDS方式の信号には、例えば垂直同期信号Vs、水平同期信号Hs、選択信号S1〜S4、画像信号D[1]〜D[J]、及び制御信号CTLa〜CTLd等が含まれる。制御部250は、これら種々の信号を供給することで、第1乃至第4データ線駆動回路200a乃至200dを制御する。
【0031】
また、制御部250は、各画素ブロックB[j]内のデータ線14の本数に相当する4系統の選択信号S1〜S4を生成して第1乃至第4データ線駆動回路200a乃至200dに出力する。選択信号S1〜S4は、上述したJ個の分配回路57[1]〜57[J]によるデータ信号の書き込みのタイミング等を制御するタイミング信号である。
ここでJ個の分配回路57[1]〜57[J]は、それぞれ4個のスイッチ58[1]〜58[4]を備える。スイッチ58[1]〜58[4]は、そのオンとオフとを切り替えるための信号(選択信号S1〜S4)が入力される制御入力端子(不図示)を備え、当該制御入力端子(不図示)に入力された信号のレベルによってオンとオフとが切り替えられる。すなわち、分配回路57[1]〜57[J]は、所定の画素群にデータ信号の書き込みを行うための駆動回路として機能する。
【0032】
ここで選択信号S1は、J個の分配回路57[1]〜57[J]の各々における第1番目のスイッチ58[1](信号分配回路54内で合計J個のスイッチ58[1])の制御入力端子(不図示)に並列に供給され、当該スイッチ58[1]のオン・オフを制御する信号である。同様に、選択信号S2は第2番目のスイッチ58[2]の制御入力端子(不図示)に供給され、当該スイッチ58[2]のオン・オフを制御する信号であり、選択信号S3は第3番目のスイッチ58[3]の制御入力端子(不図示)に供給され、当該スイッチ58[3]のオン・オフを制御する信号であり、選択信号S4は、第4番目のスイッチ58[4]のオン・オフを制御する信号である。
【0033】
選択信号S1〜S4は、各領域100a,100b,100c,100dに共通であるため、第1乃至第4データ線駆動回路200a乃至200dのうち少なくとも一の回路が、選択信号S1〜S4を出力して(選択信号S1〜S4をアクティブレベルに設定して)、電気光学パネル150へ供給すればよい。
ところで、選択信号S1〜S4を伝送する配線は、電気光学パネル150内部で第1領域100a乃至第4領域100dに引き回されているため、当該配線の長さは、当該配線に係る寄生容量を無視できるほどに短いものではない場合がある。よって、第1乃至第4データ線駆動回路200a乃至200dにおける選択信号S1〜S4の出力段から電気光学パネル150を見たときの負荷は容量性負荷となっている。従って、第1乃至第4データ線駆動回路200a乃至200dにおける信号の出力段には、駆動能力が高いトランジスターが用いられる。
このため、第1乃至第4データ線駆動回路200a乃至200dにとって選択信号S1〜S4の出力に要する電力は小さくなく、画像信号D[1]〜[J]に加えて選択信号S1〜S4を電気光学パネル150に供給するデータ線駆動回路は、画像信号D[1]〜[J]のみを電気光学パネル150に供給する他のデータ線駆動回路と比較して、負荷が大きくなり、発熱量も増大する。
【0034】
従って、仮に特定の一のデータ線駆動回路のみに、画像信号D[1]〜[J]に加えて選択信号S1〜S4も出力させた場合、画像信号D[1]〜[J]のみを出力する他のデータ線駆動回路との間で温度差が生じる。ここで第1乃至第4データ線駆動回路200a乃至200dを構成するトランジスターの入出力特性は温度によって変化するため、画像信号D[1]〜[J]とタイミング信号とを電気光学パネル150に供給するデータ線駆動回路と、画像信号D[1]〜[J]のみを電気光学パネル150に供給する他のデータ線駆動回路との間で、出力特性に差が生じてしまう。
すなわち、画像信号D[1]〜[J]に加えて選択信号S1〜S4を電気光学パネル150に供給するデータ線駆動回路は、他のデータ線駆動回路と同じ階調を示す画像信号D[1]〜[J]が入力されても、他のデータ線駆動回路とは異なる階調を指定する画像信号D[1]〜[J]を出力してしまう可能性がある。
そこで本実施形態では、第1データ線駆動回路200a乃至第4データ線駆動回路200dの負荷を均一化するために、制御部250が、第1データ線駆動回路200a乃至第4データ線駆動回路200dのうち、選択信号S1〜S4を電気光学パネル150に出力させる一の回路を、水平走査期間Hごとに切り替えるように制御する。
なお、第1乃至第4データ線駆動回路200a乃至200dのいずれに選択信号S1〜S4を出力させるかの制御部250による制御については、図6を参照して後に詳述する。
【0035】
図4は、電気光学装置1の動作を説明する図である。図4において、選択信号S1〜S4の直後に記された括弧内の符号は、当該選択信号S1〜S4を出力するデータ線駆動回路の符号を示している。すなわち、図4に示す例では、制御部250による制御で、第1データ線駆動回路200aが選択信号S1〜S4を出力し、第2乃至第4データ線駆動回路200b乃至200dは選択信号S1〜S4の出力を停止している。
なお、制御部250は、図4に示すように、液晶素子42の印加電圧の極性が垂直走査期間毎に(図4の垂直走査期間V1と垂直走査期間V2とで)反転するような画像信号D[j]を第1乃至第4データ線駆動回路200a乃至200dに供給する。
説明を図2に戻す。図2の走査線駆動回路22は、各走査線12に走査信号G[1]〜G[M]を供給することでM本の走査線12の各々を順次に選択する。すなわち、走査線駆動回路22は、各画素群へのデータ信号の書き込みを行うための駆動回路として機能する。
【0036】
第m(mは、1≦m≦Mの自然数)行の走査線12に供給される走査信号G[m]は、図4に示すように各垂直走査期間V内のM個の水平走査期間Hのうち第m番目の水平走査期間Hにてハイレベル(走査線12の選択を意味する電位)に設定される。走査線駆動回路22が第m行の走査線12を選択すると、第m行のN個の画素回路PIXの各選択スイッチ44がオン状態に遷移する。
【0037】
ここで第1データ線駆動回路200aは、走査線駆動回路22による各走査線12の選択に同期してN本のデータ線14の各々の電位を制御する。第1データ線駆動回路200aは、図2に示すように、画素ブロックB[1]〜B[J]に対応するJ系統の画像信号D[1]〜D[J]を各制御線15に並列に供給する。
【0038】
説明を図4に戻す。走査線駆動回路22が走査線12を選択する各水平走査期間Hは、プリチャージ期間TPREと書込期間TWRTとを含んで構成される。なお、図4に示す例では全ての水平走査期間Hにプリチャージ期間TPREを設けているが、一又は二以上の水平走査期間Hにプリチャージ期間TPREを設ける構成としてもよい。また、図4に示す例では、図面の煩雑化を避けて本実施形態の特徴部に焦点を当てるため、水平走査期間H内に、いわゆるポストチャージ電位を各制御線15に供給するポストチャージ期間を設けていないが、ポストチャージ期間を設ける構成としても勿論よい。なお、ポストチャージ期間とは、次の水平走査期間Hの開始時において、画素電極421と共通電極423との間の電位が各画素間でばらつかないようにするために、所定のポストチャージ電位を制御線15に書き込む期間である。
【0039】
各垂直走査期間V1,V2において、まず、第1データ線駆動回路200aは、水平走査期間H内のプリチャージ期間TPREにて選択信号S1〜S4を一斉に出力する。換言すれば、第1データ線駆動回路200aは、水平走査期間H内のプリチャージ期間TPREにて選択信号S1〜S4をアクティブレベルに設定する。
このとき各水平走査期間H内のプリチャージ期間TPREでは、信号分配回路54内の全てのスイッチ58[1]〜[4]がオン状態に遷移し、N本のデータ線14の各々(さらには各画素回路PIX内の画素電極421)にプリチャージ電位VPREが供給される。
以上のように各画素回路PIXに対する画像信号D[j]の供給前(書込前)に各データ線14の電位がプリチャージ電位VPREに初期化されるので、表示画像の階調斑(縦クロストーク)が防止され得る。
ここで、プリチャージ電位VPREは、所定の基準電位VREF(例えば画像信号D[j]の振幅中心となる電位)に対して、各垂直走査期間ごとに負極性又は正極性の電位に設定される。
他方、各水平走査期間H内の書込期間TWRTにおいて、第1データ線駆動回路200aは、選択信号S1〜S4を順番に出力する(アクティブレベルに設定する)。したがって、第m行の走査線12が選択される水平走査期間H内の各単位期間U[k(kは1≦k≦4を満たす自然数)]では、分配回路57[1]〜57[J]の各々における4個のスイッチ58[1]〜58[4]のうち第k番目のスイッチ58[k](信号分配回路54内で合計J個のスイッチ58[k])がオン状態に遷移し、各画素ブロックB[j]の第k列目のデータ線14に画像信号D[j]の階調電位が供給される。
すなわち、書込期間TWRTでは、J個の画素ブロックB[1]〜B[J]の各々において当該画素ブロックB[j]内の4本のデータ線14に階調電位が時分割で供給される。第m番目の水平走査期間H内の単位期間U[k]において、階調電位は、第m行の走査線12と画素ブロックB[j]内の第k列目のデータ線14との交差に対応する画素回路PIXの指定階調に応じて設定される。
【0040】
以上、図2乃至図4を参照して、電気光学パネル150の表示部100を構成する第1領域100a乃至第4領域100dのうち、第1領域100aについて説明したが、第2データ線駆動回路200bによって駆動される第2領域100b、第3データ線駆動回路200cによって駆動される第3領域100c、及び第4データ線駆動回路200dによって駆動される第4領域100dも、第1領域100aと同様に構成され、同様に動作する。また、第2乃至第4データ線駆動回路200b乃至200dによる第2領域乃至第4領域100b乃至100dの駆動方法は、第1データ線駆動回路200aによる第1領域100aの駆動方法と同様である。
【0041】
図5は、電気光学パネル150への選択信号S1〜S4の供給態様を説明する図である。制御部250が生成した選択信号S1〜S4は、第1乃至第4データ線駆動回路200a乃至200dに出力される。そして、制御部250による制御で、第1乃至第4データ線駆動回路200a乃至200dのうち一の回路が、選択信号S1〜S4を、J個の分配回路57[1]〜57[J]に出力する。
図5に示すように、第1乃至第4データ線駆動回路200a乃至200dからの選択信号S1の供給経路同士は、電気光学パネル150内で、選択信号S1の伝送経路上のノードn1において相互に接続されている。第1乃至第4データ線駆動回路200a乃至200dからの選択信号S2の供給経路同士は、電気光学パネル150内で、選択信号S2の伝送経路上のノードn2において相互に接続されている。第1乃至第4データ線駆動回路200a乃至200dからの選択信号S3の供給経路同士は、電気光学パネル150内で、選択信号S3の伝送経路上のノードn3において相互に接続されている。第1乃至第4データ線駆動回路200a乃至200dからの選択信号S4の供給経路同士は、電気光学パネル150内で、選択信号S4の伝送経路上のノードn4において相互に接続されている。
【0042】
図6は、選択信号S1〜S4を第1乃至第4データ線駆動回路200a乃至200dに出力させるタイミングの制御を説明する図である。同図において、選択信号S1〜S4の直後に記された括弧内の符号は、当該選択信号S1〜S4を出力するデータ線駆動回路の符号を示している。
上述したように本実施形態では、第1乃至第4データ線駆動回路200a乃至200dの負荷を均一化するために、制御部250が、第1乃至第4データ線駆動回路200a乃至200dのうち、選択信号S1〜S4を電気光学パネル150に出力させる一の回路を、水平走査期間Hごとに切り替えるように制御する。この制御部250による制御は、第1データ線駆動回路200aへの制御信号CTLaの供給、第2データ線駆動回路200bへの制御信号CTLbの供給、第3データ線駆動回路200cへの制御信号CTLcの供給、及び、第4データ線駆動回路200dへの制御信号CTLdの供給により行われる。
【0043】
具体的には、第1乃至第4データ線駆動回路200a乃至200dは、制御信号CTLa乃至CTLdが非アクティブレベルに設定されている状態(アクティブレベルに設定された制御信号CTLa乃至CTLdが供給されない状態)では、選択信号S1〜S4の出力段を非アクティブ(ハイインピーダンス)に設定し、選択信号S1〜S4の出力を停止する。
他方、第1乃至第4データ線駆動回路200a乃至200dは、アクティブレベルに設定された制御信号CTLa乃至CTLdが供給された状態では、選択信号S1〜S4の出力段をアクティブに設定し、選択信号S1〜S4を出力して電気光学パネル150に供給する。
なお、プリチャージ期間TPRE及び書込期間TWRTにおける選択信号S1〜S4の具体的な出力態様は、図4を参照して説明した通りである。
【0044】
図6に示す例では、制御部250は、水平同期信号Hsを出力すると共に制御信号CTLa〜CTLdのいずれか一つをアクティブレベルに設定し、次の水平同期信号Hsを出力する時点まで、当該制御信号CTLa〜CTLdをアクティブレベルに維持する。ここで制御部250は、アクティブレベルに設定する制御信号CTLa〜CTLdを、1水平走査期間Hごとに順次切り替える。このような制御部250の制御により、選択信号S1〜S4を出力するデータ線駆動回路が、1水平走査期間Hごとに順次切り替わる。
具体的には、図6に示す例では、第1データ線駆動回路200a→第2データ線駆動回路200b→第3データ線駆動回路200c→第4データ線駆動回路200d→第1データ線駆動回路200a→・・・との順で、選択信号S1〜S4を出力するデータ線駆動回路が、1水平走査期間Hごとに切り替わる。
【0045】
なお、上述した一実施形態においては、選択信号S1〜S4を出力(アクティブレベルに設定)するデータ線駆動回路を1水平走査期間Hごとに切り替えているが、この態様に限られず、例えば2以上の水平走査期間Hごとに切り替えても勿論よい。また、第1データ線駆動回路200a→第2データ線駆動回路200b→第3データ線駆動回路200c→第4データ線駆動回路200d→第1データ線駆動回路200a→・・・との順で切り替える必要はなく、どのような順であっても特定の一のデータ線駆動回路に継続的に選択信号S1〜S4を出力させないように制御すればよい。
以上説明したように、本実施形態では、第1乃至第4データ線駆動回路200a乃至200dのうち特定の一のデータ線駆動回路のみに選択信号S1〜S4を出力させ続ける構成と比較して、第1乃至第4データ線駆動回路200a乃至200dの負荷を均一化できるため、各データ線駆動回路間の出力特性に差が生じてしまうことが抑制される。
【0046】
《第1変形例》
上述した一実施形態においては、説明の便宜上、表示部100の第1領域100a乃至第4領域100dの各領域と、第1乃至第4データ線駆動回路200a乃至200dの各データ線駆動回路とを一対一で対応させて表示部100を駆動している。しかしながら、このような駆動態様に限られないことは勿論であり、例えば図7に示す駆動態様を採用してもよい。すなわち、図7に示すように画素ブロックB[j]の「j」の値が小さい順に、第1データ線駆動回路200aによる駆動→第2データ線駆動回路200bによる駆動→第3データ線駆動回路200cによる駆動→第4データ線駆動回路200dによる駆動→第1データ線駆動回路200aによる駆動→・・・との順で、第1乃至第4データ線駆動回路200a乃至200dを、各画素ブロック[j]のデータ線駆動回路として割り振っても勿論よい。
従って、xを零以上の整数とすると、本変形例では画素ブロックB[4x+1]は第1駆動回路200aにより駆動される第1画素群であり、画素ブロックB[4x+2]は第2駆動回路200bにより駆動される第2画素群であり、画素ブロックB[4x+3]は第3駆動回路200cにより駆動される第3画素群であり、画素ブロックB[4x+4]は第4駆動回路200dにより駆動される第4画素群である。
【0047】
《第2変形例》
上述した一実施形態においては、従来技術の課題を解決する観点から、第1乃至第4データ線駆動回路200a乃至200dの間で、選択信号S1〜S4の出力に係る負荷を均一化する制御方法を説明した。しかしながら、上述した一実施形態に特有の制御方法は、選択信号S1〜S4の出力に係る処理以外の処理についても適用可能である。例えば、上述した一実施形態と同様に一の電気光学装置を複数の駆動回路で駆動する構成であって、走査線駆動回路がシフトレジスタを備える場合に、当該シフトレジスタを動作させるためのイネーブル信号を出力する駆動回路の制御に、上述した一実施形態に特有の制御方法を適用可能である。この場合、制御部は、イネーブル信号を出力する一の駆動回路を、例えば水平走査期間ごとに切り替えるように複数の駆動回路を制御する。
【0048】
《応用例》
上述した一実施形態においては、電気光学装置の一態様として液晶表示装置を例に説明した。しかしながら、上述した一実施形態は、例えば有機ELディスプレイ(Organic Electro-Luminescence Display:OELD)等の他の態様の表示装置にも適用可能である。
また、上述した一実施形態に係る電気光学装置は、各種の電子機器に利用され得る。図8は、電気光学装置1を適用した投射型表示装置(3板式のプロジェクター)4000の模式図である。投射型表示装置4000は、相異なる表示色(赤色,緑色,青色)に対応する3個の電気光学装置1(1R,1G,1B)を含んで構成される。照明光学系4001は、照明装置(光源)4002からの出射光のうち赤色成分rを電気光学装置1Rに供給し、緑色成分gを電気光学装置1Gに供給し、青色成分bを電気光学装置1Bに供給する。各電気光学装置1は、照明光学系4001から供給される各単色光を表示画像に応じて変調する光変調器(ライトバルブ)として機能する。投射光学系4003は、各電気光学装置1からの出射光を合成して投射面4004に投射する。
【符号の説明】
【0049】
1…電気光学装置、10…画素部、12…走査線、14…データ線、15…制御線、22…走査線駆動回路、250…制御部、42…液晶素子、44…選択スイッチ、54…信号分配回路、57…分配回路、58…スイッチ、100…表示部、100a…第1領域、100b…第2領域、100c…第3領域、100d…第4領域、150…電気光学パネル、200a…第1データ線駆動回路、200b…第2データ線駆動回路、200c…第3データ線駆動回路、200d…第4データ線駆動回路、421…画素電極、423…共通電極、B…画素ブロック、CTLa…制御信号、CTLa〜CTLd…制御信号、PIX…画素回路、S1〜S4…選択信号。
図1
図2
図3
図4
図5
図6
図7
図8