特開 2015-72623 加減算回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2015-72623(P2015-72623A)

(43)【公開日】2015年4月16日

(54)【発明の名称】加減算回路

(51)【国際特許分類】

   G06F 7/575 20060101AFI20150320BHJP

【ＦＩ】

   G06F7/575

【審査請求】未請求

【請求項の数】2

【出願形態】ＯＬ

【全頁数】5

(21)【出願番号】特願2013-208380(P2013-208380)

(22)【出願日】2013年10月3日

(71)【出願人】

【識別番号】591107481

【氏名又は名称】株式会社エルイーテック

(74)【代理人】

【識別番号】100092093

【弁理士】

【氏名又は名称】辻居 幸一

(74)【代理人】

【識別番号】100082005

【弁理士】

【氏名又は名称】熊倉 禎男

(74)【代理人】

【識別番号】100067013

【弁理士】

【氏名又は名称】大塚 文昭

(74)【代理人】

【識別番号】100086771

【弁理士】

【氏名又は名称】西島 孝喜

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100109335

【弁理士】

【氏名又は名称】上杉 浩

(72)【発明者】

【氏名】渡辺 勝紀

(57)【要約】

【課題】手間が掛からずに加算及び減算あるいは減算及び加算の連続演算を実行できるようにする加減算回路を提供する。
【解決手段】制御装置の指令に基づいて加算及び減算を実行する加減算回路であって、加算回路と、減算回路と、第１、第２、第３のレジスタと、コントロールレジスタとを備え、前記制御装置が前記コントロールレジスタに所定の指令を発したときに、前記コントロールは、前記加算回路に第１及び第２のレジスタにセットされた値を加算させ、続いて当該加算値から前記第３のレジスタにセットされた値を減算させ、その減算値を出力する。
【選択図】図１

【特許請求の範囲】

【請求項1】

制御装置の指令に基づいて加算及び減算を実行する加減算回路であって、
加算回路と、
減算回路と、
第１、第２、第３のレジスタと、
コントロールレジスタとを備え、
前記制御装置が前記コントロールレジスタに所定の指令を発したときに、前記コントロールは、前記加算回路に第１及び第２のレジスタにセットされた値を加算させ、続いて当該加算値から前記第３のレジスタにセットされた値を減算させ、その減算値を出力することを特徴とする加減算回路。

【請求項2】

制御装置の指令に基づいて加算及び減算を実行する加減算回路であって、
加算回路と、
減算回路と、
第１、第２、第３のレジスタと、
コントロールレジスタとを備え、
前記制御装置が前記コントロールレジスタに所定の指令を発したときに、前記コントロールは、前記減算回路に第１にセットされた値ら第２のレジスタにセットされた値を減算させ、続いて当該減算値から前記第３のレジスタにセットされた値を加算させ、その加算値を出力することを特徴とする加減算回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、制御装置の指令に基づいて加算及び減算を実行する加減算回路に関する。

【背景技術】

【0002】

中央処理装置（ＣＰＵ）等の制御装置の指令に基づいて加算及び減算を実行する場合の回路構成は、制御装置の外部に加算回路及び減算回路を設けておき、必要に応じて加算回路及び減算回路を使って演算を行っている。図２は、このような従来の回路を示したブロック図である。

【0003】

図２の回路構成において、加算及び減算を連続して実行したい場合には、中央処理装置３８から加算回路４０の２つのレジスタ４２、４４に加算したい２つの値をセットし、加算回路４０は値がセットされたことを認識すると、セットされた２つの値について加算演算を行い、その加算結果を中央処理装置３８に転送する。次に、中央処理装置３８は、この加算結果及びこの加算結果から減算したい値を減算回路５０のレジスタ５２、５４に転送し、減算回路５０は値がセットされたことを認識すると、これらの値について減算を実行するという手順で処理が行われる。

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、加算回路及び減算回路が別々に設けられている場合には、前述のように加算回路及び減算回路のそれぞれに独立して処理を実行させなければならないため、データを転送する手間が掛かると同時に、処理を実行させるための手順を人間の手で規定する場合の手間が掛かるという問題があった。

【0005】

そこで、上記のような場合に、手間が掛からずに加算及び減算あるいは減算及び加算の連続演算を実行できるようにする加減算回路を提供することを目的とする。

【課題を解決するための手段】

【0006】

上記の目的を達成するための本発明は、制御装置の指令に基づいて加算及び減算を実行する加減算回路であって、加算回路と、減算回路と、第１、第２、第３のレジスタと、コントロールレジスタとを備え、前記制御装置が前記コントロールレジスタに所定の指令を発したときに、前記コントロールは、前記加算回路に第１及び第２のレジスタにセットされた値を加算させ、続いて当該加算値から前記第３のレジスタにセットされた値を減算させ、その減算値を出力することを特徴とする。

【0007】

また、上記の目的を達成するための本発明は、制御装置の指令に基づいて加算及び減算を実行する加減算回路であって、加算回路と、減算回路と、第１、第２、第３のレジスタと、コントロールレジスタとを備え、前記制御装置が前記コントロールレジスタに所定の指令を発したときに、前記コントロールは、前記減算回路に第１にセットされた値ら第２のレジスタにセットされた値を減算させ、続いて当該減算値から前記第３のレジスタにセットされた値を加算させ、その加算値を出力することを特徴とする。

【図面の簡単な説明】

【0008】

【図1】本発明の実施の一形態に係る加減算回路のブロック図である。

【図2】従来の加算回路及び減算回路を有する回路のブロック図である。

【発明を実施するための形態】

【0009】

図１は、本発明の実施の一形態に係る加減算回路を示したブロック図である。加減算回路１０は、加算回路１２、減算回路１４、レジスタ１６、１８、２０、そして、コントロールレジスタ２２を含んでなる。また、加減算回路１０には、制御装置としての中央処理装置８が接続されており、中央処理装置８の指令に基づいて加減算回路１０は動作する。

【0010】

加減算回路を動作させて加算と減算を実行させるには、まずレジスタ１６、１８、２０に加減算を行うための値をセットする。そして、中央処理装置８から加減算回路１０のコントロールレジスタ２２に加算及び減算を行う旨の指令を送る。すると、加減算回路はこの指令を解読し、まずレジスタ１８及び２０から数値を読み出し、これらの数値に対して加算を行う。続いて、レジスタ２２から数値を読み出し、これを上記加算値から差し引く減算を実行し、得られた数値を演算結果として出力する。

【0011】

別の実施形態として、加減算回路１０を、減算を先に実行してから加算を実行するよう構成することもできる。

【0012】

以上のように、加算及び減算を中央処理装置８からの一回の指令で連続して実行できる加減算回路１０を設けることによって、加算回路及び減算回路を別々に設けた場合に比べ、加算回路から減算回路へデータを転送するという動作を省略できる。また、一回の指令で加算と減算を連続して実行させることができるため、プログラムを作成する際の人間の手間も軽減される。さらに、例えば中央処理装置８について、そのワード長を短い８ビットとしなければならないような状況においは、加減算回路１０のワード長を中央処理装置８よりも長い３２ビットとすれば、計算の効率がより向上するという利点がある。

【符号の説明】

【0013】

８ 中央処理装置
１０ 加減算回路
１２ 加算回路
１４ 減算回路
１６ レジスタ
１８ レジスタ
２０ レジスタ
２２ コントロールレジスタ

【図1】

【図2】