知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2015-91004(P2015-91004A)
(43)【公開日】2015年5月11日
(54)【発明の名称】光通信装置及び光通信装置の制御方法
(51)【国際特許分類】
H04B 10/296 20130101AFI20150414BHJP
H04B 10/67 20130101ALI20150414BHJP
【ＦＩ】
H04B9/00 296
H04B9/00 670
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
【全頁数】23
(21)【出願番号】特願2013-229568(P2013-229568)
(22)【出願日】2013年11月5日
(71)【出願人】
【識別番号】309015134
【氏名又は名称】富士通オプティカルコンポーネンツ株式会社
(74)【代理人】
【識別番号】100092978
【弁理士】
【氏名又は名称】真田 有
(74)【代理人】
【識別番号】100112678
【弁理士】
【氏名又は名称】山本 雅久
(72)【発明者】
【氏名】高橋 健佑
【テーマコード（参考）】
5K102
【Ｆターム（参考）】
5K102AA53
5K102MA02
5K102MB07
5K102MB09
5K102MC17
5K102MD01
5K102MD02
5K102MD03
5K102MH03
5K102MH14
5K102MH22
5K102PH15
5K102PH42
(57)【要約】
【課題】光通信装置において、入力光パワー急変時の受光素子等の破壊防止と光応答速度の高速化との両立を図る。【解決手段】受信した光信号を増幅する光増幅器２３と、光増幅器２３により増幅された光信号を受光する受光素子２５と、光増幅器２３に光信号が入力されない光断状態から光増幅器２３に光信号が入力されると、入力光信号パワーに応じて光増幅器２３の利得を減少してから、受光素子２５への入力光パワーが目標値に近づくように前記利得を増加する制御部２７，２８と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
受信した光信号を増幅する光増幅器と、
前記光増幅器により増幅された光信号を受光する受光素子と、
前記光増幅器に光信号が入力されない光断状態から前記光増幅器に光信号が入力されると、入力光信号パワーに応じて前記光増幅器の利得を減少してから、前記受光素子への入力光パワーが目標値に近づくように前記利得を増加する制御部と、
を備えた、光通信装置。
前記光増幅器により増幅された光信号を受光する受光素子と、
前記光増幅器に光信号が入力されない光断状態から前記光増幅器に光信号が入力されると、入力光信号パワーに応じて前記光増幅器の利得を減少してから、前記受光素子への入力光パワーが目標値に近づくように前記利得を増加する制御部と、
を備えた、光通信装置。
【請求項2】
前記入力光信号パワーを検出する検出部を備え、
前記制御部は、
前記検出部で検出された前記入力光信号パワーが第１のレベルに到達すると、前記入力光信号パワーに応じて前記光増幅器の利得を減少する利得減算回路と、
前記入力光信号パワーが前記第１のレベルよりも大きい第２のレベルに到達すると、前記光増幅器の利得を増加する利得加算回路と、を備えた、請求項１に記載の光通信装置。
前記制御部は、
前記検出部で検出された前記入力光信号パワーが第１のレベルに到達すると、前記入力光信号パワーに応じて前記光増幅器の利得を減少する利得減算回路と、
前記入力光信号パワーが前記第１のレベルよりも大きい第２のレベルに到達すると、前記光増幅器の利得を増加する利得加算回路と、を備えた、請求項１に記載の光通信装置。
【請求項3】
前記利得加算回路は、
前記利得が、前記入力光信号パワーについての前記第２のレベルよりも大きい第３のレベルに相当するパワーに応じた利得に近づくと、前記利得の増加を停止する、請求項２に記載の光通信装置。
前記利得が、前記入力光信号パワーについての前記第２のレベルよりも大きい第３のレベルに相当するパワーに応じた利得に近づくと、前記利得の増加を停止する、請求項２に記載の光通信装置。
【請求項4】
前記第１のレベルは、前記受光素子の受信レンジの下限値よりも大きく、かつ、光信号の喪失を示すアラーム信号の発出が解除されるアラーム解除レベルよりも小さいレベルに設定され、
前記第２のレベルは、前記アラーム解除レベルに設定される、請求項２又は３に記載の光通信装置。
前記第２のレベルは、前記アラーム解除レベルに設定される、請求項２又は３に記載の光通信装置。
【請求項5】
前記第３のレベルは、前記アラーム解除レベルよりも大きく、且つ、前記目標値よりも小さいレベルに設定される、請求項４に記載の光通信装置。
【請求項6】
前記受光素子で受光された光信号のレベルに応じて、光信号の喪失を示すアラーム信号の発出又は解除を行なうアラーム信号機能部を備え、
前記制御部は、
前記検出部による検出結果と前記アラーム信号の発出又は解除を示す信号とに基づいて、前記アラーム信号を発出又は解除するタイミングを制御するアラーム信号制御回路を備えた、請求項１〜５のいずれか１項に記載の光通信装置。
前記制御部は、
前記検出部による検出結果と前記アラーム信号の発出又は解除を示す信号とに基づいて、前記アラーム信号を発出又は解除するタイミングを制御するアラーム信号制御回路を備えた、請求項１〜５のいずれか１項に記載の光通信装置。
【請求項7】
前記光通信装置が、前記光増幅器として半導体増幅器を備えた光受信器である、請求項１又は２に記載の光通信装置。
【請求項8】
前記光通信装置が、前記光増幅器として希土類添加光ファイバ増幅器を備えた光中継器である、請求項１又は２に記載の光通信装置。
【請求項9】
前記制御部は、
前記利得を増加させる速度を可変する応答可変回路を備えた、請求項１〜８のいずれか１項に記載の光通信装置。
前記利得を増加させる速度を可変する応答可変回路を備えた、請求項１〜８のいずれか１項に記載の光通信装置。
【請求項10】
受信した光信号を増幅する光増幅器と、前記光増幅器により増幅された光信号を受光する受光素子と、を備えた光通信装置の制御方法であって、
前記光増幅器に光信号が入力されない光断状態から前記光増幅器に光信号が入力されると、入力光信号パワーに応じて前記光増幅器の利得を減少し、
前記利得の減少後に、前記受光素子への入力光パワーが目標値に近づくように前記利得を増加する、
光通信装置の制御方法。
前記光増幅器に光信号が入力されない光断状態から前記光増幅器に光信号が入力されると、入力光信号パワーに応じて前記光増幅器の利得を減少し、
前記利得の減少後に、前記受光素子への入力光パワーが目標値に近づくように前記利得を増加する、
光通信装置の制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光通信装置及び光通信装置の制御方法に関する。
【背景技術】
【0002】
近年、インターネットの需要が爆発的に増大していることから、ＦＴＴＨ（Fiber To The Home）等のアクセス網や幹線系において、通信の高速化が試みられている。次世代ネットワークの１つとして、４０ギガビットイーサネットや１００ギガビットイーサネットに用いられる光トランシーバの開発が盛んに行なわれている。なお、「イーサネット」は登録商標である。その開発の過程で、光受信器の内部に、可変光減衰器（ＶＯＡ）や半導体増幅器（ＳＯＡ）を搭載して、ダイナミックレンジの拡大化を図る光トランシーバが検討されている。
【0003】
また、ＣＦＰ（100G Form-factor Pluggable）仕様に準拠した１００Ｇｂｐｓ用の光トランシーバには、信号疎通時間の高速化を図るために、消光から発光までの時間に関して高速化の要求がある。そのため、光受信器には高速応答化が要求される。したがって、例えばＳＯＡ等の光増幅器が搭載される、１００Ｇｂｐｓ用の光受信器では、光増幅器の高速応答化が望まれる。
【0004】
光増幅器を搭載した光受信器では、入力光パワーの急変時（例えば、光断状態から入力光パワーが急激に増大した時）の光過渡応答（光オーバーシュートや光サージ等）によって例えばフォトダイオード（ＰＤ）等の受光素子や光部品が破壊されるおそれがある。これを防止するために、例えば、下記の特許文献３に記載の技術では、入力光パワーに応じて光増幅器の利得を下げる制御が行なわれる。当該利得制御によれば、光サージ等を抑えて受光素子等の破壊を防ぐことができる。
【0005】
なお、光増幅器の利得を制御する技術として他に下記の特許文献１及び２に記載された技術が知られている。特許文献１及び２には、ＳＯＡの利得をフィードフォワード制御することで、光バースト信号の入力に対応する技術が記載されている。また、半導体増幅器の入力光レベルを可変制御することでＳＯＡの出力特性を安定化させる技術が特許文献４及び５に記載されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２００４−１７９２３３号公報
【特許文献2】特開２０１０−１８６９１９号公報
【特許文献3】特開平８−３３１０６２号公報
【特許文献4】特開２００４−１２０６６９号公報
【特許文献5】特開２０１０−４５６０６号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
特許文献３に記載された利得制御によれば、光サージによる受光素子等の破壊を防止することが可能である。しかしながら、特許文献３には、入力光パワー急変時に増幅器の利得を下げる制御を行なうことが記載されるに留まっており、入力光パワー急変時の光応答速度（例えば、立ち上がり時間）が遅くなる。そのため、信号疎通時間に遅延が生じる。
【0008】
図１６に、光急変時の受光素子への入力光パワー応答特性の一例を示す。実線３００で示す特性は、特許文献３に記載されるように、光入力パワーに応じて光増幅器の利得を下げる制御を行なった場合の特性を示している。光急変時に光増幅器の利得を下げることで、光過渡応答の立ち上がりを遅くし、受光素子が破壊されることを防止できる。
【0009】
これに対し、点線１００で示す特性は、このような光増幅器の利得を下げる制御を行なわない場合の特性を示している。特性１００及び３００を比較してみると分かるように、光急変時に光増幅器の利得を下げると、受光素子への光入力パワーが例えば定格パワー近傍の目標値に安定するまでに遅延が生じる。当該遅延が信号疎通時間の遅延になる。なお、特許文献１，２，４及び５には、光急変時の対策について何ら言及していない。
【0010】
本発明の目的の１つは、光通信装置において、入力光パワー急変時の受光素子等の破壊防止と光応答速度の高速化との両立を図ることにある。
【課題を解決するための手段】
【0011】
光通信装置の一態様は、受信した光信号を増幅する光増幅器と、前記光増幅器により増幅された光信号を受光する受光素子と、前記光増幅器に光信号が入力されない光断状態から前記光増幅器に光信号が入力されると、入力光信号パワーに応じて前記光増幅器の利得を減少してから、前記受光素子への入力光パワーが目標値に近づくように前記利得を増加する制御部と、を備える。
【発明の効果】
【0012】
入力光パワー急変時の受光素子等の破壊防止と光応答速度の高速化との両立を図ることができる。
【図面の簡単な説明】
【0013】
【図1】第１実施形態に係る光受信器の構成例を示すブロック図である。
【図3】光急変時における時間に対する受光素子への入力光パワーの変化（応答特性）の一例を示すグラフである。
【図5】光急変時のＬＯＳ解除時間応答の一例を示す図である。
【図6】第２実施形態に係る光受信器の構成例を示すブロック図である。
【図9】第３実施形態に係る光中継器の構成例を示すブロック図である。
【図14】第１実施形態の変形例に係る光受信器の構成例を示すブロック図である。
【図16】従来技術の光急変時における受光素子への入力光パワーの変化の一例を示すグラフである。
【発明を実施するための形態】
【0014】
以下、図面を参照して本発明の実施の形態を説明する。ただし、以下に説明する実施形態は、あくまでも例示であり、以下に明示しない種々の変形や技術の適用を排除する意図はない。なお、以下の実施形態で用いる図面において、同一符号を付した部分は、特に断らない限り、同一若しくは同様の部分を表す。
【0015】
（第１実施形態）図１は、第１実施形態に係る光受信器の構成例を示すブロック図である。図１に示す光受信器２０は、例示的に、光伝送路１０を伝送された光信号を受信する。光伝送路１０を伝送される光信号は、１波長の光信号でもよいし、複数波長の光信号が波長多重されたＷＤＭ光信号でもよい。光受信器２０は、例えば１００Ｇｂｐｓ用の光トランシーバの受信系に適用することができる。
【0016】
光受信器２０は、例示的に、可変光減衰器（ＶＯＡ）２１、光分岐部２２、光増幅器２３、モニタ用受光素子２４、受光素子２５、ＣＤＲ（ＬＯＳ機能内蔵）部２６、利得制御回路２７、及び、演算器の一例であるＭＰＵ２８を備える。
【0017】
ＶＯＡ２１は、演算器２８からの制御に応じてその減衰量（ロス）が制御されることにより、光伝送路１０から受信した光信号の光分岐部２２への出力光パワーを調整する。
【0018】
光分岐部２２は、ＶＯＡ２１の出力光の一部をモニタ光として分岐してモニタ用受光素子２４へ出力するとともに、出力光を光増幅器２３へ出力する。光分岐部２２には、例えば光カプラを用いることができる。
【0019】
光増幅器２３は、光分岐部２２から入力される光を増幅して受光素子２５へ出力する。光増幅器２３は、例えば半導体増幅器（ＳＯＡ）であり、その増幅利得が利得制御回路２７によって制御される。なお、光断状態のとき、ＳＯＡ２３の利得は初期設定値に設定される。当該初期設定値は、例示的に、受光素子２５での最小受信レベルを満足するような値である。利得制御回路２７による利得制御の詳細な一例については後述する。
【0020】
モニタ用受光素子２４は、光分岐部２２で分岐されたモニタ光の受光パワーに応じた電気信号を利得制御回路２７に出力する。モニタ用受光素子２４には、例示的に、フォトダイオード（ＰＤ）を用いることができる。なお、図１において、「ｍＰＤ」は、モニタＰＤの略である。モニタＰＤ２４は、入力光信号パワーを検出する検出部の一例である。
【0021】
受光素子２５は、光増幅器２３の出力光を受光し、受光パワーに応じた電気信号（例えば電圧）をＣＤＲ（ＬＯＳ機能内蔵）部２６に出力する。受光素子２５には、例示的に、ＰＤとトランスインピーダンスアンプ（ＴＩＡ）とを有するレシーバオプティカルサブアセンブリ（ＲＯＳＡ）を用いることができる。以下、受光素子２５をＲＯＳＡ２５と表記することがある。
【0022】
ＣＤＲ（ＬＯＳ機能内蔵）部２６は、ＲＯＳＡ２５の出力電気信号からクロック信号とデータ信号とを復元する。ＣＤＲは、クロック＆データリカバリの略である。また、ＣＤＲ（ＬＯＳ機能内蔵）部２６は、ＲＯＳＡ２５の出力電圧振幅値が所定の受信レンジの下限値を下回ると、ＲＯＳＡ２５の最小受信感度を満足しなくなるため、光信号の喪失を示すアラーム信号を出力する。アラーム信号の一例は、ＬＯＳ（Loss of Signal）アラームである。そのため、上記下限値をＬＯＳ発出レベルと称することがある。
【0023】
ＬＯＳアラームは、ＲＯＳＡ２５の出力電圧振幅値がＬＯＳ発出レベル以上になった時に解除してもよいが、ＲＯＳＡ２５の出力電圧振幅値がノイズの影響を受けやすいレベルではＬＯＳアラームの発出と解除とが頻繁に繰り返されるおそれがある。そのため、ＬＯＳ解除レベルは、ＬＯＳ発出レベルよりも大きいレベル（ただし、ＲＯＳＡ２５の最大出力レベルよりも小さいレベル）に設定しておくとよい。ＬＯＳアラームは、ＬＯＳ解除レベル以上になると解除（出力停止）される。
【0024】
なお、ＬＯＳアラームは、ＣＤＲ ＬＯＳ信号と称してもよい。ＣＤＲ ＬＯＳ信号は、例示的に、ＨレベルのときにＬＯＳアラーム発出を示し、ＬレベルのときにＬＯＳアラーム解除を示す。ＣＤＲ ＬＯＳ信号は、利得制御回路２７の後述する利得加算回路２７２に与えられる。
【0025】
ＭＰＵ２８は、ＶＯＡ２１の減衰量（以下「ＶＯＡロス」と称することがある。）の制御や、ＣＤＲ（ＬＯＳ機能内蔵）部２６に対するＬＯＳ発出レベル及びＬＯＳ解除レベル等の設定、利得制御回路２７に対する設定等を行なう。利得制御回路２７に対する設定には、例示的に、ＳＯＡ２３の利得の目標値や上限値の設定等が含まれる。
【0026】
ＭＰＵ２８は、例えばＬＯＳ解除レベル以下の小信号入力時には、最小受信レベルを満足するために、ＶＯＡロスが最小になるようＶＯＡ２１を制御（設定）する。これに対し、例えばＬＯＳ解除レベル以上の大信号入力時には、ＲＯＳＡ２５に最大受信レベルを超えるレベルの光信号が入力されてＲＯＳＡ２５が破壊されることを防止するために、ＭＰＵ２８は、ＶＯＡロスが増加するようＶＯＡ２１を制御する。なお、ＭＰＵ２８は、小信号入力時にＣＤＲ（ＬＯＳ機能内蔵）部２６でのクロック及びデータの復元にエラーが生じないように、ＳＯＡ２３の利得を制御してよい。
【0027】
これらの制御により、光受信器２０は、最小受信レベルから最大受信レベルの幅広いダイナミックレンジにおいて所定の受信特性を満足できる。しかし、無信号状態（光断状態）では、最小受信レベルを満足するために、光受信器２０は、ＶＯＡロスを最小にして待機している。この光受信器２０へ光が入力されない無信号状態（光断状態）から入力光パワーが急激に増加する光急変時にＶＯＡ２１やＳＯＡ２３をＭＰＵ２８で制御するには、応答が遅い。そのため、光オーバーシュートや光サージ等が発生してＲＯＳＡ２５に最大受信レベルを超えるパワーの信号が入力されることがある。この場合、ＲＯＳＡ２５に定格電流値を超える電流が流れてしまい、ＲＯＳＡ２５が破壊されてしまうおそれがある。
【0028】
既述の特許文献３に記載された利得制御によれば、光急変時において最大受信レベルを超えるパワーの信号（光サージ等）が受光素子に入力されることを防止できるが、増幅器利得を低下させるだけなので、光応答（例えば、立ち上げ時間）に遅延が発生する。そのため、光急変時に光受信器２０が動作可能となるまでの時間に遅延が生じ、結果的に、信号疎通時間やＬＯＳアラーム解除時間、受信パワーモニタの応答時間等に遅延が生じる。なお、「ＬＯＳアラーム解除時間」とは、ＬＯＳアラームが発出されてからＬＯＳアラームが解除されるまでの時間を意味する。
【0029】
そこで、本実施形態では、利得制御回路２７を用いて、光急変時にＲＯＳＡ２５に最大受信レベルを超えるパワーの信号（光サージ等）が入力されることを防止しつつ、光応答（立ち上げ時間）の高速化を図る。なお、光急変の要因の一例としては、（１）光送信器の光シャットダウン解除（消光から発光）や、（２）光回線異常、（３）ウィグル等が挙げられる。
【0030】
本実施形態の利得制御回路２７は、モニタＰＤ２４の出力（例えば電流値）と、ＳＯＡ２３に与える利得制御信号のモニタ値（例えば、電流値）と、ＣＤＲ（ＬＯＳ機能内蔵）部２６のＣＤＲ ＬＯＳ信号とに基づいて、ＳＯＡ２３の利得を制御する。当該利得制御により、ＲＯＳＡ２５への入力光パワーが制御される。そのため、利得制御回路２７は、「受光素子（ＲＯＳＡ）入力パワー制御回路２７」と称してもよい。なお、利得制御回路２７とＭＰＵ２８とを合わせて「制御部」あるいは「制御ブロック」と称してもよい。
【0031】
ここで、ＳＯＡ２３の利得制御の一例は、光急変時においてＲＯＳＡ２５への入力光パワーが最大受信レベル以下の目標レベルに到達するまでの間に、ＳＯＡ２３の利得を減少制御する過程と、ＳＯＡ２３の利得を増加制御する過程とを含む。
【0032】
例えば、光急変時において、利得制御回路２７は、モニタＰＤ２４での受光パワーに応じた電流値が第１のレベルＰＬ１に到達すると、ＳＯＡ２３の利得を減少制御する（図２の処理Ｐ１１〜Ｐ１４）。第１のレベルＰＬ１は、非限定的な一例として、ＬＯＳ発出レベルよりも大きく、かつ、ＬＯＳ解除レベルよりも小さいレベルに設定される。なお、ＲＯＳＡ２５の出力電圧振幅値がＬＯＳ解除レベルに到達するまでの間、ＣＤＲ（ＬＯＳ機能内蔵）部２６からはＬＯＳアラームが発出された状態である。
【0033】
その後、モニタＰＤ２４での受光パワーが第１のレベルＰＬ１よりも大きい第２のレベルＰＬ２（例えば、ＬＯＳ解除レベル）に到達すると、利得制御回路２７は、ＳＯＡ２３の利得を増加制御する（図２の処理Ｐ１５及びＰ１６）。例えば、利得制御回路２７は、ＳＯＡ２３に与える利得制御信号の一例である電流値のモニタ値が目標値に近づくようＳＯＡ２３の利得をフィードバック制御する。なお、目標値は、例示的に、ＲＯＳＡ２５の定格電流値以下の値に設定される。このようなフィードバック制御により、光応答の立ち上げ時間が高速化される。なお、ＲＯＳＡ２５の出力電圧振幅値がＬＯＳ解除レベルに到達すると、ＣＤＲ（ＬＯＳ機能内蔵）部２６は、ＬＯＳアラームの発出を停止（解除）する。
【0034】
次いで、ＲＯＳＡ２５の出力電圧振幅値が第２のレベルよりも大きい第３のレベルＰＬ３に到達すると、利得制御回路２７は、ＳＯＡ２３の利得を例えば所定の上限値に設定して利得増加制御を制限あるいは停止する（図２の処理Ｐ１８）。なお、このときＳＯＡ２３の利得を減少制御してもよい。第３のレベルＰＬ３は、例示的に、ＬＯＳ解除レベルよりも大きく、かつ、ＲＯＳＡ２５への定格入力パワーを超えない範囲の値（目標値）に設定される。これにより、ＳＯＡ２３の利得が安定し、その後、光入力パワーが安定し光急変が収まる（図２の処理Ｐ１９及びＰ２０）。
【0035】
以上のようなＳＯＡ２３の利得制御を実現するため、利得制御回路２７は、図１に例示するように、利得減算回路２７１と、利得加算回路２７２と、を備える。
【0036】
利得減算回路２７１は、モニタＰＤ２４からの電流情報を基に、光受信器２０への入力光パワーが第１のレベルＰＬ１に到達すると、入力光パワーに応じてＳＯＡ２３の利得を減算して減少させる。したがって、第１のレベルＰＬ１は、「利得減算開始レベル」と称してもよい。「利得減算開始レベル」は、例えばＭＰＵ２８によって設定される。
【0037】
利得加算回路２７２は、光急変時に入力光パワーが第２のレベルＰＬ２（例えば、ＬＯＳ解除レベル）に到達すると、上述したフィードバック制御によりＳＯＡ２３の利得を加算して増加させる。したがって、第２のレベルＰＬ２は、「利得加算開始レベル」と称してもよい。また、利得加算回路２７２は、入力光パワーが例えば目標値付近の第３のレベルＰＬ３に到達し、ＳＯＡ２３に与える利得制御信号の一例である電流値のモニタ値が目標値に到達すると、ＳＯＡ２３の利得増加を制限、停止する（あるいは利得を減少させる）。なお、利得加算回路２７２の利得加算開始レベルや、利得加算量、目標値は、例えばＭＰＵ２８によって設定される。
【0038】
これらの利得減算回路２７１及び利得加算回路２７２を用いることで、光急変時の光過渡応答によりＲＯＳＡ２５に最大受信レベルの光パワーが入力されてＲＯＳＡ２５が破壊されることを防止できる。併せて、ＳＯＡ２３の利得を安定化して光受信器２０が動作可能となるまでの時間を速めることができる。したがって、信号疎通時間や、ＬＯＳアラームが解除されるまでの時間、受信パワーモニタの応答時間の遅延を抑制することができる。
【0039】
次に、図３を参照して、利得制御回路２７（利得減算回路２７１及び利得加算回路２７２）による上述の利得制御について説明する。図３は、光急変時における時間に対するＲＯＳＡ２５への入力光パワーの変化（応答特性）の一例を示すグラフである。
【0040】
図３において、実線２００で示す特性が、本実施形態の利得制御回路２７による利得制御を実施した場合のＲＯＳＡ２５への入力光パワーの変化の一例を示す。点線３００で示す特性は、既述の特許文献３による利得制御を実施した場合（利得加算なしの場合）のＲＯＳＡ２５への入力光パワーの変化の一例を示す。
【0041】
図３（実線２００）に例示するように、時刻Ｔ１において光急変が生じてＲＯＳＡ２５への入力光パワーが増加し、時刻Ｔ２において入力光パワーが第１のレベルＰＬ１に到達する。この時刻Ｔ１−Ｔ２の期間において利得加算回路２７１及び利得減算回路２７２はともにＯＦＦ状態（非動作状態）にある。
【0042】
時刻Ｔ２において入力光パワーが第１のレベルＰＬ１に到達すると、利得減算回路２７１がＯＮ状態となり、モニタＰＤ２４の出力電流値に応じてＳＯＡ２３の利得を減算する動作が開始される。このとき、利得加算回路２７２はＯＦＦ状態のままである。これにより、ＳＯＡ２３の利得が減少し、光急変による光のオーバーシュートを抑えることが可能になる。したがって、光サージによりＲＯＳＡ２５が破壊されてしまうことを防止できる。
【0043】
その後、光受信器２０への入力光パワーの増加に応じてＲＯＳＡ２５への入力光パワーが増加する。ＲＯＳＡ２５への入力光パワーが、時刻Ｔ３において第２のレベルＰＬ２の一例であるＬＯＳ解除レベルに到達すると、利得加算回路２７２がＯＮ状態となり、ＲＯＳＡ２５の出力電圧振幅値に応じてＳＯＡ２３の利得を加算する動作が開始される。このとき、利得減算回路２７１はＯＮ状態のままである。利得加算回路２７２が動作を開始すると、光の立ち上がり時間が加速され、光の応答が加速される。その結果、光急変時に光受信器２０が動作可能となるまでの時間が加速され、信号疎通時間等が短縮される。
【0044】
次いで、ＲＯＳＡ２５への入力光パワーが、時刻Ｔ４において目標値付近の第３のレベルＰＬ３に到達すると、利得加算回路２７２がＯＦＦ状態となり、利得加算回路２７２による利得増加が上限値に到達する。このとき、利得減算回路２７１はＯＮ状態のままである。利得加算回路２７２がＯＦＦ状態になることで、光の立ち上がり時間が遅くなる。したがって、光サージによりＲＯＳＡ２５が破壊されることを防止できる。その後、時刻Ｔ５までにＳＯＡ２３の利得が安定し、時刻Ｔ５以降、ＲＯＳＡ２５への光入力パワーが安定し光急変が収束する。
【0045】
なお、時刻Ｔ１−Ｔ２の期間＃１、時刻Ｔ２−Ｔ３の期間＃２、時刻Ｔ３−Ｔ４の期間＃３、及び、時刻Ｔ４−Ｔ５の期間＃４のそれぞれにおける、利得減算回路２７１及び利得加算回路２７２のＯＮ／ＯＦＦ状態を次表１に例示する。
【0046】
【表1】
【0047】
ここで、図３に例示する特性２００及び３００を比較してみると分かるように、特許文献３による利得制御では、ＲＯＳＡ２５への入力光パワーが安定するのは時刻Ｔ６であるため、時刻Ｔ５及びＴ６の時間差＃５だけ入力光パワーが安定するまでに遅延が生じる。逆にいえば、本実施形態の利得制御によれば、ＲＯＳＡ２５への入力光パワーが安定するまでの時間を時間差＃５だけ短縮することができる。
【0048】
以上のように、第１実施形態によれば、利得制御回路２７（利得減算回路２７１及び利得加算回路２７２）を用いることで、光急変時における光過渡応答（光サージ）を抑えつつ、光受信器２０の光応答速度を速めることが可能になる。したがって、信号疎通時間やＬＯＳアラーム解除時間、受信パワーモニタの応答時間の遅延を抑制することができ、ひいては光受信器２０が動作可能になるまでの時間を短縮することができる。よって、例えば、１００Ｇｂｐｓの光送信器（ＣＦＰ）において消光から発光までの時間の高速化（例えば２ｍｓｅｃ以下）が実現された場合でも、当該高速化に十分に対応可能な１００Ｇｂｐｓの光受信器２０を実現できる。
【0050】
（利得減算回路２７１）図４に例示するように、利得減算回路２７１は、例示的に、トランジスタＴＲ１、ＴＲ２、デジタル可変抵抗Ｒ１、抵抗Ｒ２及びＲ３を備える。トランジスタＴＲ１及びＴＲ２は、非限定的な一例として、バイポーラトランジスタである。ただし、これに限られない。電界効果トランジスタ（ＦＥＴ）等の他の種類のトランジスタを用いてもよい。
【0051】
トランジスタＴＲ１のベースは、モニタＰＤ２４の出力に接続される。また、トランジスタＴＲ１のベースに並列にデジタル可変抵抗（ＤＰＯＴ）Ｒ１が接続される。デジタル可変抵抗Ｒ１の抵抗値は、例示的に、ＭＰＵ２８によって制御される。
【0052】
デジタル可変抵抗Ｒ１の抵抗値が制御されることによって、トランジスタＴＲ１がＯＮとなる電圧レベルが調整される。トランジスタＴＲ１のコレクタは、トランジスタＴＲ２のコレクタに接続され、トランジスタＴＲ１のエミッタは抵抗Ｒ２を介して接地されている。
【0053】
なお、図４において、点線矢印２７１１で示す信号ラインは、第２実施形態で後述するＬＯＳ解除遅延防止回路２９１（図６参照）が光受信器２０に備えられる場合に、トランジスタＴＲ１のベースがＬＯＳ解除遅延防止回路２９１に接続されることを表している。これは別言すると、モニタＰＤ２４でモニタされた光信号レベル情報が、ＬＯＳ解除遅延防止回路２９１に入力されることを意味する。
【0054】
トランジスタＴＲ２のベースには、基準電圧（ＶＲＥＦ）が与えられる。トランジスタＴＲ２のエミッタは、抵抗Ｒ３を介してＭＰＵ２８（例えば、デジタル−アナログコンバータ（ＤＡＣ＃１））に接続される。また、トランジスタＴＲ２のコレクタは、抵抗Ｒ４を介してＳＯＡ２３に接続される。
【0055】
ＭＰＵ２８（ＤＡＣ＃１）によってトランジスタＴＲ２のエミッタ電圧が制御されることによって、トランジスタＴＲ２のコレクタに流れる電流Ｉａが調整される。トランジスタＴ１がＯＮになると、電流Ｉａの一部が電流ＩｂとしてトランジスタＴＲ１のコレクタへ流れる。したがって、トランジスタＴＲ２のコレクタからＳＯＡ２３へ出力される電流Ｉｃは、Ｉｃ＝Ｉａ−Ｉｂと表される。
【0056】
以下、上述のごとく構成された利得減算回路２７１の動作について説明する。まず、ＭＰＵ２８のＤＡＣ＃１にてＳＯＡ２３の利得を決定する。当該決定は、無信号状態において行なう。無信号状態では、トランジスタＴＲ１がＯＦＦ状態となり、トランジスタＴＲ２によってＳＯＡ２３の利得が決定する。次に、ＭＰＵ２８とデジタル可変抵抗Ｒ１とを用いて減衰開始レベルを決定する。これは、ＲＯＳＡ２５の受信感度を考慮して決定する。
【0057】
光信号が光受信器２０に入力されると、モニタＰＤ２４の出力に応じてトランジスタＴＲ１のベース電圧が増加し、あるレベルでトランジスタＴＲ１がＯＮになる。トランジスタＴＲ１のＯＮレベルを決定するのがデジタル可変抵抗Ｒ１である。トランジスタＴＲ１がＯＮになると、トランジスタＴＲ２のコレクタからトランジスタＴＲ１のコレクタへ電流Ｉｂが流れる。
【0058】
電流Ｉｂは、光受信器２０への入力光信号レベル（別言すると、モニタＰＤ２４の出力レベル）が増加すると増加する。したがって、Ｉｃ＝Ｉａ−Ｉｂと表される電流Ｉｃは、入力光信号レベルが増加すると減少する。このように、電流Ｉｃを制御することで、利得減算回路２７１は、光急変時にＳＯＡ２３の利得を下げるよう動作する。
【0059】
（利得加算回路２７２）一方、利得加算回路２７２は、図４に例示するように、電流モニタＩＣ２７２１、コンパレータ２７２２、論理和（ＯＲ）回路２７２３、トランジスタＴＲ３、抵抗Ｒ５及びＲ６を備える。なお、トランジスタＴＲ３は、非限定的な一例として、バイポーラトランジスタであるが、ＦＥＴ等の他の種類のトランジスタを用いてもよい。
【0060】
電流モニタＩＣ２７２１は、電流検出回路の一例であり、抵抗Ｒ４の両端電圧を基にＳＯＡ２３へ流れる電流Ｉｓｏａを検出（モニタ）する。電流モニタＩＣ２７２１の出力は、コンパレータ２７２２の一方の入力端子（非反転入力（＋））に接続されている。電流モニタＩＣ２７２１からコンパレータ２７２２への出力ラインには、接地抵抗Ｒ５が並列に接続されている。コンパレータ２７２２の他方の入力端子（反転入力（−））は、ＭＰＵ２８（例えばＤＡＣ＃３）に接続されている。
【0061】
コンパレータ２７２２の出力は、ＯＲ回路２７２３の一方の入力端子に接続されている。ＯＲ回路２７２３の他方の入力端子には、ＣＤＲ（ＬＯＳ機能内蔵）部２６の出力（ＬＯＳ信号）が入力される。
【0062】
ＯＲ回路２７２３の出力は、トランジスタＴＲ３のベースに接続されている。トランジスタＴＲ３のエミッタは、抵抗Ｒ６を介してＭＰＵ２８（例えばＤＡＣ＃２）に接続されている。トランジスタＴＲ３のコレクタは、利得減算回路２７１のトランジスタＴＲ２のコレクタから抵抗Ｒ４を介してＳＯＡ２３に入力される信号ラインに接続されている。
【0063】
以下、上述のごとく構成された利得加算回路２７２の動作について説明する。まず、ＭＰＵ２８のＤＡＣ＃２によりＳＯＡ２３の利得加算量を決定する。トランジスタＴＲ３がＯＮ状態となれば、トランジスタＴＲ３のコレクタから電流Ｉｄが出力される。電流Ｉｄは、利得減算回路２７１のトランジスタＴＲ２のコレクタから出力される電流Ｉｃに加算される。したがって、ＳＯＡ２３に与えられる電流Ｉｓｏａが増加するので、ＳＯＡ２３の利得が増加し、ＳＯＡ２３の光過渡応答が加速される。
【0064】
トランジスタＴＲ３のＯＮ／ＯＦＦタイミングは、ＣＤＲ ＬＯＳ信号と電流Ｉｓｏａの上限値とを基に決定する。例えば、ＲＯＳＡ２５の出力電圧振幅値がＬＯＳ解除レベルを超えた後は、ＯＲ回路２７２３の一方の入力端子に入力されるＣＤＲ ＬＯＳ信号がＬレベルとなる。これに対し、ＯＲ回路２７２３の他方の入力端子に入力されるコンパレータ２７２２の出力は、電流モニタＩＣ２７２１で検出される電流Ｉｓｏａの電流値がＭＰＵ２８（ＤＡＣ＃３）から設定される目標値に到達するまでＬレベルとなる。
【0065】
したがって、ＯＲ回路２７２３の出力がＬレベルとなり、トランジスタＴＲ３がＯＮ状態となる。これにより、トランジスタＴ３のコレクタから電流Ｉｄが出力され電流Ｉｓｏａが増加する。
【0066】
その後、電流モニタＩＣ２７２１で検出される電流Ｉｓｏａの電流値がＭＰＵ２８（ＤＡＣ＃３）から設定される目標値を超えると、コンパレータ２７２２の出力がＨレベルとなる。したがって、ＯＲ回路２７２３の出力がＨレベルとなり、トランジスタＴＲ３がＯＦＦ状態となる。なお、電流Ｉｓｏａの目標値は、ＲＯＳＡ２５の入力定格レベルを超えないようＭＰＵ２８（ＤＡＣ＃３）によって調整される。これにより、光の立ち上げ時間が遅くなり、ＳＯＡ２３の利得加算によって光サージがＲＯＳＡ２５に入力されることを防止できる。
【0067】
以上のようにしてトランジスタＴ３のＯＮ／ＯＦＦが制御されることで、利得加算回路２７２は、光急変時にＳＯＡ２３の利得を増加するよう動作する。
【0068】
（第２実施形態）図５は、無信号状態（光断状態）から光受信器２０への入力光パワーが急激に増加する光急変時のＬＯＳ解除時間応答の一例を示す図である。図５の上段は、図３と同様に、時間に対するＲＯＳＡ２５への入力光パワーの変化（特性）を示している。
【0069】
図５の上段において、点線１００は光急変時にＳＯＡ２３の利得制御を行なわない場合の特性を示している。実線２００は、上述した利得制御回路２７によるＳＯＡ２３の利得制御を実施した場合の特性を示している。点線３００は、光急変時に既述の特許文献３による利得制御を実施した場合の特性を示している。また、図５の下段は、各特性１００，２００及び３００のそれぞれに対応した、時間に対するＬＯＳ発出／解除（レベル変化）の様子を示している。
【0070】
図５の上段から、ＲＯＳＡ２５への入力光パワーが最も早くＬＯＳ解除レベルに到達するのは、光急変時にＳＯＡ２３の利得制御を行なわない場合であることが分かる。したがって、図５の下段に点線４００で示すように、光急変時にＳＯＡ２３の利得制御を行なわない場合に、ＬＯＳアラームが解除される（ＨレベルからＬレベルに遷移する）タイミングが他に比べて最も早い。
【0071】
一方、図５の上段から、ＲＯＳＡ２５への入力光パワーが最も遅くＬＯＳ解除レベルに到達するのは、光急変時に既述の特許文献３による利得制御を実施した場合であることが分かる。したがって、図５の下段に点線６００で示すように、光急変時に特許文献３による利得制御を実施した場合に、ＬＯＳアラームが解除される（ＨレベルからＬレベルに遷移する）タイミングが他に比べて最も遅い。
【0072】
以上に対し、上述した利得制御回路２７によるＳＯＡ２３の利得制御を実施した場合、図５の上段（実線２００）に示すように、ＲＯＳＡ２５への入力光パワーがＬＯＳ解除レベルに到達するのは、特許文献３による利得制御を実施した場合よりは早い。しかし、ＳＯＡ２３の利得制御を行なわない場合よりも遅い。そのため、図５の下段に実線５００で示すように、利得制御を行なわない場合（点線４００参照）に比べて、ＬＯＳ解除タイミングが遅延する。その遅延時間が図５の下段に示すΔｔである。第２実施形態では、この遅延時間Δｔを抑制あるいは無くす。
【0073】
図６は、第２実施形態に係る光受信器の構成例を示すブロック図である。図６に例示する光受信器２０は、図１に例示した構成に比して、ＬＯＳ解除遅延防止回路２９１を含むＬＯＳアラーム（ＡＬＭ）制御回路２９が追加的に備えられている点が異なる。ＬＯＳアラーム制御回路２９は、利得制御回路２７及びＭＰＵ２８と共に制御部又は制御ブロックの一例として機能してよい。
【0074】
ＬＯＳアラーム制御回路２９は、アラーム信号制御回路の一例であり、ＬＯＳ解除遅延防止回路２９１によってＬＯＳアラームを発出又は解除するタイミングを制御して上述した遅延時間Δｔを最小化するように動作する。
【0075】
例示的に、ＬＯＳ解除遅延防止回路２９１は、ＣＤＲ（ＬＯＳ機能内蔵）部２６の出力信号（ＣＤＲ ＬＯＳ信号）と、利得制御回路２７（例えば、利得減算回路２７１）からの光信号レベル情報と、に基づき、光受信器２０のＬＯＳ信号出力を行なう。「光信号レベル情報」は、モニタＰＤ２４による検出結果の一例である。
【0076】
例えば、ＬＯＳ解除遅延防止回路２９１は、ＣＤＲ ＬＯＳ信号と光信号レベル情報とのうちＬＯＳ発出タイミング又はＬＯＳ解除タイミングが早い方を用いて光受信器２０から出力するＬＯＳ信号を生成する。光急変時において、ＬＯＳ解除タイミングは、利得減算回路２７１からの光信号レベル情報から生成したＬＯＳ信号出力の方がＣＤＲ ＬＯＳ信号よりも早い。そのため、ＬＯＳ解除遅延防止回路２９１は、前者を光受信器２０のＬＯＳ信号として出力する。なお、ＬＯＳ発出レベルやＬＯＳ解除レベルは、事前にＭＰＵ２８に設定しておく。これにより、ＬＯＳ解除タイミングの遅延を防ぐことができる。
【0077】
図７に、ＬＯＳ解除遅延防止回路２９１の構成例を示す。図７に示すＬＯＳ解除遅延防止回路２９１は、例示的に、コンパレータ２９１１、オペアンプ２９１２、ＡＮＤ回路２９１３、ＯＲ回路２９１４、アナログスイッチ（Ａ−ＳＷ）２９１５、及び、ＲＣフィルタ２９１６を備える。ＡＮＤ回路２９１３及びＯＲ回路２９１４は、例示的に、ロジックＩＣによって実現されてよい。
【0078】
コンパレータ２９１１は、例示的に、ヒステリシス特性を有するコンパレータであり、正（＋）の入力端子には、抵抗Ｒ７が接続されるとともに帰還抵抗Ｒ８が接続されている。抵抗Ｒ７及び帰還抵抗Ｒ８の抵抗値の比によってヒステリシスの度合いが決まる。コンパレータ２９１１の正の入力端子には、ＭＰＵ２８（例えば、ＤＡＣ＃４）から閾値が与えられる。また、コンパレータ２９１１の負（−）の入力端子には、利得減算回路２７１からの光信号レベル情報が入力される。
【0079】
閾値をＣＤＲ ＬＯＳ信号と同じレベルになるように設定すると、光受信器２０のＬＯＳ信号出力を、ＣＤＲ ＬＯＳ信号と同じＬＯＳ発出／解除レベルに設定することが可能である。例えば、コンパレータ２９１１は、利得減算回路２７１からの光信号レベル情報が閾値以下であると、ＬＯＳ発出状態を示す信号（例えばＨレベル）を出力する。これに対し、利得減算回路２７１からの光信号レベル情報が閾値を超えると、ＬＯＳ解除状態を示す信号（例えばＬレベル）を出力する。コンパレータ２９１１の出力は、ＡＮＤ回路２９１３及びＯＲ回路２９１４のそれぞれに入力される。
【0080】
オペアンプ２９１２は、ＣＤＲ（ＬＯＳ機能内蔵）部２６から入力されるＣＤＲ ＬＯＳ信号をバッファしてＡＮＤ回路２９１３、ＯＲ回路２９１４及びＲＣフィルタ２９１６のそれぞれに出力する。
【0081】
ＡＮＤ回路２９１３は、コンパレータ２９１１の出力とオペアンプ２９１２の出力とについて論理積をとった信号をアナログスイッチ２９１５に出力する。
【0082】
ＯＲ回路２９１４は、コンパレータ２９１１の出力とオペアンプ２９１２の出力とについて論理和をとった信号をアナログスイッチ２９１５に出力する。
【0083】
ＲＣフィルタ２９１６は、抵抗（Ｒ）とコンデンサ（Ｃ）とを用いたフィルタであり、オペアンプ２９１２の出力をフィルタリングしてアナログスイッチ２９１５を切り替える制御信号（以下「Ａ−ＳＷ切替信号」と称することがある。）を生成する。
【0084】
アナログスイッチ２９１５は、Ａ−ＳＷ切替信号に応じて、ＡＮＤ回路２９１３及びＯＲ回路２９１４の各出力の一方を、光受信器２０のＬＯＳ出力信号として選択出力する。例えば、Ａ−ＳＷ切替信号がＨレベルのとき、アナログスイッチ２９１５は、ＡＮＤ回路２９１３の出力をＬＯＳ出力信号として選択する。逆に、Ａ−ＳＷ切替信号がＬレベルのとき、アナログスイッチ２９１５は、ＯＲ回路２９１４の出力をＬＯＳ出力信号として選択する。
【0085】
以下、上述のごとく構成されたＬＯＳ解除遅延防止回路２９１の動作について、図８に例示するタイミングチャートを参照して説明する。なお、図８中に（１）〜（５）で示す信号あるいは動作は、図７中に（１）〜（５）で示す信号あるいは動作にそれぞれ対応している。
【0086】
まず、無信号状態から光受信器２０への光入力パワーが急激に増加する光急変時に、ＬＯＳアラーム発出状態からＬＯＳアラーム解除状態に遷移する場合について説明する。無信号状態においては、ＣＤＲ ＬＯＳ信号がＬＯＳ発出状態（Ｈレベル）となっているので、Ａ−ＳＷ切替信号がＨレベルとなる。したがって、アナログスイッチ２９１５は、ＡＮＤ回路２９１３の出力を選択する。
【0087】
ここで、図８の（１）に例示するように、ＣＤＲ ＬＯＳ信号がＬＯＳ発出状態（Ｈレベル）からＬＯＳ解除状態（Ｌレベル）に遷移するタイミングは、Ｔ２である。これに対し、図８の（２）に例示するように、利得減算回路２７１からの光信号レベル情報に基づくコンパレータ２９１１の出力がＬＯＳ発出状態（Ｈレベル）からＬＯＳ解除状態（Ｌレベル）に遷移するタイミングは、タイミングＴ２よりも早いＴ１である。
【0088】
そのため、ＡＮＤ回路２９１３の出力は、ＣＤＲ ＬＯＳ信号がＬレベルに遷移するタイミングＴ２よりも早いタイミングＴ１でＬレベルになる。アナログスイッチ２９１５は、図８の（３）及び（４）に例示するように、ＡＮＤ回路２９１３の出力を選択するから、光受信器２０のＬＯＳ出力信号（５）は、ＣＤＲ ＬＯＳ信号がＬレベルに遷移するタイミングＴ２よりも早いタイミングＴ１でＬレベルとなる。つまり、ＬＯＳ解除状態となる。これにより、図５により説明したＬＯＳ解除の遅延時間Δｔを最小化することができる。
【0089】
なお、図８の（３）に例示するように、Ａ−ＳＷ切替信号は、ＣＤＲ ＬＯＳ信号がＬレベルに遷移しても、ＲＣフィルタ２９１６により、ＲＣで決まる時定数に応じた時間をかけてＬレベルに落ちてゆく。そのため、図８の（４）に例示するように、アナログスイッチ２９１５は、ＣＤＲ ＬＯＳ信号がＬレベルに遷移しても、しばらくの間（例えばタイミングＴ３まで）はＡＮＤ回路２９１３の出力を選択する。
【0090】
そして、図８の（３）及び（４）のタイミングＴ３において、Ａ−ＳＷ切替信号が一定レベル以下になりＬレベルになったと認識されると、アナログスイッチ２９１５は、ＯＲ回路２９１４の出力（Ｌレベル）を選択する。したがって、光受信器２０のＬＯＳ出力信号（５）は、Ｌレベルである。
【0091】
次に、ＬＯＳアラームが解除状態（別言すると、光受信器２０のＬＯＳ出力信号がＬレベル）にあるときからＬＯＳアラームが発出される場合の動作について説明する。
【0092】
ＬＯＳアラームの解除状態において、光受信器２０へ入力される光信号レベルが低下し、ＬＯＳ発出レベルに到達すると、図８の（１）及び（２）に例示するように、ＣＤＲ ＬＯＳ信号及び光入力レベル信号が共にＬレベルからＨレベルに切り替わる。このとき、Ａ−ＳＷ切替信号はＬレベルであるので、アナログスイッチ２９１５は、ＯＲ回路２９１４の出力を選択している。
【0093】
図８の（１）及び（２）に例示するＣＤＲ ＬＯＳ信号及び光入力レベル信号のうち、ＬレベルからＨレベルに切り替わるタイミングが速い方のタイミングでＯＲ回路２９１４の出力がＨレベルとなる。図８の例では、ＣＤＲ ＬＯＳ信号（１）よりも光入力レベル信号（２）の方が早いタイミングＴ４でＬレベルからＨレベルに切り替わる。
【0094】
したがって、ＯＲ回路２９１４の出力がタイミングＴ４でＨレベルとなる。これにより、アナログスイッチ２９１５から出力される、光受信器２０のＬＯＳ出力信号（５）が、タイミングＴ４でＬレベル（ＬＯＳ解除状態）からＨレベル（ＬＯＳ発出状態）に切り替わる。
【0095】
その後、ＣＤＲ ＬＯＳ信号（１）がＨレベルになったことによりＡ−ＳＷ切替信号（３）がＨレベルになったと例えばタイミングＴ５で認識されると、アナログスイッチ２９１５は、ＡＮＤ回路２９１３の出力を選択する。このとき、ＣＤＲ ＬＯＳ信号（１）及び光入力レベル信号（２）が共にＨレベルであるから、ＡＮＤ回路２９１３の出力もＨレベルとなっている。したがって、アナログスイッチ２９１５から出力される、光受信器２０のＬＯＳ出力信号（５）は、Ｈレベル（ＬＯＳ発出状態）が維持される。
【0096】
（第３実施形態）第１実施形態で説明した利得制御回路２７による利得制御（利得減算及び利得加算）は、例えば光中継器に適用してもよい。その一例を図９に示す。図９は、第３実施形態に係る光中継器の構成例を示すブロック図である。
【0097】
図９に示す光中継器４０は、例えば、光伝送路３０から受信される光信号を増幅して他の光中継器又は光受信器へ増幅した光信号を送信する。光伝送路３０を伝送される光信号は、１波長の光信号でもよいし、複数波長の光信号が波長多重されたＷＤＭ光信号でもよい。
【0098】
図９に示す光中継器４０は、例示的に、可変光減衰器（ＶＯＡ）４１、光分岐部４２、光増幅器４３、モニタ用受光素子４４，４５ｂ、光分岐部４５ａ、信号レベル検出部４６、利得制御回路４７、及び、演算器４８を備える。
【0099】
ＶＯＡ４１は、演算器４８からの制御に応じてその減衰量（ロス）が制御されることにより、光伝送路３０から受信した光信号の光分岐部４２への出力光パワーを調整する。
【0100】
光分岐部４２は、ＶＯＡ４１の出力光の一部をモニタ光として分岐してモニタ用受光素子４４へ出力するとともに、出力光を光増幅器４３へ出力する。光分岐部４２には、例えば光カプラを用いることができる。
【0101】
光増幅器４３は、光分岐部４２から入力される光を増幅して光分岐部４５ａへ出力する。光増幅器４３は、例えば希土類の一例としてエルビウムを添加した光ファイバ増幅器（ＥＤＦＡ）であり、その増幅利得が利得制御回路４７によって制御される。なお、光断状態のとき、ＥＤＦＡ４３の利得は初期設定値に設定される。当該初期設定値は、例示的に、モニタ用受光素子４５ｂでの最小受信レベルを満足するような値である。
【0102】
モニタ用受光素子４４は、光分岐部４２で分岐されたモニタ光の受光パワーに応じた電気信号を利得制御回路４７に出力する。モニタ用受光素子４４には、例示的に、フォトダイオード（ＰＤ）を用いることができる。なお、図９において、「ｍＰＤ」は、モニタＰＤの略である。
【0103】
光分岐部４５ａは、ＥＤＦＡ４３で増幅された光信号の一部をモニタ光としてモニタ用受光素子４５ｂへ出力するとともに、光信号を他の光中継器又は光受信器へ出力する。
【0104】
モニタ用受光素子（ｍＰＤ）４５ｂは、光分岐部４５ａで分岐されたモニタ光の受光パワーに応じた電気信号（例えば電流値）を信号レベル検出部４６に出力する。
【0105】
信号レベル検出部４６は、モニタＰＤ４５ｂの出力信号レベルを検出し、検出結果を利得制御回路４７の利得加算回路４７２に与える。なお、信号レベル検出部４６での検出レベルは、例示的に、ＭＰＵ４８によって設定される。
【0106】
ＭＰＵ４８は、ＶＯＡ２１の減衰量（ＶＯＡロス）の制御や、信号レベル検出部４６に対する検出レベル等の設定、利得制御回路４７に対する設定等を行なう。利得制御回路４７に対する設定には、例示的に、ＥＤＦＡ４３の利得の目標値や上限値の設定等が含まれる。
【0107】
利得制御回路４７は、第１実施形態の利得制御回路２７と同様の利得制御をＥＤＦＡ４３に対して実施する。例えば、利得制御回路４７は、図２により前述した処理Ｐ１１〜Ｐ２０を実施する。これにより、ＥＤＦＡ４３の光応答が高速化され、光急変時の信号疎通時間を短縮することができる。
【0108】
そのため、利得制御回路４７は、第１実施形態の利得減算回路２７１及び利得加算回路２７２にそれぞれ相当する利得減算回路４７１及び利得加算回路４７２を備える。
【0109】
利得減算回路４７１は、第１実施形態と同様に、モニタＰＤ４４からの電流情報を基に、入力光パワーが第１のレベルＰＬ１に到達すると、入力光パワーに応じてＥＤＦＡ４３の利得を減算して減少させる。したがって、第１のレベルＰＬ１は、「利得減算開始レベル」と称してもよい。「利得減算開始レベル」は、例えばＭＰＵ４８によって設定される。
【0110】
利得加算回路４７２は、光急変時に入力光パワーが第２のレベルＰＬ２に到達すると、ＥＤＦＡ４３の利得を加算して増加させる。したがって、第２のレベルＰＬ２は、「利得加算開始レベル」と称してもよい。また、利得加算回路４７２は、入力光パワーが例えば目標値付近の第３のレベルＰＬ３に到達し、ＥＤＦＡ４３に与える利得制御信号の一例である電流値のモニタ値が目標値に到達すると、ＥＤＦＡ４３の利得増加を制限、停止する（あるいは利得を減少させる）。なお、利得加算回路４７２の利得加算開始レベルや、利得加算量、目標値は、例えばＭＰＵ４８によって設定される。
【0111】
これらの利得減算回路４７１及び利得加算回路４７２を用いることで、光急変時の光過渡応答によりモニタＰＤ４５ｂに最大受信レベルの光パワーが入力されてモニタＰＤ４５ｂが破壊されることを防止できる。併せて、ＥＤＦＡ４３の利得を安定化して光中継器４０が動作可能となるまでの時間を速めることができる。したがって、信号疎通時間や受信パワーモニタの応答時間の遅延を抑制することができる。
【0112】
図１０に、利得減算回路４７１及び利得加算回路４７２に着目した光中継器４０の構成例を示す。図１０と第１実施系形態の図４とを比較すれば分かるように、利得減算回路４７１は、図４に例示した利得減算回路２７１と同等の構成を有する。
【0113】
一方、利得加算回路４７２は、ＯＲ回路２７２３に対してＣＤＲ ＬＯＳ信号に代えて信号レベル検出部４６の出力が入力される点を除いて、図４に例示した利得加算回路２７２と同等の構成を有する。
【0114】
以下、利得減算回路４７１及び利得加算回路４７２の動作について説明する。
【0115】
（利得減算回路４７１の動作例）まず、ＭＰＵ２８のＤＡＣ＃１にてＥＤＦＡ４３の利得を決定する。当該決定は、無信号状態において行なう。無信号状態では、トランジスタＴＲ１がＯＦＦ状態となり、トランジスタＴＲ２によってＥＤＦＡ４３の利得が決定する。次に、ＭＰＵ２８とデジタル可変抵抗Ｒ１とを用いて減衰開始レベルを決定する。これは、光中継器４０の出力（送信）レベルを考慮して決定する。
【0116】
光信号が光中継器４０に入力されると、モニタＰＤ４４の出力に応じてトランジスタＴＲ１のベース電圧が増加し、あるレベルでトランジスタＴＲ１がＯＮになる。トランジスタＴＲ１のＯＮレベルを決定するのがデジタル可変抵抗Ｒ１である。トランジスタＴＲ１がＯＮになると、トランジスタＴＲ２のコレクタからトランジスタＴＲ１のコレクタへ電流Ｉｂが流れる。
【0117】
電流Ｉｂは、光中継器４０への入力光信号レベル（別言すると、モニタＰＤ４４の出力レベル）が増加すると増加する。したがって、Ｉｃ＝Ｉａ−Ｉｂと表される電流Ｉｃは、入力光信号レベルが増加すると減少する。このように、電流Ｉｃを制御することで、利得減算回路４７１は、光急変時にＥＤＦＡ４３の利得を下げるよう動作する。
【0118】
（利得加算回路４７２の動作例）一方、利得加算回路４７２は、次のように動作する。
まず、ＭＰＵ４８のＤＡＣ＃２によりＥＤＦＡ４３の利得加算量を決定する。トランジスタＴＲ３がＯＮ状態となれば、トランジスタＴＲ３のコレクタから電流Ｉｄが出力される。電流Ｉｄは、利得減算回路４７１のトランジスタＴＲ２のコレクタから出力される電流Ｉｃに加算される。したがって、ＥＤＦＡ４３に与えられる電流Ｉｅｄｆａが増加するので、ＥＤＦＡ４３の利得が増加し、ＥＤＦＡ４３の光過渡応答が加速される。
【0119】
トランジスタＴＲ３のＯＮ／ＯＦＦタイミングは、信号レベル検出部４６からの検出レベル情報と電流Ｉｅｄｆａの上限値情報とを基に決定する。例えば、信号レベル検出部４６での検出タイミング（ＨレベルからＬレベルへの遷移）によってＯＲ回路２７２３の一方の入力端子に入力される信号がＬレベルとなる。これに対し、ＯＲ回路２７２３の他方の入力端子に入力されるコンパレータ２７２２の出力は、電流モニタＩＣ２７２１で検出される電流Ｉｅｄｆａの電流値がＭＰＵ４８（ＤＡＣ＃３）から設定される目標値に到達するまでＬレベルとなる。
【0120】
したがって、ＯＲ回路２７２３の出力がＬレベルとなり、トランジスタＴＲ３がＯＮ状態となる。これにより、トランジスタＴ３のコレクタから電流Ｉｄが出力され電流Ｉｅｄｆａが増加する。したがって、ＥＤＦＡ４３の利得が増加し、ＥＤＦＡ４３の光過渡応答が加速される。
【0121】
その後、電流モニタＩＣ２７２１で検出される電流Ｉｅｄｆａの電流値がＭＰＵ４８（ＤＡＣ＃３）から設定される目標値を超えると、コンパレータ２７２２の出力がＨレベルとなる。したがって、ＯＲ回路２７２３の出力がＨレベルとなり、トランジスタＴＲ３がＯＦＦ状態となる。なお、電流Ｉｅｄｆａの目標値は、ＭＰＵ４８（ＤＡＣ＃３）によって調整される。これにより、光の立ち上げ時間が遅くなり、ＥＤＦＡ４３の利得加算によって光サージがモニタＰＤ４５ｂに入力されることを防止できる。
【0122】
以上のようにしてトランジスタＴ３のＯＮ／ＯＦＦが制御されることで、利得加算回路４７２は、光急変時にＥＤＦＡ４３の利得を増加するよう動作する。
【0123】
なお、上述のように利得加算回路４７２の動作開始タイミングを規定する、信号レベル検出部４６での信号レベル（ＰＤ電流情報）の検出方法の一例としては、以下の３つの方法が挙げられる。
【0124】
（１）モニタＰＤ４５ｂの出力電流値のピークレベルを検出する方法（２）モニタＰＤ４５ｂの出力電流値のボトムレベルを検出する方法
（３）モニタＰＤ４５ｂの出力電流値の平均値レベルを検出する方法
【0125】
（１）の場合、図１１に例示するように、光中継器４０は、信号レベル検出部４６の一例としてピークレベル検出部４６ａを備える。（２）の場合、図１２に例示するように、光中継器４０は、信号レベル検出部４６の一例としてボトムレベル検出部４６ｂを備える。（３）の場合、図１３に例示するように、光中継器４０は、信号レベル検出部４６の一例として平均値レベル検出部４６ｃを備える。
【0126】
（第１実施形態の変形例）図１４は、第１実施形態（例えば図４）の変形例に係る光受信器の構成例を示すブロック図である。図１４に例示する光受信器２０は、図４に例示した構成に比して、利得加算回路２７２において、トランジスタＴＲ３のコレクタからＳＯＡ２３に至る信号ラインに応答可変回路２７２４が設けられている点が異なる。
【0127】
応答可変回路２７２４は、例示的に、ＭＰＵ２８からの制御によって、ＳＯＡ２３に与えられる電流Ｉｓｏａを増加させる電流Ｉｄの増加速度（以下「加速速度」ともいう。）を調整する。これにより、ＳＯＡ２３の利得を増加させる加速速度を調整することができる。
【0128】
そのため、応答可変回路２７２４は、例示的に、アナログスイッチ（Ａ−ＳＷ）２７２５、抵抗Ｒ９、抵抗Ｒ１０、コイルＬ１、及び、コイルＬ２を備える。
【0129】
アナログスイッチ２７２５は、例示的に、１つの入力端子と３つの出力端子Ａ，Ｂ及びＣを有し、ＭＰＵ２８からの制御信号に応じて、入力端子が３つの出力端子Ａ，Ｂ及びＣのいずれかに切り替え接続される。
【0130】
アナログスイッチ２７２５の入力端子は、トランジスタＴＲ３のコレクタに接続されている。アナログスイッチ２７２５の出力端子Ａは、抵抗Ｒ９、抵抗Ｒ１０、コイルＬ１、及び、コイルＬ２を経由しないルート（以下「ルートＡ」と称する。）で抵抗Ｒ４に至る信号ラインに接続される。出力端子Ｂは、コイルＬ１を経由するルート（以下「ルートＢ」と称する。）で抵抗Ｒ４に至る信号ラインに接続される。出力端子Ｃは、コイルＬ２を経由するルート（以下「ルートＣ」と称する。）で抵抗Ｒ４に至る信号ラインに接続される。
【0131】
したがって、アナログスイッチ２７２５を出力端子Ａ，Ｂ及びＣのいずれかに切り替えることで、トランジスタＴＲ３のコレクタから抵抗Ｒ４を介してＳＯＡ２３に流れる電流Ｉｄのルートを上記３つのルートＡ〜Ｃのいずれかに切り替えることができる。
【0132】
ルートＡが選択された場合、利得加算回路２７２は、第１実施形態（図４）と同じ回路構成に相当するから、電流Ｉｄの加速速度は第１実施形態と変わらない。これに対し、ルートＢ又はＣが選択された場合、電流Ｉｄは、コイルＬ１又はＬ２を経由するから、ルートＡの場合よりも、加速速度が遅くなる。
【0133】
加速速度は、コイルの容量（インダクタンス）が大きいほど遅くなる。コイルＬ１及びＬ２のインダクタンスをそれぞれ便宜的にＬ１及びＬ２で表した場合、Ｌ１＜Ｌ２であれば、加速速度はＬ１＞Ｌ２となる。このように、コイルＬ１及びＬ２のインダクタンスによって加速速度が変化する。コイルＬ１及びＬ２のインダクタンスは、例示的に、必要な加速速度に応じて予め決めておく。なお、コイルＬ１に並列に抵抗Ｒ９が接続され、コイルＬ２に並列に抵抗Ｒ１０が接続されている。これらの並列抵抗Ｒ９及びＲ１０によって、コイルＬ１及びＬ２の共振（Ｑ値）を抑制することができる。
【0134】
アナログスイッチ２７２５は、ＭＰＵ２８からの制御信号に応じて加速速度の異なる３つルートＡ〜Ｃのいずれかを選択することで、ＳＯＡ２３の利得増加速度を変えることができる。したがって、例えば図１５に示すように、ＲＯＳＡ２５への入力光パワーの加速速度を矢印Ａ〜Ｃで示すように可変することができる。なお、矢印Ａ〜Ｃは、それぞれ、ルートＡ〜Ｃが選択されたときの応答特性を示している。
【0135】
以上のように、第１実施形態の変形例によれば、応答可変回路２７２４によって光急変時における光受信器２０の光応答特性を可変にできるので、要求される特性に柔軟に対応することができる。なお、応答可変回路２７２４は、既述の第２実施形態に適用してもよいし、既述の第３実施形態に適用してもよい。
【符号の説明】
【0136】
１０，３０ 光伝送路２０ 光受信器
２１，４１ 可変光減衰器（ＶＯＡ）
２２，４２，４５ａ 光分岐部
２３ 光増幅器（ＳＯＡ）
２４，４４，４５ｂ モニタ用受光素子（ｍＰＤ）
２５ 受光素子（ＲＯＳＡ）
２６ ＣＤＲ（ＬＯＳ機能内蔵）部
２７，４７ 利得制御回路
２７１，４７１ 利得減算回路
２７２，４７２ 利得加算回路
２８，４８ 演算器（ＭＰＵ）
４０ 光中継器
４３ 光増幅器（ＥＤＦＡ）
４６ 信号レベル検出部
４６ａ ピークレベル検出部
４６ｂ ボトムレベル検出部
４６ｃ 平均値レベル検出部
２７２１ 電流モニタＩＣ
２７２２，２９１１ コンパレータ
２７２３，２９１４ ＯＲ回路
２７２４ 応答可変回路
２９１２ オペアンプ
２９１３ ＡＮＤ回路
２９１５，２７２５ アナログスイッチ（Ａ−ＳＷ）
２９１６ ＲＣフィルタ
ＴＲ１，ＴＲ２，ＴＲ３ トランジスタ
Ｒ１ デジタル可変抵抗
Ｒ２〜Ｒ１０ 抵抗
Ｌ１，Ｌ２ コイル