特開 2016-111358 電子素子内蔵基板及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2016-111358(P2016-111358A)

(43)【公開日】2016年6月20日

(54)【発明の名称】電子素子内蔵基板及びその製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20160523BHJP

   H01L 23/12 20060101ALI20160523BHJP

【ＦＩ】

   H05K3/46 Q

   H01L23/12 N

   H01L23/12 Q

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

【全頁数】14

(21)【出願番号】特願2015-232266(P2015-232266)

(22)【出願日】2015年11月27日

(31)【優先権主張番号】10-2014-0175638

(32)【優先日】2014年12月9日

(33)【優先権主張国】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ−メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】ボン−ソー キム

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316AA43

5E316AA60

5E316CC02

5E316CC08

5E316CC31

5E316DD02

5E316DD12

5E316DD13

5E316DD22

5E316DD23

5E316DD32

5E316DD33

5E316EE31

5E316FF04

5E316FF13

5E316FF14

5E316GG15

5E316GG17

5E316GG19

5E316GG22

5E316GG28

5E316HH32

5E316JJ13

5E316JJ25

(57)【要約】      （修正有）

【課題】電子素子内蔵基板及びその製造方法を提供する。
【解決手段】キャビティ１１５が形成されるコア基板１１０と、上記キャビティに内蔵される電子素子１２０と、上記コア基板の一面に形成され、上記キャビティ内での上記電子素子の移動を制限するために上記電子素子を加圧する第１支持パターン部１３０と、上記コア基板の一面と対向する他面に形成され、上記電子素子を支持するように上記キャビティの内側に向けて延長して形成される第２支持パターン部１４０と、を含む電子素子内蔵基板１００。
【選択図】図１

【特許請求の範囲】

【請求項1】

キャビティが形成されるコア基板と、
前記キャビティに内蔵される電子素子と、
前記コア基板の一面に形成され、前記キャビティ内での前記電子素子の移動を制限するために前記電子素子を加圧する第１支持パターン部と、
前記コア基板の一面と対向する他面に形成され、前記電子素子を支持するように前記キャビティの内側に向けて延長して形成される第２支持パターン部と、
を含む電子素子内蔵基板。

【請求項2】

前記コア基板の一面に形成される第１回路パターン部をさらに含み、
前記第１支持パターン部は、前記第１回路パターン部から延長されて形成される請求項１に記載の電子素子内蔵基板。

【請求項3】

前記電子素子は、表面上に形成される端子を含み、
前記第１支持パターン部は、前記端子と電気的に接続される請求項２に記載の電子素子内蔵基板。

【請求項4】

前記第１支持パターン部は、前記キャビティの互いに対向する内側面から前記キャビティの内部に向けてそれぞれ突出するように形成される少なくとも一対の第１支持体を含み、
前記電子素子は、前記一対の第１支持体の各端部と接触するように、前記一対の第１支持体の各端部の間に介在される請求項１から請求項３のいずれか１項に記載の電子素子内蔵基板。

【請求項5】

前記一対の第１支持体のそれぞれは、端部が前記コア基板の他面に向けて湾曲するように形成される請求項４に記載の電子素子内蔵基板。

【請求項6】

前記第２支持パターン部は、前記第１支持パターン部に対応する位置が開放されるように形成される請求項１から請求項５のいずれか１項に記載の電子素子内蔵基板。

【請求項7】

前記コア基板の他面に形成される第２回路パターン部をさらに含み、
前記第２支持パターン部は、前記第２回路パターン部から延長されて形成される請求項１から請求項６のいずれか１項に記載の電子素子内蔵基板。

【請求項8】

前記電子素子は、表面上に形成される端子を含み、
前記第２支持パターン部は、前記端子と電気的に接続される請求項７に記載の電子素子内蔵基板。

【請求項9】

前記第２支持パターン部は、前記電子素子の下面と接触する請求項1から請求項８のいずれか１項に記載の電子素子内蔵基板。

【請求項10】

電子素子が内蔵される位置に対応するコア基板の一面及び前記一面と対向する前記コア基板の他面に、第１支持パターン部及び第２支持パターン部をそれぞれ形成するステップと、
前記電子素子が内蔵される位置に対応する前記コア基板の一部を除去してキャビティを形成するステップと、
前記コア基板の一面から他面へ前記電子素子を前記キャビティに内蔵するステップと、
前記コア基板の少なくとも一つの面に絶縁層を積層するステップと、
を含む電子素子内蔵基板の製造方法。

【請求項11】

前記第１支持パターン部を形成するステップでは、
前記第１支持パターン部が、前記コア基板の一面に形成された第１回路パターン部から延長されて形成される請求項１０に記載の電子素子内蔵基板の製造方法。

【請求項12】

前記第１支持パターン部は、前記キャビティの互いに対向する内側面から前記キャビティの内部に向けてそれぞれ突出するように形成される少なくとも一対の第１支持体を含み、
前記電子素子が、前記一対の第１支持体の各端部と接触するように、前記一対の第１支持体の各端部の間に介在される請求項１０または請求項１１に記載の電子素子内蔵基板の製造方法。

【請求項13】

前記一対の第１支持体のそれぞれは、前記キャビティの内側面と前記電子素子の側面との間の離隔距離よりもさらに突出するように形成される請求項１２に記載の電子素子内蔵基板の製造方法。

【請求項14】

前記第２支持パターン部を形成するステップでは、
前記第２支持パターン部が、前記コア基板の他面に形成された第２回路パターン部から延長されて形成される請求項１０から請求項１３のいずれか１項に記載の電子素子内蔵基板の製造方法。

【請求項15】

前記第２支持パターン部は、前記第１支持パターン部に対応する位置が開放されるように形成される請求項１０から請求項１４のいずれか１項に記載の電子素子内蔵基板の製造方法。

【請求項16】

前記第２支持パターン部は、前記キャビティに内蔵される前記電子素子の下面と接触するように、前記キャビティの内側面と前記電子素子の側面との間の離隔距離よりもさらに延長して形成される請求項１０から請求項１５のいずれか１項に記載の電子素子内蔵基板の製造方法。

【請求項17】

前記第１支持パターン部、前記第２支持パターン部または前記電子素子に接続するビアホールを形成するステップと、
前記絶縁層上に、前記ビアホールに接続する追加回路パターン部を形成するステップと、
をさらに含む請求項１０から請求項１６のいずれか１項に記載の電子素子内蔵基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子素子内蔵基板及びその製造方法に関する。

【背景技術】

【0002】

電子製品がますます小型化されることにより、電子製品に内蔵される回路基板の大きさにおいても高集積化、薄板化が要求されている。このような要求により、近年、電子素子を内蔵する印刷回路基板が注目されている。

【0003】

電子素子内蔵印刷回路基板は、コア基板にキャビティ（ｃａｖｉｔｙ）を形成した後に、キャビティに電子素子を位置させ、充填材などを用いて電子素子をキャビティ内に固定するインベディング（ｅｍｂｅｄｄｉｎｇ）工程により形成される。このようなインベディング工程により製造された印刷回路基板は、内部に電子素子が内蔵されるので、印刷回路基板の小型化及び高密度化を実現することができる。

【0004】

しかし、従来の電子素子内蔵印刷回路基板の場合は、キャビティに電子素子を固定するために接着テープなどを用いるので、製造コストが増加し、さらに接着テープを脱付着する工程が必要となり、製造工程が複雑である。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】韓国登録特許第１０−０８２０６３３号公報

【発明の概要】

【課題を解決するための手段】

【0006】

本発明の一側面によれば、キャビティ内に電子素子を固定するために、電子素子を加圧したり、支持したりする第１支持パターン部と第２支持パターン部とを含む電子素子内蔵基板及びその製造方法が提供される。

【図面の簡単な説明】

【0007】

【図1】本発明の一実施形態に係る電子素子内蔵基板の構造を示す断面図である。

【図2】図１に示された電子素子内蔵基板の第１支持パターン部を示す図である。

【図3】図１に示された電子素子内蔵基板の第２支持パターン部を示す図である。

【図4】本発明の他の実施形態に係る電子素子内蔵基板の第１支持パターン部を示す図である。

【図5】本発明の他の実施形態に係る電子素子内蔵基板の第２支持パターン部を示す図である。

【図6】本発明の一実施形態に係る電子素子内蔵基板の製造方法を示す図である。

【図7】本発明の一実施形態に係る電子素子内蔵基板の製造方法の一工程を示す図である。

【図8】本発明の一実施形態に係る電子素子内蔵基板の製造方法の一工程を示す図である。

【図9】本発明の一実施形態に係る電子素子内蔵基板の製造方法の一工程を示す図である。

【図10】本発明の一実施形態に係る電子素子内蔵基板の製造方法の一工程を示す図である。

【図11】本発明の一実施形態に係る電子素子内蔵基板の製造方法の一工程を示す図である。

【発明を実施するための形態】

【0008】

本発明に係る電子素子内蔵基板及びその製造方法の実施形態を添付図面に基づいて詳細に説明し、添付図面に基づいて説明するに当たって、同一または対応する構成要素には同一の図面番号を付し、これに対する重複説明は省略する。

【0009】

また、以下で使用される「第１」、「第２」などのような用語は、同一または対応する構成要素を区別するための識別記号に過ぎず、同一または対応する構成要素が第１、第２などの用語により限定されるものではない。

【0010】

また、「結合」とは、各構成要素の間に物理的に直接接触する場合のみを意味することではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。

【0011】

図１は、本発明の一実施形態に係る電子素子内蔵基板１００の構造を示す断面図である。

【0012】

図１を参照すると、本発明の一実施形態に係る電子素子内蔵基板１００は、コア基板１１０、電子素子１２０、第１支持パターン部１３０、及び第２支持パターン部１４０を含む。

【0013】

コア基板１１０は、絶縁樹脂層の一部が穿孔されて形成されるキャビティ１１５を含む。ここで、コア基板１１０は、補強基材と樹脂とで構成されることができる。また、コア基板１１０に形成されるキャビティ１１５の大きさは、電子素子１２０を内蔵するために、電子素子１２０の大きさに相応するか、または電子素子１２０の大きさよりも大きく形成されることができる。

【0014】

電子素子１２０は、外部と電気的に接続されており、予め設定された機能を行うことができる。本実施形態に係る電子素子内蔵基板１００の電子素子１２０は、キャパシタ本体と端子とを含む積層セラミックキャパシタであることができる。但し、これに限定されず、様々な種類の電子素子が本実施形態に含まれ得る。

【0015】

第１支持パターン部１３０は、コア基板１１０の一面に形成され、キャビティ１１５内での電子素子１２０の移動を制限するために、電子素子１２０を加圧する。すなわち、本実施形態に係る第１支持パターン部１３０は、電子素子１２０を加圧し、電子素子１２０をキャビティ１１５内に固定して配置させることができる。

【0016】

すなわち、キャビティ１１５は、電子素子１２０の大きさよりも大きく形成されることができ、この場合、電子素子１２０は、キャビティ１１５の内側面と電子素子１２０の外側面との間の離隔距離（ｄ）に比例する変位を有してキャビティ１１５内で移動できるので、電子素子１２０をキャビティ１１５内に固定することは、電子素子内蔵基板１００の製造において重要な課題である。

【0017】

本実施形態に係る電子素子内蔵基板１００は、第１支持パターン部１３０を含み、図１に示すように、第１支持パターン部１３０は、電子素子１２０の両側面を同時に加圧するように形成されることができ、電子素子１２０には、第１支持パターン部１３０により両側面から均一な加圧力が加えられるので、横方向への移動を制限することが可能である。

【0018】

一方、図１には、第１支持パターン部１３０が電子素子１２０の両側面を加圧するように形成されているが、第１支持パターン部１３０は、電子素子１２０のある一側面のみを加圧するように形成されることもできる。この場合、第１支持パターン部１３０により加圧される電子素子１２０の一側面と対向する他側面はキャビティ１１５の内側面と接するように配置されて、横方向への移動を制限することができる。

【0019】

従来には電子素子をキャビティ内に固定するために別途の接着部材を使用し、工程が終わった後に別途の接着部材を除去する方法を用いたが、本実施形態に係る電子素子内蔵基板１００は、電子素子１２０がキャビティ１１５内に固定して位置するように加圧する第１支持パターン部１３０を含むので、上記のような別途の接着部材が不要となる。

【0020】

本実施形態に係る電子素子内蔵基板１００は、キャビティ１１５内での電子素子１２０の移動をより堅固に制限するために、電子素子１２０を支持する第２支持パターン部１４０を含む。第２支持パターン部１４０は、第１支持パターン部１３０が形成されるコア基板１１０の一面と対向するコア基板１１０の他面に形成される。

【0021】

より具体的に、本実施形態に係る第２支持パターン部１４０は、キャビティ１１５内に内蔵される電子素子１２０を支持するために、キャビティ１１５の内側に向けて延長して形成される。図１に示すように、第２支持パターン部１４０は、第１支持パターン部１３０が形成される一面と対向する他面に形成され、キャビティ１１５の内側へ延長されて電子素子１２０を支持することができる。

【0022】

このとき、図１に示すように、第２支持パターン部１４０は、電子素子１２０の下面と直接接触して電子素子１２０の下面を支持することができる。しかし、これに限定されず、第２支持パターン部１４０と電子素子１２０の下面との間には別途の支持部材が介在され、第２支持パターン部１４０が電子素子１２０の下面と間接的に接触することも可能である。

【0023】

上記のように、本実施形態に係る電子素子内蔵基板１００の第２支持パターン部１４０は、電子素子１２０の下面を支持するので、電子素子１２０は、第２支持パターン部１４０のために縦方向への移動が制限され得る。このため、キャビティ１１５に内蔵される電子素子１２０をキャビティ１１５内でより堅固に支持することができる。

【0024】

図２は、図１に示された電子素子内蔵基板１００の第１支持パターン部１３０を示す図であり、図３は、図１に示された電子素子内蔵基板１００の第２支持パターン部１４０を示す図である。

【0025】

図２には、第１支持パターン部１３０が形成されたコア基板１１０の一面が示されており、図３には、第２支持パターン部１４０が形成されたコア基板１１０の他面が示されている。

【0026】

図１及び図２を参照すると、本実施形態に係る電子素子内蔵基板１００は、コア基板１１０の一面に形成される第１回路パターン部１５０をさらに含むことができる。第１回路パターン部１５０は、第１支持パターン部１３０が形成されるコア基板１１０の一面に形成される。

【0027】

第１回路パターン部１５０は、電気信号を伝送するために、コア基板１１０の一面に予め設定されたパターンで形成されることができる。このとき、第１回路パターン部１５０は、電気伝導度に優れた伝導性物質で形成することができる。

【0028】

本実施形態に係る第１支持パターン部１３０は、コア基板１１０の一面に形成された第１回路パターン部１５０から延長されて形成されることができる。このようにすると、電子素子１２０を固定するための第１支持パターン部１３０を別途に形成する必要がなく、第１回路パターン部１５０と第１支持パターン部１３０とを同時に形成することができるので、製造工程をより単純化することができる。

【0029】

また、第１支持パターン部１３０は、第１回路パターン部１５０と同様に、電気伝導度に優れた伝導性物質で形成することができ、第１支持パターン部１３０は、第１回路パターン部１５０と電気的に接続されることができる。

【0030】

図２を参照すると、上述したように、電子素子１２０は、本体１２２と端子１２４とを含むことができ、電子素子１２０の端子１２４は、電子素子１２０の表面上に形成されることができる。すなわち、電子素子１２０の端子１２４は、外部に露出するように形成されることができる。

【0031】

このとき、第１支持パターン部１３０は、電子素子１２０の端子１２４と電気的に接続することができる。この場合、電子素子１２０を外部電源と接続させるための別途の接続部材は不要となり、構造を単純化でき、費用を低減することができる。

【0032】

再び、図１を参照すると、第１支持パターン部１３０は、電子素子１２０をキャビティ１１５内に固定するために電子素子１２０の両側面と接触した状態で電子素子１２０を加圧するので、第１支持パターン部１３０と接触する電子素子１２０の両側面に電子素子１２０の端子１２４が形成される場合、電気的接続をさらに堅固に保持することができる。

【0033】

図１及び図３を参照すると、上述したように、本実施形態に係る電子素子内蔵基板１００は、コア基板１１０の他面に形成される第２回路パターン部１６０をさらに含むことができる。第２回路パターン部１６０は、第１回路パターン部１５０と同様に、電気信号を伝送するためにコア基板１１０の他面に予め設定されたパターンで形成されることができ、電気伝導度に優れた伝導性物質で形成されることができる。

【0034】

このとき、第２支持パターン部１４０は、第２回路パターン部１６０から延長され形成されることができ、第２支持パターン部１４０を第２回路パターン部１６０と一体で形成すると、第２支持パターン部１４０を形成するための別途の工程が不要となり、製造工程が単純化されることができ、製品の生産性を向上させることができる。

【0035】

また、第２支持パターン部１４０は、電子素子１２０の下面と接触して電子素子１２０を支持することができるので、第２支持パターン部１４０と接触する電子素子１２０の一面に電子素子１２０の端子１２４が形成される場合、第２支持パターン部１４０は、電子素子１２０と電気的に接続することができる。

【0036】

すなわち、電子素子１２０の端子１２４は、第１支持パターン部１３０または第２支持パターン部１４０と選択的に接続され、外部電源の供給を受けることができる。例えば、電子素子１２０の端子１２４が、第１支持パターン部１３０及び第１回路パターン部１５０と電気的に接続される場合、外部電源の供給を受けるだけでなく、電気的な信号を第１回路パターン部１５０を介して外部へ伝送することもできる。

【0037】

図３を参照すると、第２支持パターン部１４０の一部領域には、開口１４５が形成される。すなわち、第２支持パターン部１４０は、第１支持パターン部１３０に対応する位置が開放されるように形成されることができる。本実施形態では、第１支持パターン部１３０が電子素子１２０の本体１２２の両側面を加圧するように形成されるので、第２支持パターン部１４０は、電子素子１２０の本体１２２の両側面が開放されるように形成される。

【0038】

このように、第１支持パターン部１３０に対応する第２支持パターン部１４０の領域が開放されることにより、キャビティ１１５内に絶縁樹脂を充填する場合、第１支持パターン部１３０または第２支持パターン部１４０のために充填されない空間を無くすことができ、より効果的に絶縁層を形成することができる。

【0039】

一方、図２を参照すると、本実施形態に係る電子素子内蔵基板１００の第１支持パターン部１３０は、キャビティ１１５の対向する内側面からキャビティ１１５の内部に向けてそれぞれ突出するように形成される少なくとも一対の第１支持体１３２を含むことができる。このとき、電子素子１２０は、第１支持体１３２の各端部と接触するように、第１支持体１３２の各端部の間に介在されることができる。

【0040】

図２に示すように、第１支持パターン部１３０は、一対の第１支持体１３２を含むことができ、一対の第１支持体１３２は、互いに対向するように形成されることができる。第１支持体１３２は、キャビティ１１５の内側面から突出して電子素子１２０の側面と接触することができる。

【0041】

図２は、一対の第１支持体１３２が電子素子１２０の本体１２２と接触している状態を示しているが、これに限定されず、一対の第１支持体１３２は、電子素子１２０の端子１２４と接触するように、キャビティ１１５の他の内側面からそれぞれ突出するように形成されることも可能である。

【0042】

第１支持パターン部１３０が、互いに対向するように形成される一対の第１支持体１３２を含む場合、一対の第１支持体１３２は、キャビティ１１５内の電子素子１２０を両側面から互いに反対方向へそれぞれ加圧するので、電子素子１２０の位置をより堅固に固定することができる。

【0043】

また、図１及び図２に示されているように、本実施形態に係る一対の第１支持体１３２の端部は、第２支持パターン部１４０が形成されるコア基板１１０の他面に向けて湾曲するように形成されることができる。すなわち、第１支持体１３２の垂直断面は、曲がった形状に形成されることができる。

【0044】

第１支持体１３２の形状が湾曲するように形成されると、第１支持体１３２は、電子素子１２０に対して横方向への加圧力を加えることができ、同時に第１支持体１３２の上面と電子素子１２０の側面との間には縦方向への摩擦力が発生することができる。

【0045】

すなわち、第１支持体１３２は、電子素子１２０が内蔵される過程中に湾曲する形状に変形され、このような変形に抵抗する第１支持体１３２の弾性力により第１支持体１３２が電子素子１２０を横方向へ加圧することができる。

【0046】

また、第１支持体１３２は、湾曲するように形成されることにより、第１支持体１３２の上面が電子素子１２０の側面と接することができ、このとき、接触面積に比例する摩擦力が発生することができる。

【0047】

結果的に、第１支持体１３２は、電子素子１２０の横方向への移動を制限するように電子素子１２０を横方向へ加圧し、電子素子１２０の縦方向への移動を制限するように電子素子１２０に摩擦力を発生させることができる。また、電子素子１２０がキャビティ１１５内で縦方向へ移動することは、電子素子１２０の下面と接触し、電子素子１２０を支持する第２支持パターン部１４０によりさらに確実に制限されることができる。

【0048】

一方、図１に示されているように、本実施形態に係る電子素子内蔵基板１００は、絶縁層１７０、ビアホール１８０及び追加回路パターン部１９０を含むことができる。

【0049】

絶縁層１７０は、コア基板１１０の少なくとも一面に積層されることができる。ここで、絶縁層１７０は、キャビティ１１５に充填されて、電子素子１２０を保護することができる。絶縁層１７０は、キャビティ１１５内の電子素子１２０を囲んで電子素子１２０の位置を固定させることができる。このような絶縁層１７０は、プリプレグなどの絶縁物質で形成することができる。

【0050】

ビアホール１８０は、第１回路パターン部１５０と第２回路パターン部１６０とを電気的に接続させたり、第１回路パターン部１５０及び第２回路パターン部１６０を追加回路パターン部１９０と電気的に接続させることもできる。

【0051】

ここで、ビアホール１８０は、絶縁層１７０を貫通して互いに異なる層に存在する回路パターン部を接続させることができる。また、ビアホール１８０は、電子素子１２０と回路パターン部とを電気的に接続させることもできる。このとき、第１支持パターン部１３０及び第２支持パターン部１４０は、ビアホール１８０が形成される空間を除いた他の領域に形成されて、電子素子１２０を加圧したり、支持したりすることができる。

【0052】

追加回路パターン部１９０は、外部と電気的に接続され、第１回路パターン部１５０または第２回路パターン部１６０に電気信号を伝達することができる。このために、追加回路パターン部１９０は、絶縁層１７０上に形成することができる。

【0053】

図４は、本発明の他の実施形態に係る電子素子内蔵基板２００の第１支持パターン部２３０を示す図であり、図５は、本発明の他の実施形態に係る電子素子内蔵基板２００の第２支持パターン部２４０を示す図である。

【0054】

図４及び図５を参照すると、本実施形態に係る電子素子内蔵基板２００は、電子素子２２０を支持する第１支持パターン部２３０と第２支持パターン部２４０とを含む。以下では、図１、図２及び図３に基づいて説明した電子素子内蔵基板と重複する説明は省略する。

【0055】

本実施形態に係る第１支持パターン部２３０は、互いに交差するように形成される二対の第１支持体２３２、２３４を含む。図４を参照すると、一対の第１支持体２３２は、電子素子２２０の本体２２２と接触し、他の一対の第１支持体２３４は、電子素子２２０の端子２２４と接触するように形成される。

【0056】

この中、一対の第１支持体２３２、２３４は、電子素子２２０と電気的に接続され、外部電源を供給する機能を果たすことができる。また、この中、一対の第１支持体またはすべての第１支持体は、コア基板２１０の一面に形成される第１回路パターン部から延長されて形成されることができる。

【0057】

図４に示すように、キャビティ２１５の互いに異なる内側面からそれぞれ第１支持体２３２、２３４が形成されて電子素子２２０を加圧する場合、前の実施形態に比べてより堅固な位置決定力または位置固定力を有することができる。

【0058】

一方、図５を参照すると、本実施形態に係る第２支持パターン部２４０には、第１支持パターン部２３０の位置に対応する部分に開口２４５が形成されることができる。すなわち、第２支持パターン部２４０には、電子素子２２０の本体２２２及び端子２２４に対応する部分に開口２４５が形成されることができる。

【0059】

すなわち、本実施形態に係る第２支持パターン部２４０には、４つの第１支持体に対応する開口２４５がそれぞれ形成されることにより、キャビティ内の絶縁物質を効果的に充填することができる。

【0060】

図６は、本発明の一実施形態に係る電子素子内蔵基板の製造方法を示す図である。

【0061】

図７から図１１は、本発明の一実施形態に係る電子素子内蔵基板の製造方法の各工程を示す図である。

【0062】

図６を参照すると、本発明の一実施形態に係る電子素子内蔵基板の製造方法は、電子素子が内蔵される位置に対応するコア基板の一面及び一面と対向するコア基板の他面に、第１支持パターン部及び第２支持パターン部をそれぞれ形成するステップＳ１００（図７参照）と、電子素子が内蔵される位置に対応するコア基板の一部を除去してキャビティを形成するステップＳ２００（図８参照）と、コア基板の一面から他面へ電子素子をキャビティに内蔵するステップＳ３００（図９参照）と、コア基板の少なくとも１つの面に絶縁層を積層するステップＳ４００（図１０参照）とを含む。

【0063】

キャビティに内蔵された電子素子を加圧または支持する第１支持パターン部及び第２支持パターン部を形成するステップＳ１００では、コア基板１１０の一面に金属層を積層することができる。その後、図７に示すように、電子素子が内蔵される位置に対応するコア基板１１０上に積層された金属層をパターニングして第１支持パターン部１３０及び第２支持パターン部１４０を形成することができる。

【0064】

このとき、電気信号を伝送するための第１回路パターン部１５０を形成することができ、第１支持パターン部１３０を第１回路パターン部１５０から延長して形成することができる。同様に、第２支持パターン部を形成するステップＳ１００では、コア基板１１０の他面に第２回路パターン部１６０を形成し、第２支持パターン部１４０を第２回路パターン部１６０から延長して形成することができる。

【0065】

第１支持パターン部１３０、第１回路パターン部１５０、第２支持パターン部１４０及び第２回路パターン部１６０は、金属層の一部を選択的に除去する方法を用いるサブトラクティブ（ｓｕｂｔｒａｃｔｉｖｅ）工法、絶縁基板に無電解メッキ法と電解メッキ法を用いて配線パターンを追加形成するアディティブ（ａｄｄｉｔｉｖｅ）工法、絶縁層に導電性インクをインクジェット方式により形成する工法など様々な方法により形成することができる。また、金属層は、薄板状の導電性物質であることができる。

【0066】

また、第１支持パターン部及び第２支持パターン部を形成するステップＳ１００において、第１支持パターン部１３０は、キャビティの互いに対向する内側面からキャビティの内部に向けてそれぞれ突出するように形成される少なくとも一対の第１支持体を含むように加工することができ、このとき、電子素子は、第１支持体の各端部と接触するように、第１支持体の各端部の間に介在されてキャビティに内蔵されることができる。

【0067】

また、第１支持パターン部を形成するステップＳ１００において、第１支持パターン部１３０に含まれる第１支持体は、キャビティの内側面と電子素子の側面との間の離隔距離よりもさらに突出するように形成されることができる。このように第１支持体が形成されると、電子素子がキャビティに内蔵される時、第１支持体を押しながら挿入され、第１支持体は、電子素子が押す力により湾曲するように形成され、電子素子の側面を加圧することができる。

【0068】

第２支持パターン部を形成するステップＳ１００において、第２支持パターン部１４０は、第１支持パターン部１３０に対応する位置が開放されるように形成されることができる。第１支持パターン部１３０に対応する第２支持パターン部１４０の領域に開口が形成されることにより、キャビティ内に絶縁層を効果的に充填することができる。

【0069】

また、第２支持パターン部１４０は、キャビティに内蔵される電子素子の下面と接触するように、キャビティの内側面と電子素子の側面との間の離隔距離よりもさらに延長されて形成されることができる。すなわち、第２支持パターン部１４０は、キャビティの内側から、電子素子の下面と接触するように延長される。

【0070】

図８を参照すると、キャビティを形成するステップＳ２００では、電子素子が内蔵される位置に対応するコア基板１１０に、レーザードリル工程を用いてキャビティ１１５を形成することができる。これにより、コア基板１１０の第１支持パターン部１３０及び第２支持パターン部１４０がキャビティ１１５の内部に向けて突出するように形成されることができる。

【0071】

図９を参照すると、電子素子をキャビティに内蔵するステップＳ３００では、コア基板１１０の一面から他面へ電子素子１２０をキャビティ１１５に挿入することができる。電子素子１２０は、キャビティ１１５に挿入されながら第１支持パターン部１３０と接触し、その後、第２支持パターン部１４０と接触するように、コア基板１１０の一面から他面に向けて挿入されることができる。

【0072】

このように電子素子１２０をキャビティ１１５に挿入する場合、電子素子１２０の下面は、第２支持パターン部１４０と接触して安定的に支持されることができ、第１支持パターン部１３０は、電子素子１２０の上部側面を加圧するように配置されることができる。

【0073】

図１０に示すように、絶縁層１７０を積層するステップＳ４００では、コア基板１１０の少なくとも一つの面に絶縁層１７０を積層することができ、コア基板１１０に形成されたキャビティ１１５に絶縁層１７０を充填することができる。このとき、キャビティ１１５を絶縁層１７０で充填することにより、キャビティ１１５内に内蔵された電子素子１２０を絶縁物質で囲み、電子素子１２０を固定することができる。

【0074】

また図１１に示すように、本実施形態に係る電子素子内蔵基板の製造方法は、ビアホールを形成するステップＳ５００及び追加回路パターン部を形成するステップＳ６００をさらに含むことができる。

【0075】

ビアホールを形成するステップＳ５００では、第１支持パターン部１３０、第２支持パターン部１４０、または電子素子１２０に接続するビアホール１８０を、絶縁層１７０を貫通して形成することができる。

【0076】

また、絶縁層１７０上に金属層を積層した後に、金属層をパターニングしてビアホール１８０に接続する追加回路パターン部１９０を形成することができる。

【0077】

本発明の一実施形態に係る電子素子内蔵基板の製造方法は、電子素子の位置を固定する第１支持パターン部と第２支持パターン部とを形成するステップを含むので、接着テープにより電子素子を固定する工程を省略でき、結果的に全体の工程管理がより容易となり、製品の生産性を向上させることができる。

【0078】

以上のように、本発明の一実施形態について説明したが、当該技術分野で通常の知識を有する者であれば特許請求範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加することなどにより本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。

【符号の説明】

【0079】

１００、２００ 電子素子内蔵基板
１１０、２１０ コア基板
１１５、２１５ キャビティ
１２０、２２０ 電子素子
１２２、２２２ 本体
１２４、２２４ 端子
１３０、２３０ 第１支持パターン部
１３２、２３２ 第１支持体
１４０、２４０ 第２支持パターン部
１４５、２４５ 開口
１５０ 第１回路パターン部
１６０ 第２回路パターン部
１７０ 絶縁層
１８０ ビアホール
１９０ 追加回路パターン部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】