特開2016-213406(P2016-213406A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社ジェイテクトの特許一覧
<>
  • 特開2016213406-半導体モジュール 図000003
  • 特開2016213406-半導体モジュール 図000004
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2016-213406(P2016-213406A)
(43)【公開日】2016年12月15日
(54)【発明の名称】半導体モジュール
(51)【国際特許分類】
   H01L 25/07 20060101AFI20161118BHJP
   H01L 25/18 20060101ALI20161118BHJP
   H01L 23/12 20060101ALI20161118BHJP
   H01L 21/60 20060101ALI20161118BHJP
【FI】
   H01L25/04 C
   H01L23/12 Q
   H01L21/60 301A
【審査請求】未請求
【請求項の数】4
【出願形態】OL
【全頁数】15
(21)【出願番号】特願2015-98156(P2015-98156)
(22)【出願日】2015年5月13日
(71)【出願人】
【識別番号】000001247
【氏名又は名称】株式会社ジェイテクト
(74)【代理人】
【識別番号】110000394
【氏名又は名称】特許業務法人岡田国際特許事務所
(72)【発明者】
【氏名】北本 弘
(72)【発明者】
【氏名】河内 達磨
(72)【発明者】
【氏名】流郷 謙一
(72)【発明者】
【氏名】坂崎 司
【テーマコード(参考)】
5F044
【Fターム(参考)】
5F044AA01
(57)【要約】
【課題】半導体モジュールから突出させた入出力端子の間隔を確保できるとともに入出力端子の並び順を変更しても、ボンディングワイヤが長くなることを回避して故障率を低減することが可能で、より小型化することができる半導体モジュールを提供する。
【解決手段】半導体素子の上面の電極にはリードが接合され、少なくとも一部の引出電極に対応付けられた引出リード62Gには、半導体素子の下面の電極とモジュール基板との接合面に相当する第1基板接合面を含む仮想平面まで延ばされた第2基板接合面が設けられ、第2基板接合面は、モジュール基板上の引出電極パッドに接合され、第2基板接合面が接合された引出電極パッドに対応する引出外部接続端子T61と、当該引出外部接続端子に対応する引出電極パッドP61と、はモジュール基板50に形成された引出配線パターンH61にて接続されている。
【選択図】図2
【特許請求の範囲】
【請求項1】
上面と下面とを有する半導体素子の前記下面がモジュール基板に実装された半導体モジュールであって、
それぞれの前記半導体素子の前記上面と前記下面には電極が設けられており、
前記上面の前記電極には、導電体で形成されて前記電極に対応付けられたリードが接合され、
前記半導体素子の前記上面の前記電極における少なくとも一部の電極である引出電極に対応付けられた前記リードである引出リードには、前記半導体素子の前記下面の前記電極と前記モジュール基板との接合面に相当する第1基板接合面を含む仮想平面まで延ばされた第2基板接合面が設けられており、
前記第2基板接合面は、前記モジュール基板上に設けられたそれぞれの引出電極パッドに接合されており、
前記モジュール基板には、前記第2基板接合面が接合された前記引出電極パッドに対応する外部接続端子である引出外部接続端子が設けられており、
前記引出外部接続端子と、当該引出外部接続端子に対応する前記引出電極パッドと、は前記モジュール基板に形成された配線パターンである引出配線パターンにて接続されている、
半導体モジュール。
【請求項2】
請求項1に記載の半導体モジュールであって、
少なくとも一部の前記引出リードは、対応付けられた引出電極に近接する位置まで延ばされてボンディングワイヤにて前記引出電極に接合されている、
半導体モジュール。
【請求項3】
請求項1または2に記載の半導体モジュールであって、
前記モジュール基板の形状は矩形状であり、
前記引出リードにおける前記第2基板接合面は、前記引出リードが前記モジュール基板の一辺である引出辺の側に延長された部分に設けられており、
前記引出外部接続端子は、前記モジュール基板における前記引出辺に設けられており、
前記モジュール基板における前記引出外部接続端子と前記引出電極パッドとの間に前記引出配線パターンが形成されている、
半導体モジュール。
【請求項4】
請求項1〜3のいずれか一項に記載の半導体モジュールであって、
隣り合う前記引出リードの前記第2基板接合面の間隔の中で最も狭い間隔よりも、隣り合う前記引出外部接続端子の間隔のほうが大きくなるように、前記引出外部接続端子と前記引出配線パターンとが設けられた端子間隔拡大状態、
あるいは、少なくとも一部の前記引出リードの並び順と、当該引出リードに対応する前記引出外部接続端子の並び順と、が異なるように、前記引出外部接続端子と前記引出配線パターンとが設けられた端子並び順変更状態、
の少なくとも一方の状態となるように、前記引出外部接続端子と前記引出配線パターンとが設けられている、
半導体モジュール。

【発明の詳細な説明】
【技術分野】
【0001】
本発明は、モジュール基板に半導体素子が実装された半導体モジュールに関する。
【背景技術】
【0002】
近年では、例えば車両の場合、燃費の向上とコストの低減等のために、部品の小型化・軽量化が要求されている。そして電動モータ等の駆動用に用いられる半導体素子は、発熱量が比較的大きいので、放熱性の良い小型のモジュール基板に実装されることが一般的である。このような半導体素子は、モジュール基板に実装されて半導体モジュールとして構成されている。
【0003】
例えば特許文献1には、3相モータのU相コイルとV相コイルとW相コイル、のそれぞれに電力を供給する3つのインバータ回路を構成する複数の半導体素子と、前記インバータ回路に電力を供給する電源リレーを構成する複数の半導体素子と、を1つのモジュール基板に実装した半導体モジュールが開示されている。モジュール基板の一方の側には、大電流が流れる入出力端子である幅広の複数のパワー端子が設けられ、モジュール基板の他方の側には、各半導体素子の制御用の小電流が流れる入出力端子である幅が細い複数の制御端子が設けられている。そして一部の制御端子と半導体素子の上面の一部の電極とがボンディングワイヤで接続され、モジュール基板の全体がモールドされている。
【0004】
また例えば特許文献2には、半導体モジュールから突出した複数の入出力端子(リード)と半導体素子を適切に配置してモールド層で一体化した半導体モジュールが開示されている。当該半導体モジュールでは、一部の入出力端子(リード)と、半導体素子の一部の電極(または面実装基板の一部の電極)と、がボンディングワイヤで接続されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2011−250491号公報
【特許文献2】特開2012−151163号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
半導体モジュールから突出するように設けられた入出力端子と、半導体素子の電極と、をボンディングワイヤで接続する場合、ボンディングワイヤの長さをできるだけ短くする必要がある。ボンディングワイヤが必要以上に長いと、ボンディングワイヤが応力で破損し易くなることと、ボンディングワイヤの曲率を確保した際にボンディングワイヤの上方向の占有部が増加してモールド材で一体化する際のモールド形状の体積が上方向に増加してしまうからである。モールド形状の体積が大きくなることは小型化に反するだけでなく、モールド内の部品が受ける熱応力が大きくなり故障率が高くなるので、好ましくない。ボンディングワイヤをできるだけ短くすると、接続するべき電極を有する半導体素子の配置によって入出力端子の配置が制約を受ける。また、入出力端子を並べて配置する際はショート等を回避するために所定間隔以上あけて配置するべきであるので、当該入出力端子の配置によって半導体素子の配置も制約を受ける。また、入出力端子の間隔を所望する間隔に設定すると、モールド材で一体化する際のモールド形状の体積が増加する場合もあるので、好ましくない。さらには、入出力端子の並び順も重要であり、隣り合う入出力端子が仮にショートした場合であってもシステムとして影響が少ないように、入出力端子の並び順を決めることが好ましい。
【0007】
これに対して特許文献1に記載の半導体モジュールでは、ボンディングワイヤを用いて、半導体素子の電極と半導体モジュールから突出させた端子とを接続する際、半導体素子の電極と半導体モジュールの端子とをボンディングワイヤで直接接続している。このため、ボンディングワイヤの長さが長短バラバラであり、長いものでは半導体素子の一辺の長さの2倍程度もある長さのボンディングワイヤも見受けられる。これでは、上述したように、ボンディングワイヤが破損する可能性が高くなり、好ましくないとともに、モールド形状の体積も増加してしまうので、好ましくない。また、制御端子の並び順を変更すると、ボンディングワイヤの長さがさらに長くなってしまう可能性があり、好ましくない。
【0008】
また特許文献2に記載の半導体モジュールも、ボンディングワイヤを用いて、半導体素子の電極と半導体モジュールから突出させた端子とを接続する際、一部の半導体素子の電極と半導体モジュールの端子とをボンディングワイヤで直接接続している。このため、特許文献1に記載の半導体モジュールと同様、ボンディングワイヤの長さが長短バラバラであり、長いものでは半導体素子の一辺の長さの2倍程度もある長さのボンディングワイヤも見受けられる。これでは、特許文献1に記載の半導体モジュールと同様、ボンディングワイヤが破損する可能性が高くなり、好ましくないとともに、モールド形状の体積も増加してしまうので、好ましくない。また、制御端子の並び順を変更すると、ボンディングワイヤの長さがさらに長くなってしまう可能性があり、好ましくない。
【0009】
本発明は、このような点に鑑みて創案されたものであり、半導体モジュールから突出させた入出力端子の間隔を確保できるとともに入出力端子の並び順を変更しても、ボンディングワイヤが長くなることを回避して故障率を低減することが可能で、より小型化することができる半導体モジュールを提供することを課題とする。
【課題を解決するための手段】
【0010】
上記課題を解決するため、本発明に係る半導体モジュールは、次の手段をとる。まず、本発明の第1の発明は、上面と下面とを有する半導体素子の前記下面がモジュール基板に実装された半導体モジュールであって、それぞれの前記半導体素子の前記上面と前記下面には電極が設けられている。そして、前記上面の前記電極には、導電体で形成されて前記電極に対応付けられたリードが接合され、前記半導体素子の前記上面の前記電極における少なくとも一部の電極である引出電極に対応付けられた前記リードである引出リードには、前記半導体素子の前記下面の前記電極と前記モジュール基板との接合面に相当する第1基板接合面を含む仮想平面まで延ばされた第2基板接合面が設けられている。そして、前記第2基板接合面は、前記モジュール基板上に設けられたそれぞれの引出電極パッドに接合されており、前記モジュール基板には、前記第2基板接合面が接合された前記引出電極パッドに対応する外部接続端子である引出外部接続端子が設けられており、前記引出外部接続端子と、当該引出外部接続端子に対応する前記引出電極パッドと、は前記モジュール基板に形成された配線パターンである引出配線パターンにて接続されている。
【0011】
次に、本発明の第2の発明は、上記第1の発明に係る半導体モジュールであって、少なくとも一部の前記引出リードは、対応付けられた引出電極に近接する位置まで延ばされてボンディングワイヤにて前記引出電極に接合されている。
【0012】
次に、本発明の第3の発明は、上記第1の発明または第2の発明に係る半導体モジュールであって、前記モジュール基板の形状は矩形状であり、前記引出リードにおける前記第2基板接合面は、前記引出リードが前記モジュール基板の一辺である引出辺の側に延長された部分に設けられており、前記引出外部接続端子は、前記モジュール基板における前記引出辺に設けられており、前記モジュール基板における前記引出外部接続端子と前記引出電極パッドとの間に前記引出配線パターンが形成されている。
【0013】
次に、本発明の第4の発明は、上記第1の発明〜第3の発明のいずれか1つに係る半導体モジュールであって、隣り合う前記引出リードの前記第2基板接合面の間隔の中で最も狭い間隔よりも、隣り合う前記引出外部接続端子の間隔のほうが大きくなるように、前記引出外部接続端子と前記引出配線パターンとが設けられた端子間隔拡大状態、あるいは、少なくとも一部の前記引出リードの並び順と、当該引出リードに対応する前記引出外部接続端子の並び順と、が異なるように、前記引出外部接続端子と前記引出配線パターンとが設けられた端子並び順変更状態、の少なくとも一方の状態となるように、前記引出外部接続端子と前記引出配線パターンとが設けられている。
【発明の効果】
【0014】
第1の発明では、例えば半導体素子の引出電極と引出リードとをボンディングワイヤで接続する。そして引出リードの第2基板接合面を、モジュール基板上の引出電極パッドに接続する。またモジュール基板には引出外部接続端子が設けられており、モジュール基板に形成された引出配線パターンにて、引出電極パッドと引出外部接続端子とが接続されている。従って、隣り合う半導体素子の間隔が狭くても、また隣り合う引出リードの間隔が狭くても、また隣り合う引出電極パッドの間隔が狭くても、隣り合う引出外部接続端子の間隔を所望する間隔へと自由に設定することができる。また、引出外部接続端子の並び順を自由に変更しても、引出電極パッドと引出外部接続端子とを接続する引出配線パターンを変更するだけでよく、引出電極と引出リードとを接続するボンディングワイヤへ影響が及ばない。従って、半導体モジュールから突出させた入出力端子の間隔を確保できるとともに入出力端子の並び順を変更しても、ボンディングワイヤが長くなることを回避して故障率を低減することができる。また、ボンディングワイヤの長さが必要以上に長くならないので、例えばモールドした際、モールド形状の体積が大きくなることを抑制し、半導体モジュールをより小型化することができる。
【0015】
第2の発明によれば、半導体素子の引出電極に近接する位置まで引出リードが延ばされているので、ボンディングワイヤの長さを最小限の長さとすることができる。従って、ボンディングワイヤの上方向への突出量が低減され、モールド形状の体積をより小さくすることが可能であり、半導体モジュールをより小型にすることができる。
【0016】
第3の発明によれば、モジュール基板の一辺である引出辺に引出外部接続端子が設けられており、引出リードの第2基板接合面は、引出リードが引出辺の側に延長された部分に設けられている。従って、引出外部接続端子の側に引出電極パッドが設けられ、引出配線パターンの長さをより短くすることが可能であるのでモジュール基板上における引出配線パターンの占有面積をより小さくすることができる。すなわち、モジュール基板をより小型化することができる。
【0017】
第4の発明によれば、引出外部接続端子と引出配線パターンとをモジュール基板上に自由に配置することができるので、端子間隔拡大状態や端子並び順変更状態が可能となる。また、端子間隔拡大状態や端子並び順変更状態にするとともに、引出外部接続端子と引出配線パターンの位置を変更しても、半導体素子の引出電極と引出リードとの相対位置を変更する必要がないので、ボンディングワイヤへの影響が発生しない。従って、半導体モジュールから突出させた入出力端子の間隔を確保できるとともに入出力端子の並び順を変更しても、ボンディングワイヤが長くなることを回避して故障率を低減することができる。
【図面の簡単な説明】
【0018】
図1】半導体モジュールにて実現する電子回路の例である。
図2】モールド材で覆われた中間モジュールをモジュール基板に実装した半導体モジュールの全体斜視図である。
【発明を実施するための形態】
【0019】
以下、本発明の実施の形態を、図面を用いて順に説明する。
【0020】
●[実現する電子回路の例(図1)]
近年、比較的大きな電流を必要とする電動モータの駆動回路として、MOSFETを用いた電子回路が利用され、例えばU相コイル、V相コイル、W相コイルを有する3相モータの各相の駆動回路として、図1に示す電子回路がある。当該電子回路は、U相コイルへの電力を出力するU相回路10、V相コイルへの電力を出力するV相回路20、W相コイルへの電力を出力するW相回路30、U相回路10とV相回路20とW相回路30への電力を供給する電源リレー回路40、を有している。また各回路に使用されている半導体素子であるTr11〜13、Tr21〜23、Tr31〜33、Tr41、Tr42はnチャネルMOSFETであり、それぞれゲート(G)、ソース(S)、ドレイン(D)の各電極を有している。
【0021】
U相回路10は、半導体素子Tr11と半導体素子Tr12にて構成されたアーム回路(インバータ回路)と、半導体素子Tr13にて構成されてアーム回路からの出力を許可または遮断するモータリレー(リレー回路)と、にて構成されている。半導体素子Tr11のドレインD11は、電源Vu+を介してリレー出力電源Vroutに接続され、半導体素子Tr11のソースS11は、半導体素子Tr12のドレインD12及び半導体素子Tr13のソースS13に接続されている。半導体素子Tr11のゲートG11には、図示省略した制御手段(3相モータを制御するコンピュータ等の制御装置)からの制御信号である入力Vuin1が入力される。
【0022】
半導体素子Tr12のドレインD12は、半導体素子Tr11のソースS11及び半導体素子Tr13のソースS13に接続され、半導体素子Tr12のソースS12は、アースVu−を介して接地用のGNDに接続されている。半導体素子Tr12のゲートG12には、図示省略した制御手段からの制御信号である入力Vuin2が入力される。
【0023】
半導体素子Tr13のソースS13は、半導体素子Tr11のソースS11及び半導体素子Tr12のドレインD12に接続され、半導体素子Tr13のドレインD13は、U相出力VuoutとしてU相コイルへ接続される。半導体素子Tr13のゲートG13には、図示省略した制御手段からの制御信号である入力Vuin3が入力される。また半導体素子Tr13のソースS13からは、出力Vum(モニタ用出力)が前記制御手段へ出力される。
【0024】
V相回路20は、半導体素子Tr21と半導体素子Tr22にて構成されたアーム回路(インバータ回路)と、半導体素子Tr23にて構成されてアーム回路からの出力を許可または遮断するモータリレー(リレー回路)と、にて構成されている。なお、半導体素子Tr21、Tr22、Tr23等の接続は、上記の半導体素子Tr11、Tr12、Tr13の接続と同様であるので、説明を省略する。
【0025】
W相回路30は、半導体素子Tr31と半導体素子Tr32にて構成されたアーム回路(インバータ回路)と、半導体素子Tr33にて構成されてアーム回路からの出力を許可または遮断するモータリレー(リレー回路)と、にて構成されている。なお、半導体素子Tr31、Tr32、Tr33等の接続は、上記の半導体素子Tr11、Tr12、Tr13の接続と同様であるので、説明を省略する。
【0026】
電源リレー回路40は、少なくとも1つの半導体素子で構成され、本実施の形態では、2つの半導体素子Tr41、Tr42にて構成した例を説明する。半導体素子Tr41のドレインD41は、電源Vdd(車両の場合はバッテリ)に接続され、半導体素子Tr41のソースS41は、半導体素子Tr42のソースS42に接続されている。半導体素子Tr41のゲートG41には、図示省略した制御手段からの制御信号である入力Vrin1が入力される。
【0027】
半導体素子Tr42のドレインD42からは、U相回路10とV相回路20とW相回路30の電源であるリレー出力電源Vroutが出力される。半導体素子Tr42のソースS42は、半導体素子Tr41のソースS41に接続されている。半導体素子Tr42のゲートG42には、図示省略した制御手段からの制御信号である入力Vrin2が入力される。また半導体素子Tr41、Tr42のソースS41、S42からは、出力Vrm(モニタ用出力)が前記制御手段へ出力される。なお、リレー出力電源VroutとGND(アース)との間には、コンデンサC1が接続されるが、当該コンデンサC1は半導体モジュールに実装されることなく、半導体モジュールの外部で接続されるので、点線にて示されている。なお、入力Vuin1〜入力Vuin3、入力Vvin1〜入力Vvin3、入力Vwin1〜入力Vwin3は、アーム回路であるU相回路10、V相回路20、W相回路30の動作を制御するモータ制御入力部である。また、U相出力Vuout、V相出力Vvout、W相出力Vwoutは、アーム回路の出力に相当するアーム回路出力部である。また、半導体素子Tr13、Tr23、Tr33が省略されている場合は、半導体素子Tr11のソース、半導体素子Tr21のソース、半導体素子Tr31のソースがアーム回路出力部に相当する。
【0028】
●[半導体素子の外観と、半導体モジュール1及びモジュール基板50の構造(図2)]
本実施の形態にて説明する半導体素子Tr11〜Tr13、Tr21〜Tr23、Tr31〜Tr33、Tr41、Tr42は、すべてnチャネルMOSFETであり、形状もすべて同じである。よって、半導体素子Tr11を例として、半導体素子の外観について説明する。例えば半導体素子Tr11は、一辺が数[mm]程度の略矩形の板状の形状を有しており、表面(上面に相当)にはソースS11(ソース電極)とゲートG11(ゲート電極)が形成されている。半導体素子Tr11の裏面(下面に相当)の全体にはドレインD11(ドレイン電極)が形成されている。なお、比較的大電流が流れるソースS11とドレインD11は面積が大きく、ほとんど電流が流れないゲートG11は面積が非常に小さい。
【0029】
図1におけるU相回路10を構成する半導体素子Tr11、Tr12、Tr13は、樹脂等のモールド材で覆われた中間モジュールを構成し、V相回路20を構成する半導体素子Tr21、Tr22、Tr23は、モールド材で覆われた中間モジュールを構成し、W相回路30を構成する半導体素子Tr31、Tr32、Tr33は、モールド材で覆われた中間モジュールを構成している。図1における電源リレー回路40を構成する半導体素子Tr41、Tr42は、モールド材で覆われた中間モジュールを構成している。これらの中間モジュールは、さらに全体として樹脂モールドされる(図2参照)。なお、半導体素子Tr11〜Tr13、Tr21〜Tr23、Tr31〜Tr33にて構成された各中間モジュールは、1つのアーム回路と1つのモータリレー(リレー回路)とを含む第1中間モジュールに相当し、半導体素子Tr41、Tr42にて構成された中間モジュールは、電源リレー回路を含む第2中間モジュールに相当している。
【0030】
モジュール基板50は、略矩形のベース基板50Aに、各配線パターン、各電極パッド、各端子が設けられている。配線パターンとしては、電源関連配線パターンと、GND配線パターンと、引出配線パターンH91〜H93、H61〜H64、H64A、H71〜H74、H74A、H81〜H84、H84Aがある。なお、一部の電源関連配線パターンと一部のGND配線パターンや、引出配線パターンH62、H64、H72、H74、H82、H84はベース基板50Aの裏面(または内層)に形成されている。電極パッドとしては、図示省略した電極パッドや、引出電極パッドP91〜P93、P61〜P63、P71〜P73、P81〜P83がある。ベース基板50Aの一辺である引出辺50Hには、引出外部接続端子T91〜T93、T61〜T64、T71〜T74、T81〜T84が設けられている。またベース基板50Aにおける引出辺に対向する辺であるパワー辺50Pには、パワー端子T41〜T43、T11、T21、T31が設けられている。またモジュール基板50の表面には、半導体素子Tr11、Tr12、Tr13を実装する実装領域が用意され、半導体素子Tr21、Tr22、Tr23を実装する実装領域が用意され、半導体素子Tr31、Tr32、Tr33を実装する実装領域が用意され、半導体素子Tr41、Tr42を実装する実装領域が用意されている。
【0031】
電源関連配線パターンには、電源リレー回路40に入力される電源Vdd用の配線パターンであってパワー端子T41が接続された電源関連配線パターンと、半導体素子Tr42のドレインD42に接続されてU相回路10、V相回路20、W相回路30に電力を供給する配線パターン(リレー出力電源Vroutの配線パターン)であってパワー端子T43が接続された電源関連配線パターンと、がある。
【0032】
GND配線パターンは、図1におけるGND(アース)に接続される配線パターンであって、パワー端子T42が接続されている。
【0033】
半導体素子Tr13のドレインD13と接続される電極パッド(図示省略)は、銅等の導電体で形成された略直方体形状のヒートスプレッダを介してドレインD13と接続され、パワー端子T11が接続されている。半導体素子Tr12のソースS12と接続される電極パッド(図示省略)は、GND配線パターンと接続されている。なお、ヒートスプレッダを有する場合、半導体素子の下面の電極(ドレイン電極)とモジュール基板50との接合面に相当するヒートスプレッダの下面は、第1基板接合面に相当する。ヒートスプレッダを有していない場合は、半導体素子の下面の電極(ドレイン電極)が、第1基板接合面に相当する。
【0034】
同様に、半導体素子Tr23のドレインD23と接続される電極パッド(図示省略)は、銅等の導電体で形成された略直方体形状のヒートスプレッダを介してドレインD23と接続され、パワー端子T21が接続されている。半導体素子Tr22のソースS22と接続される電極パッド(図示省略)は、GND配線パターンと接続されている。
【0035】
同様に、半導体素子Tr33のドレインD33と接続される電極パッド(図示省略)は、銅等の導電体で形成された略直方体形状のヒートスプレッダを介してドレインD33と接続され、パワー端子T31が接続されている。半導体素子Tr32のソースS32と接続される電極パッド(図示省略)は、GND配線パターンと接続されている。
【0036】
引出電極パッドP91は、引出リード94Gを介して半導体素子Tr41のゲートG41と接続されている。引出電極パッドP92は、引出リード95Gを介して半導体素子Tr42のゲートG42と接続されている。引出電極パッドP93は、引出リード94Sを介して半導体素子Tr41のソースS41、半導体素子Tr42のソースS42と接続されている。なお、引出リード94Gにおける引出電極パッドP91と接合される面、引出リード95Gにおける引出電極パッドP92と接合される面、引出リード94Sにおける引出電極パッドP93と接合される面は、第1基板接合面を含む仮想平面まで延ばされた第2基板接合面に相当する。
【0037】
引出電極パッドP61は、引出リード61Gを介して半導体素子Tr11のゲートG11と接続されている。引出電極パッドP62は、引出リード62Gを介して半導体素子Tr12のゲートG12と接続されている。引出電極パッドP63は、引出リード63Gを介して半導体素子Tr13のゲートG13と接続されている。なお、引出リード61Gにおける引出電極パッドP61と接合される面、引出リード62Gにおける引出電極パッドP62と接合される面、引出リード63Gにおける引出電極パッドP63と接合される面は、第1基板接合面を含む仮想平面まで延ばされた第2基板接合面に相当する。
【0038】
同様に、引出電極パッドP71は、引出リード71Gを介して半導体素子Tr21のゲートG21と接続されている。引出電極パッドP72は、引出リード72Gを介して半導体素子Tr22のゲートG22と接続されている。引出電極パッドP73は、引出リード73Gを介して半導体素子Tr23のゲートG23と接続されている。なお、引出リード71Gにおける引出電極パッドP71と接合される面、引出リード72Gにおける引出電極パッドP72と接合される面、引出リード73Gにおける引出電極パッドP73と接合される面は、第1基板接合面を含む仮想平面まで延ばされた第2基板接合面に相当する。
【0039】
同様に、引出電極パッドP81は、引出リード81Gを介して半導体素子Tr31のゲートG31と接続されている。引出電極パッドP82は、引出リード82Gを介して半導体素子Tr32のゲートG32と接続されている。引出電極パッドP83は、引出リード83Gを介して半導体素子Tr33のゲートG33と接続されている。なお、引出リード81Gにおける引出電極パッドP81と接合される面、引出リード82Gにおける引出電極パッドP82と接合される面、引出リード83Gにおける引出電極パッドP83と接合される面は、第1基板接合面を含む仮想平面まで延ばされた第2基板接合面に相当する。そして各第2基板接合面は、各引出リードがモジュール基板50の一辺である引出辺50Hの側に延長された部分に設けられている。
【0040】
パワー端子T41は、図1に示す電源Vddに接続される外部接続端子であり、電源関連配線パターンに接続されている。パワー端子T42は、図1に示すGND(アース)に接続される外部接続端子であり、GND配線パターンに接続されている。パワー端子T43は、図1に示すリレー出力電源Vroutに接続される外部接続端子であり、電源関連配線パターンに接続されている。
【0041】
パワー端子T11は、図1に示すU相出力Vuoutとなる外部接続端子であり、図示省略した電極パッドに接続されている。パワー端子T21は、図1に示すV相出力Vvoutとなる外部接続端子であり、図示省略した電極パッドに接続されている。パワー端子T31は、図1に示すW相出力Vwoutとなる外部接続端子であり、図示省略した電極パッドに接続されている。またパワー端子T41〜T43、T11、T21、T31は、モジュール基板50の一辺であるパワー辺50Pに設けられており、端子数が少ないので、隣り合う端子との間隔が、ショートやノイズの重畳等を回避できる間隔以上が充分に確保されて配置されている。
【0042】
引出外部接続端子T91〜T93は、図1に示す電源リレー回路40用の端子である。引出外部接続端子T91は、図1に示す入力Vrin1となる端子であり、引出配線パターンH91にて引出電極パッドP91に接続されている。引出外部接続端子T92は、図1に示す入力Vrin2となる端子であり、引出配線パターンH92にて引出電極パッドP92に接続されている。引出外部接続端子T93は、図1に示す出力Vrmとなる端子であり、引出配線パターンH93にて引出電極パッドP93に接続されている。
【0043】
引出外部接続端子T61〜T64は、図1に示すU相回路10用の端子である。引出外部接続端子T61は、図1に示す入力Vuin1となる端子であり、引出配線パターンH61にて引出電極パッドP61に接続されている。引出外部接続端子T62は、図1に示す入力Vuin2となる端子であり、モジュール基板50の裏面に形成された引出配線パターンH62にて引出電極パッドP62に接続されている。引出外部接続端子T63は、図1に示す入力Vuin3となる端子であり、引出配線パターンH63にて引出電極パッドP63に接続されている。引出外部接続端子T64は、図1に示す出力Vumとなる端子であり、モジュール基板50の裏面に形成された引出配線パターンH64、及び引出配線パターンH64Aを介して半導体素子Tr12のドレインD12に接続されている。
【0044】
同様に、引出外部接続端子T71〜T74は、図1に示すV相回路20用の端子である。引出外部接続端子T71は、図1に示す入力Vvin1となる端子であり、引出配線パターンH71にて引出電極パッドP71に接続されている。引出外部接続端子T72は、図1に示す入力Vvin2となる端子であり、モジュール基板50の裏面に形成された引出配線パターンH72にて引出電極パッドP72に接続されている。引出外部接続端子T73は、図1に示す入力Vvin3となる端子であり、引出配線パターンH73にて引出電極パッドP73に接続されている。引出外部接続端子T74は、図1に示す出力Vvmとなる端子であり、モジュール基板50の裏面に形成された引出配線パターンH74、及び引出配線パターンH74Aを介して半導体素子Tr22のドレインD22に接続されている。
【0045】
同様に、引出外部接続端子T81〜T84は、図1に示すW相回路30用の端子である。引出外部接続端子T81は、図1に示す入力Vwin1となる端子であり、引出配線パターンH81にて引出電極パッドP81に接続されている。引出外部接続端子T82は、図1に示す入力Vwin2となる端子であり、モジュール基板50の裏面に形成された引出配線パターンH82にて引出電極パッドP82に接続されている。引出外部接続端子T83は、図1に示す入力Vwin3となる端子であり、引出配線パターンH83にて引出電極パッドP83に接続されている。引出外部接続端子T84は、図1に示す出力Vwmとなる端子であり、モジュール基板50の裏面に形成された引出配線パターンH84、及び引出配線パターンH84Aを介して半導体素子Tr32のドレインD32に接続されている。
【0046】
引出外部接続端子T91〜T93、T61〜T64、T71〜T74、T81〜T84、引出配線パターンH91〜H93、H61〜H64、H71〜H74、H81〜H84は、隣り合う引出リードの第2基板接合面の間隔の中で最も狭い間隔(本実施例では、引出リード61G、63Gの第2基板接合面の間隔)よりも、隣り合う引出外部接続端子の間隔のほうが大きくなる端子間隔拡大状態となるように設けられている。また、引出外部接続端子T91〜T93、T61〜T64、T71〜T74、T81〜T84、引出配線パターンH91〜H93、H61〜H64、H71〜H74、H81〜H84は、少なくとも一部の引出リードの並び順と、当該引出リードに対応する引出外部接続端子の並び順と、が異なる端子並び順変更状態となるように設けられている。本実施の形態の例では、引出リード61G〜63Gの並び順と引出外部接続端子T61〜T63の並び順が異なっており、引出リード71G〜73Gの並び順と引出外部接続端子T71〜T73の並び順が異なっており、引出リード81G〜83Gの並び順と引出外部接続端子T81〜T83の並び順が異なっている。
【0047】
なお、図1に示す電子回路におけるアースVu−とGNDの間、アースVv−とGNDの間、アースVw−とGNDの間、のそれぞれの個所に、あるいは、リレー出力電源Vroutと電源Vu+の間、リレー出力電源Vroutと電源Vv+の間、リレー出力電源Vroutと電源Vw+の間、のそれぞれの個所に、例えば電流検出用のシャント抵抗を設け、モジュール基板50に当該シャント抵抗用の配線パターンを設けてもよい。この場合、シャント抵抗用の配線パターンは、中間モジュール内のいずれかの半導体素子から電源関連配線パターンまたはGND配線パターンへと接続される所定の電子部品(この場合、シャント抵抗)に使用される配線パターンとなる。
【0048】
●[半導体モジュールの製造方法]
本半導体モジュール1は、半導体素子Tr11〜Tr13のそれぞれの下面に、それぞれヒートスプレッダを接合し、半導体素子Tr11〜Tr13の上面の各電極に対応するリードを接合し、ヒートスプレッダ及びリードが接合された半導体素子をモールド材で覆った構造である。以下、半導体素子Tr11〜Tr13を例として説明する。
【0049】
ヒートスプレッダは、例えば銅等の導電体でありかつ放熱性の良い材質で板状に形成された部材である。ヒートスプレッダの上面は、対応する半導体素子の下面であるドレイン電極を覆う面積を有しており、半導体素子の下面の電極であるドレイン電極の全体がハンダ等にて接合され、半導体素子の放熱を助長する。ヒートスプレッダの下面は、モジュール基板に接合される第1基板接合面となる。ヒートスプレッダの上面には各半導体素子の下面のドレインが接合される。
【0050】
リードフレームは、半導体素子Tr11〜Tr13の各電極であるソースとゲートに接合される各リードを有している。なお、少なくとも一部のリードは、引出外部接続端子に接続される引出リードである。各リードは、例えば銅等の導電体で形成されている。リードフレームは、半導体素子Tr11のゲートG11に接合される引出リード61G、半導体素子Tr11のソースS11と半導体素子Tr13のソースS13に接合されるリード(図示省略)、半導体素子Tr12のゲートG12に接合される引出リード62G、半導体素子Tr12のソースS12に接合されるリード(図示省略)、半導体素子Tr13のゲートG13に接合される引出リード63G、を有している。また各リードは、フレーム及びランナーにて、互いの相対的な位置が位置決めされている。
【0051】
引出リード61Gの一方の端部は、半導体素子Tr11のゲートG11(引出電極に相当)に近接する位置まで延ばされて、ボンディングワイヤにてゲートG11に接合されている。引出リード61Gの他方の端部は、引出電極パッドP61にハンダ等にて接合される。引出リード62Gの一方の端部は、半導体素子Tr12のゲートG12(引出電極に相当)に近接する位置まで延ばされて、ボンディングワイヤにてゲートG12に接合されている。引出リード62Gの他方の端部は、引出電極パッドP62にハンダ等にて接合される。引出リード63Gの一方の端部は、半導体素子Tr13のゲートG13(引出電極に相当)に近接する位置まで延ばされて、ボンディングワイヤにてゲートG13に接合されている。引出リード63Gの他方の端部は、引出電極パッドP63にハンダ等にて接合される。
【0052】
半導体素子Tr13のソースS13にハンダ等にて接合されるリード(図示省略)は、半導体素子Tr11のソースS11にハンダ等にて接合されるとともに、一部が第2基板接合面とされている。当該第2基板接合面は、ヒートスプレッダを介して半導体素子Tr12のドレインD12とハンダ等にて接合された電極パッド(図示省略)にハンダ等にて接合される。半導体素子Tr12のソースS12にハンダ等にて接続されるリード(図示省略)は、一部が第2基板接合面とされており、図示省略した電極パッドにハンダ等にて接合される。
【0053】
●[半導体モジュールの外観(図2)]
モジュール基板50のパワー辺50Pには、外部接続端子であるパワー端子T41(Vr+)、T42(GND)、T43(Vrout)、T11(U相出力Vuout)、T21(V相出力Vvout)、T31(W相出力Vwout)が設けられている。そして各パワー端子は、ノイズの干渉やショート等の影響が及ばない適切な間隔以上をあけて配置されている。
【0054】
モジュール基板50においてパワー辺50Pに対向する辺である引出辺50Hには、外部接続端子である引出外部接続端子T91(入力Vrin1)、T92(入力Vrin2)、T93(出力Vrm)、T61(入力Vuin1)、T62(入力Vuin2)、T63(入力Vuin3)、T64(出力Vum)、T71(入力Vvin1)、T72(入力Vvin2)、T73(入力Vvin3)、T74(出力Vvm)、T81(入力Vwin1)、T82(入力Vwin2)、T83(入力Vwin3)、T84(出力Vwm)が設けられている。そして各引出外部接続端子は、ノイズの干渉やショート等の影響が及ばない適切な間隔以上をあけて配置されている。
【0055】
以上、本実施の形態にて説明した半導体モジュール1は、半導体素子の引出電極(この場合、ゲート電極と、一部のソース電極)と引出外部接続端子との接続において、引出リードと引出電極パッドと引出配線パターンを介して引出電極と引出外部接続端子とを接続する構成を有している。この構成を有することで、半導体素子の間隔や、引出電極の間隔や、引出リードの間隔や、引出電極パッドの間隔等に影響されることなく、隣り合う引出外部接続端子の間隔を自由に設定して、各引出配線パターンで各引出電極パッドと各引出外部接続端子とを接続することができる。また、引出外部接続端子の間隔だけでなく、引出外部接続端子の並び順を自由に変更することも可能である。
【0056】
また、半導体モジュール1は、隣り合う引出外部接続端子の間隔を変更しても、あるいは引出外部接続端子の並び順を変更しても、引出電極と引出リードとの相対位置を変更する必要が無いので、ボンディングワイヤが長くなることも無い。従って、引出外部接続端子の間隔の変更や並び順の変更を行うことで、隣り合う引出外部接続端子の互いのノイズの干渉やショート等を適切に回避することができる。またボンディングワイヤの長さが長くなることが無いので、モールド材を用いて中間モジュールを一体化した場合、引出外部接続端子の間隔を広くしても、モールド形状が大きくなることも無い。従って、半導体モジュールが大型化することを防止できる。また、引出リードの配置が自由になり、半導体素子の引出電極に近接する位置まで引出リードを延ばすことができるので、ボンディングワイヤの長さを最小限とすることが可能であり、中間モジュールのモールド形状をより小型化することが可能である。従って、半導体モジュールをより小型化することができる。また、ボンディングワイヤの長さが最小限であるのでモールド形状が小さく、ボンディングワイヤに印加される熱応力等も小さくなり、故障率をより低減することができる。
【0057】
また半導体モジュール1では、モジュール基板50における引出辺50Hに各引出外部接続端子が設けられており、樹脂モールドされた中間モジュールに対して各引出リード及び各引出電極パッドが、当該引出辺50Hの側に設けられている。このため、各引出外部接続端子と各引出電極パッドとの間に引出配線パターンが配置され、引出配線パターンの占有面積をより小さくすることができる。従って、引出配線パターンのノイズの干渉や、モジュール基板の大型化を抑制することができる。
【0058】
また半導体モジュール1では、隣り合う引出リードの間隔の中で最も狭い間隔よりも、隣り合う引出外部接続端子の間隔のほうが大きくなるように引出外部接続端子と引出配線パターンが設けられた端子間隔拡大状態、あるいは少なくとも一部の引出リードの並び順と、当該引出リードに対応する引出外部接続端子の並び順と、が異なるように引出外部接続端子と引出配線パターンが設けられた端子並び順変更状態、の少なくとも一方の状態となるように、引出外部接続端子と引出配線パターンを自由に設けることができる。従って、間隔の変更や並び順の変更を行うことで、隣り合う引出外部接続端子の互いのノイズの干渉やショート等を適切に回避することができる。
【0059】
本発明の半導体モジュール1の構成、構造、外観、形状、製造方法等は、本発明の要旨を変更しない範囲で種々の変更、追加、削除が可能である。例えば、本実施の形態の説明では半導体素子としてnチャネルMOSFETを例として説明したが、pチャネルMOSFETとしてもよい。
【0060】
また、半導体モジュール1で実現する電子回路は、図1の例に示した電子回路に限定されず、種々の電子回路を、本実施の形態にて説明した半導体モジュールに適用することが可能である。
【0061】
例えば、モールド材を省略し、半導体素子と各リードとの接合個所及び隣り合う半導体素子とを接着剤等にて固定(一体化)するようにしてもよい。
【0062】
本実施の形態の説明では、各半導体素子の下面にヒートスプレッダを接合し、ヒートスプレッダの下面を第1基板接合面とした例を説明したが、ヒートスプレッダを省略して、各半導体素子の下面の電極(この場合、ドレイン電極)を、第1基板接合面としてもよい。第1基板接合面は、半導体素子の下面の電極とモジュール基板との接合面に相当する面である。
【0063】
本実施の形態にて説明した半導体モジュール1は、半導体素子Tr41とTr42で構成した電源リレーを1個有する例を説明したが、少なくとも1つの電源リレーを有してもよいし、半導体モジュールから電源リレーを省略して半導体モジュールの外部に電源リレーを有してもよい。またモータリレー(リレー回路)である半導体素子Tr13、23、33は省略してもよい。
【符号の説明】
【0064】
1 半導体モジュール
10 U相回路
20 V相回路
30 W相回路
40 電源リレー回路
50 モジュール基板
61G〜63G、71G〜73G、81G〜83G 引出リード
94G、95G、94S 引出リード
H61〜H64、H71〜H74、H81〜H84 引出配線パターン
H64A、H74A、H84A 引出配線パターン
H91〜H93 引出配線パターン
P61〜P63、P71〜P73、P81〜P83 引出電極パッド
P91〜P93 引出電極パッド
T11、T21、T31、T41〜T43 パワー端子
T61〜T64、T71〜T74、T81〜T84 引出外部接続端子
T91〜T93 引出外部接続端子
Tr11〜Tr13 半導体素子
Tr21〜Tr23 半導体素子
Tr31〜Tr33 半導体素子
Tr41、Tr42 半導体素子

図1
図2