特開2016-224206(P2016-224206A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ソニー株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2016-224206(P2016-224206A)
(43)【公開日】2016年12月28日
(54)【発明の名称】表示装置
(51)【国際特許分類】
   G02F 1/167 20060101AFI20161205BHJP
   G02F 1/17 20060101ALI20161205BHJP
   G09F 9/00 20060101ALI20161205BHJP
   G09F 9/30 20060101ALI20161205BHJP
   G09G 3/20 20060101ALI20161205BHJP
【FI】
   G02F1/167
   G02F1/17
   G09F9/00 366A
   G09F9/30 338
   G09F9/30 370Z
   G09G3/20 691D
   G09G3/20 621M
【審査請求】未請求
【請求項の数】14
【出願形態】OL
【全頁数】31
(21)【出願番号】特願2015-109399(P2015-109399)
(22)【出願日】2015年5月29日
(71)【出願人】
【識別番号】000002185
【氏名又は名称】ソニー株式会社
(74)【代理人】
【識別番号】110001357
【氏名又は名称】特許業務法人つばさ国際特許事務所
(72)【発明者】
【氏名】安倍 浩信
【テーマコード(参考)】
2K101
5C080
5C094
5G435
【Fターム(参考)】
2K101AA04
2K101BA02
2K101BC02
2K101BD02
2K101BD17
2K101BD18
2K101BD21
2K101EA11
2K101EB92
2K101EB96
2K101EC08
2K101EC09
2K101ED13
2K101ED74
2K101ED75
2K101EE02
2K101EJ11
5C080AA13
5C080BB05
5C080DD03
5C080DD08
5C080DD13
5C080EE01
5C080EE17
5C080EE26
5C080EE28
5C080EE29
5C080FF11
5C080GG15
5C080GG17
5C080JJ02
5C080JJ03
5C080JJ06
5C094AA56
5C094BA03
5C094BA14
5C094BA52
5C094BA75
5C094CA19
5C094EA07
5C094FB19
5C094HA08
5G435AA01
5G435BB11
5G435BB13
5G435CC09
5G435DD01
5G435DD16
5G435LL07
5G435LL08
(57)【要約】
【課題】視差の発生を低減しつつ、入力におけるレイテンシーを軽減することが可能な表示装置を提供する。
【解決手段】この表示装置は、画素毎に第1の薄膜トランジスタを含むと共に、第1の薄膜トランジスタ上に平坦化層を有する駆動基板と、駆動基板上に、第1電極、表示体および第2電極をこの順に有する表示素子と、平坦化層に埋設されると共に、加圧により表示素子への電圧印加経路を形成する感圧導電層とを備えたものである。
【選択図】図1
【特許請求の範囲】
【請求項1】
画素毎に第1の薄膜トランジスタを含むと共に、前記第1の薄膜トランジスタ上に平坦化層を有する駆動基板と、
前記駆動基板上に、第1電極、表示体および第2電極をこの順に有する表示素子と、
前記平坦化層に埋設されると共に、加圧により前記表示素子への電圧印加経路を形成する感圧導電層と
を備えた
表示装置。
【請求項2】
前記感圧導電層は、前記第1の薄膜トランジスタと電気的に並列に接続されている
請求項1に記載の表示装置。
【請求項3】
前記表示素子を駆動する駆動部を備え、
前記駆動基板は、画素毎に、前記表示素子と電気的に並列に接続された第1の容量素子を含み、
前記駆動部は、前記感圧導電層を用いた入力後に前記第1の容量素子に蓄積された電荷を抜き出す駆動を行う
請求項1に記載の表示装置。
【請求項4】
前記画素では、
前記第1の薄膜トランジスタのソースおよびドレインのうちの第1の端子がソース線に接続されると共に、前記第1の薄膜トランジスタの第2の端子が、前記表示素子の第1電極に電気的に接続され、
前記感圧導電層は、前記第1の薄膜トランジスタと並列回路を成す
請求項1に記載の表示装置。
【請求項5】
前記画素は、前記第1の薄膜トランジスタとは異なるゲート線に接続された第2の薄膜トランジスタを含み、
前記画素では、
前記第1の薄膜トランジスタのソースおよびドレインのうちの第1の端子がソース線に接続されると共に、前記第1の薄膜トランジスタの第2の端子が、前記表示素子の前記第1電極に電気的に接続され、
前記感圧導電層は、前記第2の薄膜トランジスタのソースおよびドレインのうちの第1の端子と前記ソース線との間に配置され、
前記第2の薄膜トランジスタの第2の端子は、前記表示素子の前記第1電極と電気的に接続されている
請求項4に記載の表示装置。
【請求項6】
前記表示素子を駆動する駆動部を備え、
前記駆動部は、前記複数の画素のうちの選択的な画素に配置された前記第2の薄膜トランジスタをオン状態に制御することにより、前記感圧導電層を用いた入力の範囲を制限する駆動を行う
請求項5に記載の表示装置。
【請求項7】
前記駆動基板は、画素毎に、前記表示素子と電気的に並列に接続された第1の容量素子を含み、
各画素に信号電圧を供給するための表示駆動回路と、
前記第1の容量素子に蓄積された電荷を検出するための電荷検出回路と
を更に備えた
請求項1に記載の表示装置。
【請求項8】
前記表示素子を駆動する駆動部を備え、
前記駆動部は、前記電荷検出回路を用いた電荷検出動作の後に、前記第1の容量素子に蓄積された電荷を抜き出す駆動を行う
請求項7に記載の表示装置。
【請求項9】
前記表示駆動回路と前記電荷検出回路とは共有の制御線により前記画素に接続されている
請求項7に記載の表示装置。
【請求項10】
前記画素は、
前記第1の薄膜トランジスタとは異なるゲート線に接続された第3の薄膜トランジスタと、
前記第1の薄膜トランジスタと並列回路を成す、前記感圧導電層としての第1の感圧導電層と、
前記第1の感圧導電層と近接して配置された第2の感圧導電層と、
前記第2の感圧導電層を介してソース線に接続された第2の容量素子と
を有し、
前記画素では、
前記第1の薄膜トランジスタのソースおよびドレインのうちの第1の端子がソース線と電気的に接続されると共に、前記第1の薄膜トランジスタの第2の端子が、前記表示素子の前記第1電極と電気的に接続され、
前記第3の薄膜トランジスタのソースおよびドレインのうちの第1の端子が、前記第2の容量素子と電気的に接続されると共に、前記第3の薄膜トランジスタの第2の端子が、前記ソース線と電気的に接続されている
請求項4に記載の表示装置。
【請求項11】
各画素に信号電圧を供給するための表示駆動回路と、
前記第2の容量素子に蓄積された電荷を検出するための電荷検出回路と
を更に備えた
請求項10に記載の表示装置。
【請求項12】
前記感圧導電層を介した入力に基づいて得られた書き込み情報を記憶する記憶部を備えた
請求項1に記載の表示装置。
【請求項13】
前記駆動部は、前記記憶部に記憶された書き込み情報に基づいて前記表示素子を駆動する
請求項12に記載の表示装置。
【請求項14】
前記表示体は、絶縁性液体と、繊維状構造体と、電気泳動粒子とを有するものである
請求項1に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、指やスタイラスなどを用いた入力が可能な表示装置に関する。
【背景技術】
【0002】
近年、電気泳動表示素子を有する表示装置において、いわゆる感圧導電層(加圧状態に応じて電気抵抗が変化する材料層)を用いて電気泳動表示素子を駆動する手法が提案されている(例えば、特許文献1,2)。具体的には、特許文献1の手法では、表示装置の表示面上に感圧導電層を配置し、その表面をスタイラス等により加圧することで、感圧導電層を変形させて電気的に導通させる。この結果、電気泳動表示素子に電界が生じ、生じた電界がその電気泳動表示素子の状態(光反射率)を変化させる。これにより、手書き入力を実現することができる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2002−14380号公報
【特許文献2】特開2008−191324号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
上記のような感圧導電層を用いて入力を行うことで、タッチパネルを用いる場合に比べ、入力から画像表示までの時間を短縮でき、遅延(レイテンシー)を軽減することが可能である。しかしながら、上記特許文献1の手法のように、感圧導電層が表示面上に配置されていると、例えば、斜め方向から見た場合と正面方向から見た場合とにおいて見え方が異なる(視差が発生する)。このような視差の発生を低減しつつ、入力におけるレイテンシーを軽減することが可能な表示装置の実現が望まれている。
【0005】
本開示はかかる問題点に鑑みてなされたもので、その目的は、視差の発生を低減しつつ、入力におけるレイテンシーを軽減することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【0006】
本開示の表示装置は、画素毎に第1の薄膜トランジスタを含むと共に、第1の薄膜トランジスタ上に平坦化層を有する駆動基板と、駆動基板上に、第1電極、表示体および第2電極をこの順に有する表示素子と、平坦化層に埋設されると共に、加圧により表示素子への電圧印加経路を形成する感圧導電層とを備えたものである。
【0007】
本開示の表示装置では、駆動基板が画素毎に第1の薄膜トランジスタを含み、この第1の薄膜トランジスタ上に形成された平坦化層に、加圧により表示素子への電圧印加経路を形成する感圧導電層が埋設されている。感圧導電層を有することにより、装置表面を加圧した際に、その加圧した箇所の表示素子に、ダイレクトに(表示用の駆動回路を介することなく)電圧が印加される。また、この感圧導電層が、表示素子の第1電極よりも下方に配置されることから、表示装置の最表面に感圧導電層が配置される場合に比べ、装置表面と表示面(表示体の表面)との間の距離が近づく。
【発明の効果】
【0008】
本開示の表示装置によれば、駆動基板が画素毎に第1の薄膜トランジスタを含み、この第1の薄膜トランジスタ上に形成された平坦化層に、感圧導電層が埋設されている。感圧導電層を有することにより、加圧により入力した箇所の表示素子に電圧をダイレクトに印加できるため、画像を瞬時に表示することが可能となる。したがって、入力から画像表示までに要する時間を短縮することができる。また、この感圧導電層が、表示素子の第1電極よりも下方に配置されることから、表示装置の最表面に感圧導電層が配置される場合に比べ、装置表面と表示面との間の距離が近づき、斜め方向から見た場合と正面方向から見た場合とにおいて見え方に差が生じにくい。よって、視差の発生を低減しつつ、入力におけるレイテンシーを軽減することが可能となる。
【0009】
尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
【図面の簡単な説明】
【0010】
図1】本開示の第1の実施形態の表示装置の全体構成を機能ブロック図である。
図2図1に示した画素アレイ部の要部構成を表す断面図である。
図3図2に示した画素の回路構成を表す回路図である。
図4図2に示した表示体15の一構成例を表す模式図である。
図5A図2に示した感圧導電層の一構成例(非加圧状態)を表す断面模式図である。
図5B図2に示した感圧導電層の一構成例(加圧状態)を表す断面模式図である。
図6A】通常表示時の画素駆動動作を説明するための回路図である。
図6B】手書き入力時の画素駆動動作を説明するための回路図である。
図7A】比較例1に係る表示装置(画素アレイ部)の要部構成を表す断面図である。
図7B】比較例2に係る表示装置(画素アレイ部)の要部構成を表す断面図である。
図8図7Bに示した画素を用いた手書き入力時の処理フロー図である。
図9図2に示した画素を用いた手書き入力時の処理フロー図である。
図10】比較例3に係る表示装置(画素アレイ部)において生じる視差を説明するための模式図である。
図11図2に示した画素アレイ部において生じる視差を説明するための模式図である。
図12】比較例4に係る表示装置の感圧導電層(非加圧状態)を表す断面模式図である。
図13】比較例4に係る表示装置の感圧導電層(加圧状態)を表す断面模式図である。
図14】本開示の第2の実施形態の画素アレイ部の要部構成を表す断面図である。
図15図14に示した画素の回路構成を表す回路図である。
図16図14に示した画素を用いた駆動動作を説明するための模式図である。
図17】本開示の第3の実施形態に係る表示装置の画素構成を表示駆動/検出回路と共に表す回路図である。
図18図17に示した画素を用いた手書き入力時の処理フロー図である。
図19】本開示の第4の実施形態の画素アレイ部の要部構成を表す断面図である。
図20図19に示した画素の構成を表示駆動/検出回路と共に表す回路図である。
図21】本開示の第5の実施形態の表示装置の全体構成を機能ブロック図である。
図22】適用例に係る電子機器の構成を表す斜視図である。
【発明を実施するための形態】
【0011】
以下、本開示の実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。
1.第1の実施の形態(薄膜トランジスタと並列に接続される感圧導電層が平坦化層に埋設された電気泳動型の表示装置の例)
2.第2の実施の形態(感圧導電層を用いた入力の範囲を制限可能な画素構成および駆動例)
3.第3の実施の形態(感圧導電層を用いた入力に対応する電荷を検出可能とした場合の例)
4.第4の実施の形態(画素内に、感圧導電層を用いた入力に対応する電荷の蓄積回路を形成した例)
5.第5の実施の形態(感圧導電層を用いた入力に対応する電荷を検出し、画像情報として記憶する装置構成例)
6.適用例(電子機器の例)
【0012】
<第1の実施の形態>
[構成]
図1は、本開示の第1の実施形態の表示装置(表示装置1)の全体構成を表したものである。表示装置1は、例えば電気泳動表示素子等の表示素子を用いた光反射率制御により画像を表示するモノクロ反射型表示装置である。
【0013】
表示装置1は、画素アレイ部10と、表示制御部51と、ゲート駆動ユニット52と、ソース駆動ユニット53と、中央制御部50とを備える。表示制御部51と、ゲート駆動ユニット52と、ソース駆動ユニット53と、中央制御部50が、本開示における「駆動部」の一具体例に相当する。
【0014】
画素アレイ部10は、例えばマトリクス状に配置された複数の画素P1を含み、薄膜トランジスタ(TFT:Thin Film Transistor)を用いたアクティブマトリクス駆動方式によって表示駆動されるものである。この画素アレイ部10は、詳細は後述するが、例えば画素P1毎に電気泳動表示素子などの表示素子10Aを含み、印加される電圧に応じて光反射率を変化させ、文字や画像を表示するものである。この画素アレイ部10は、ゲート駆動ユニット52およびソース駆動ユニット53に接続されている。ゲート駆動ユニット52から行方向に沿って延設された複数のゲート線(ゲート電圧供給線)110Gと、ソース駆動ユニット53から列方向に沿って延設された複数のソース線(ソース電圧供給線)110Sとの各交点に、画素P1が形成されている。
【0015】
表示制御部51は、画素アレイ部10を表示駆動するために必要な信号の生成を行う駆動部であり、例えばタイミングコトローラおよび表示用信号生成部等を有している。
【0016】
ゲート駆動ユニット52は、表示制御部51から供給される制御信号に従って複数のゲート線110Gに対してゲート信号(走査信号)を順次印加することにより、複数の画素P1を順次選択するものである。ソース駆動ユニット53は、表示制御部51から供給される制御信号に従って、画像信号に対応するアナログの信号を生成し、各ソース線110Sに印加するものである。ソース駆動ユニット53により各ソース線110Sに対して印加された表示用の信号(信号電圧)が、ゲート駆動ユニット52により選択された画素P1に対して印加されるようになっている。
【0017】
中央制御部50は、例えば表示制御部51に接続され、表示制御を含む全ての処理を担う、表示装置1の中心部分であり、具体的には、CPU(Central Processing Unit)マイコンや、ASIC(Application Specific Integrated Circuit)またはFPGA(Field-Programmable Gate Array)などの部品を用いて構成される。この中央制御部50は、共通電圧供給線110Cを介して、例えば全画素P1に共通の電圧(グランド電位あるいはオフセット電位)を供給可能となっている。
【0018】
(画素アレイ部10の詳細構成例)
図2は、表示装置1の画素アレイ部10の要部構成を表したものである。図3は、画素P1の回路構成を表したものである。画素アレイ部10は、例えば、駆動基板11A(バックプレーン)上に、表示素子10A(第1電極14、表示体15および第2電極16)を備えたものである。画素アレイ部10では、表示体15が、隔壁123によって画素P1毎に分離されている。また、第2電極16上には、支持基板17が設けられている。
【0019】
駆動基板11Aは、例えば、支持基板11上に、各画素P1の画素回路や各種配線が形成されたものである。例えば、駆動基板11Aは、TFT12、容量素子(保持容量素子)13、ゲート線110G、ソース線110Sおよび共通電圧供給線110Cなどを含む。この駆動基板11Aの表面は、平坦化層18によって覆われている。画素P1は、いわゆる1Tr1Cの回路構成を有し、表示素子10Aと、TFT12と、容量素子13とを含んで構成されている。
【0020】
支持基板11は、例えば無機材料、金属材料またはプラスチックなどにより構成されている。無機材料は、例えば、ケイ素(Si)、酸化ケイ素(SiOx)、窒化ケイ素(SiNx)または酸化アルミニウム(AlOx)などである。酸化ケイ素には、例えばガラスまたはスピンオングラス(SOG)などが含まれる。金属材料は、例えばアルミニウム(Al)、ニッケル(Ni)またはステンレスなどである。プラスチックは、例えば、ポリカーボネート(PC)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)またはポリエチルエーテルケトン(PEEK)などである。
【0021】
TFT12は、画素を選択するためのスイッチング素子である。TFT12は、例えば、ゲート(ゲート電極12g)、ソース(ソース電極12s)およびドレイン(ドレイン電極12d)を有する3端子型の薄膜トランジスタである。このTFT12が、本開示における「第1の薄膜トランジスタ」の一具体例に相当する。TFT12の半導体層121には、例えばペンタセンなどの有機半導体が用いられてもよいし、あるいはアモルファスシリコン、ポリシリコンまたは酸化物などの無機半導体が用いられてもよい。また、TFT12の素子構造は、ここでは逆スタガー構造(いわゆるボトムゲート型)としているが、特に限定されず、スタガー構造(いわゆるトップゲート型)であっても構わない。また、pチャネル型のMOSFETにより構成されていてもよいし、nチャネル型のMOSFETにより構成されていてもよい。
【0022】
このTFT12のゲート(ゲート電極12g)は、ゲート線110Gに接続されている。TFT12のソースおよびドレインのうちの第1の端子(ここでは、ソース電極12s)は、ソース線110Sに接続されている。TFT12の第2の端子(ここでは、ドレイン電極12d)は、表示素子10Aの第1電極14に接続されている。
【0023】
容量素子13は、表示素子10Aと電気的に並列に接続されている。容量素子13の一端(ここではドレイン電極12d)は、上記のように、ドレイン電極12dと第1電極14とに電気的に接続されている。容量素子13の他端(Cs電極131)は、共通電圧供給線110Cに接続されている。
【0024】
尚、これらのTFT12および容量素子13は、支持基板11上に、金属膜および絶縁膜を積層することにより形成することができる。例えば、ゲート電極12g、容量素子13の電極を、蒸着等の成膜装置やリソグラフィ装置を用いてパターン形成した後、塗布などの種々の方法でゲート絶縁層124を成膜する。このゲート絶縁膜124上に、ソース電極12s、ドレイン電極12dおよびソース線110Sなどをパターン形成する。
【0025】
平坦化層18は、駆動基板11Aの構造上の段差(表面段差)を平坦化するものである。この平坦化層18は、例えば樹脂等を用いて形成される。平坦化層18の一部には、リソグラフィ法などを用いて開口部(コンタクトホール)が設けられ、この開口部に第1電極14の材料が埋め込まれることで、コンタクト部122が形成されている。コンタクト部122により、第1電極14と、容量素子13およびTFT12(ドレイン電極12d)とが電気的に接続される。
【0026】
第1電極14は、マトリクス状に複数配置されている(画素P1毎に配置されている)。この第1電極14は、例えば、金(Au)、銀(Ag)および銅(Cu)などの導電性材料のうち少なくとも1種を含んでいる。
【0027】
(表示体15)
表示体15は、第1電極14と第2電極16とを通じて印加された電圧に応じて光反射率が変化する(コントラストを生じさせる)ように構成されている。
【0028】
図4に表示体15の一例を示す。表示体15は、例えば、絶縁性液体151中に多孔質層153と泳動粒子152とを含むものである。
【0029】
絶縁性液体151は、例えば有機溶媒などの非水溶媒であり、具体的には、パラフィンまたはイソパラフィンなどである。この絶縁性液体151の粘度および屈折率は、できるだけ低いことが好ましい。泳動粒子152の移動性(応答速度)が向上すると共に、それに応じて泳動粒子152の移動に要するエネルギー(消費電力)が低くなるからである。また、絶縁性液体151の屈折率と多孔質層153の屈折率との差が大きくなるため、その多孔質層153の光反射率が高くなるからである。
【0030】
なお、絶縁性液体151は、必要に応じて、各種材料を含んでいてもよい。例えば、絶縁性液体151は、着色剤、電荷制御剤、分散安定剤、粘度調製剤、界面活性剤または樹脂などを含んでいてもよい。
【0031】
泳動粒子152は、第1電極14と第2電極16との間を移動可能な1または2以上の荷電粒子であり、絶縁性液体151中に分散されている。この泳動粒子152は、絶縁性液体151中で第1電極14と第2電極16との間を移動可能になっている。泳動粒子152は、例えば、有機顔料、無機顔料、染料、炭素材料、金属材料、金属酸化物、ガラスまたは高分子材料(樹脂)などのいずれか1種類または2種類以上の粒子(粉末)である。なお、泳動粒子152は、上記した粒子を含む樹脂固形分の粉砕粒子またはカプセル粒子などでもよい。ただし、炭素材料、金属材料、金属酸化物、ガラスまたは高分子材料に該当する材料は、有機顔料、無機顔料または染料に該当する材料から除かれることとする。この泳動粒子152としては、上記の中のいずれか1種類が用いられてもよいし、複数種類のものが用いられてもよい。
【0032】
絶縁性液体151中における泳動粒子152の含有量(濃度)は、特に限定されないが、例えば、0.1重量%〜10重量%である。泳動粒子152の遮蔽(隠蔽)性および移動性が確保されるからである。この場合には、0.1重量%よりも少ないと、泳動粒子152が多孔質層153を遮蔽しにくくなる可能性がある。一方、10重量%よりも多いと、泳動粒子152の分散性が低下するため、その泳動粒子152が泳動しにくくなり、場合によっては凝集する可能性がある。
【0033】
泳動粒子152の具体的な形成材料は、例えば、コントラストを生じさせるために泳動粒子152が担う役割に応じて選択される。例えば、泳動粒子152により暗表示(黒表示)される場合の材料は、黒色の材料、例えば、炭素材料または金属酸化物などである。炭素材料は、例えば、カーボンブラックなどであり、金属酸化物は、例えば、銅−クロム酸化物、銅−マンガン酸化物、銅−鉄−マンガン酸化物、銅−クロム−マンガン酸化物または銅−鉄−クロム酸化物などである。中でも、炭素材料が好ましい。優れた化学的安定性、移動性および光吸収性が得られるからである。一方、泳動粒子152により明表示(白表示)される場合の材料は、白色の材料、例えば、酸化チタン、酸化亜鉛、酸化ジルコニウム、チタン酸バリウムまたはチタン酸カリウムなどの金属酸化物であり、中でも、酸化チタンが好ましい。電気化学的安定性および分散性などに優れていると共に、高い反射率が得られるからである。
【0034】
なお、泳動粒子152は、絶縁性液体151中で長期間に渡って分散および帯電しやすいと共に多孔質層153に吸着されにくいことが好ましい。このため、静電反発により泳動粒子152を分散させるために分散剤(または電荷調整剤)を用いたり、泳動粒子152に表面処理を施してもよい。また、両者を併用してもよい。
【0035】
多孔質層153は、例えば、図4に示したように、繊維状構造体154により形成された3次元立体構造物(不織布のような不規則なネットワーク構造物)である。この多孔質層153は、繊維状構造体154が存在していない箇所に、泳動粒子152が通過するための複数の隙間(細孔156)を有している。
【0036】
繊維状構造体154は、1または2以上の非泳動粒子155を含み、その非泳動粒子155は、繊維状構造体154により保持されている。3次元立体構造物である多孔質層153では、1本の繊維状構造体154がランダムに絡み合っていてもよいし、複数本の繊維状構造体154が集合してランダムに重なっていてもよいし、両者が混在していてもよい。繊維状構造体154が複数本である場合、各繊維状構造体154は、1または2以上の非泳動粒子155を保持していることが好ましい。なお、図4では、複数本の繊維状構造体154により多孔質層153が形成されている場合を示している。
【0037】
繊維状構造体154に非泳動粒子155が含まれているのは、外光がより乱反射しやすくなるため、多孔質層153の光反射率がより高くなるからである。これにより、コントラストがより高くなる。
【0038】
繊維状構造体154は、繊維径(直径)に対して長さが十分に大きい繊維状物質である。この繊維状構造体154は、例えば、高分子材料または無機材料などのいずれか1種類または2種類以上を含んでおり、他の材料を含んでいてもよい。高分子材料は、例えば、ナイロン、ポリ乳酸、ポリアミド、ポリイミド、ポリエチレンテレフタレート、ポリアクリロニトリル、ポリエチレンオキシド、ポリビニルカルバゾール、ポリビニルクロライド、ポリウレタン、ポリスチレン、ポリビニルアルコール、ポリサルフォン、ポリビニルピロリドン、ポリビニリデンフロリド、ポリヘキサフルオロプロピレン、セルロースアセテート、コラーゲン、ゼラチン、キトサンまたはそれらのコポリマーなどである。無機材料は、例えば、酸化チタンなどである。中でも、繊維状構造体154の形成材料としては、高分子材料が好ましい。反応性(光反応性など)が低い(化学的に安定である)ため、繊維状構造体154の意図しない分解反応が抑制されるからである。なお、繊維状構造体154が高反応性の材料により形成されている場合には、その繊維状構造体154の表面は任意の保護層により被覆されていることが好ましい。
【0039】
繊維状構造体154の形状(外観)は、上記したように繊維径に対して長さが十分に大きい繊維状であれば、特に限定されない。具体的には、直線状でもよいし、縮れていたり、途中で折れ曲がっていてもよい。また、一方向に延在しているだけに限らず、途中で1または2以上の方向に分岐していてもよい。この繊維状構造体154の形成方法は、特に限定されないが、例えば、相分離法、相反転法、静電(電界)紡糸法、溶融紡糸法、湿式紡糸法、乾式紡糸法、ゲル紡糸法、ゾルゲル法またはスプレー塗布法などであることが好ましい。繊維径に対して長さが十分に大きい繊維状物質を容易かつ安定に形成しやすいからである。
【0040】
この繊維状構造体154は、泳動粒子152とは異なる光学的反射特性を有していることが好ましい。例えば、泳動粒子152により暗表示がなされる場合、黒色の泳動粒子152と、白色の繊維状構造体154とが用いられる。泳動粒子152により明表示がなされる場合には、白色の泳動粒子152と、黒色の繊維状構造体154とが用いられる。
【0041】
非泳動粒子155は、繊維状構造体154に固定されており、電気的に泳動しない粒子である。この非泳動粒子155の形成材料は、例えば、泳動粒子152の形成材料と同様であり、非泳動粒子155が担う役割に応じて選択される。この非泳動粒子155は、泳動粒子152とは異なる光学的反射特性を有している。
【0042】
上記の表示体15の構成は一例であり、他の構成であってもよい。例えば、表示体15は、隔壁123によって区切られていない(隔壁123が設けられていない)構成を有していてもよい。また、多孔質層153を持たない他の構成、例えば、カプセル状のものであってもよいし、エレクトロクロミック表示素子などが用いられてもよい。以下に説明する感圧導電層を用いた入力(書き込み)は、外部電界を遮断しても表示状態を保持することが可能な、種々の反射型表示素子に適用可能である。
【0043】
第2電極16は、例えば透明導電膜により構成されている。透明導電膜としては、例えば、酸化インジウム−酸化スズ(ITO)、酸化アンチモン−酸化スズ(ATO)、フッ素ドープ酸化スズ(FTO)またはアルミニウムドープ酸化亜鉛(AZO)などが挙げられる。ここでは、第2電極16は、例えば、全画素P1に共通の電極として、支持基板17の一面に形成されている。この第2電極16は、共通電圧供給線110Cに接続されている。
【0044】
支持基板17は、支持基板11と同様の材料により構成されている。但し、支持基板17を透過して画像が表示されることから、支持基板17には、光透過性を有する材料が用いられる。この支持基板17の一面に接して、もしくは支持基板17よりも上の層に、図示しないカラーフィルタが設けられていてもよい。
【0045】
(感圧導電層18A)
上記のような表示素子10Aを用いた画素アレイ部10では、駆動基板11Aの平坦化層18に、感圧導電層18Aが埋設されている。詳細には、平坦化層18に開口部が設けられ、この開口部に感圧導電層18Aが埋め込み形成されている。具体的には、平坦化層18を部分的に開口させた後、貼合、塗布または蒸着等の技術を用いて、感圧導電層18Aを形成可能である。
【0046】
感圧導電層18Aは、加圧(押圧)により導電経路(表示素子10Aへの電圧印加経路)を形成する素子である。この感圧導電層18Aには、加圧状態に応じて(変形により)、電気抵抗が変化する構造物(例えば、感圧導電ゴム)により構成されている。その一例を、図5Aおよび図5Bに示す。但し、図5Aは、非加圧状態の断面構成を、図5Bは、加圧状態の断面構成を、それぞれ模式的に示している。このように、感圧導電層18Aは、例えばゴム材料等により構成された絶縁層181中に、導電素子182を分散させたものである。非加圧状態(図5A)では、絶縁層181中において各導電素子182が離散しており、電気抵抗が高くなる。加圧状態(図5B)では、感圧導電層18Aが撓み(変形し)、絶縁層181中において各導電素子182が連なる、あるいは近接する。これにより、感圧導電層18Aに、導電経路Rが形成され、電気抵抗が低くなる。
【0047】
尚、感圧導電層18Aの構成材料としては、上記のような感圧導電ゴムの他にも、例えば感圧インク、異方性導電膜、荷電粒子を含有した粘着材または異方性導電ゴムなどを用いることができる。
【0048】
この感圧導電層18Aは、例えば画素P1毎に設けられ、TFT12と電気的に並列に接続されている。本実施の形態では、感圧導電層18Aが、TFT12と並列回路を成す。具体的には、感圧導電層18Aの厚み方向における一端が、TFT12のドレイン電極12d、第1電極14および容量素子13に接続されている。また、感圧導電層18Aの厚み方向における他端が、TFT12のソース電極12sおよびソース線110Sに接続されている。即ち、表示素子10A(第1電極14)とソース線110Sとが、感圧導電層18Aを介して(経由して)、接続されている。これらの第1電極14とソース線110Sとは、感圧導電層18Aの非加圧状態では、電気的に導通しないが、感圧導電層18Aの加圧状態では、上記の導電経路Rにより電気的に導通する。
【0049】
[駆動方法]
本実施の形態の表示装置1では、図1に示した表示制御部51からの制御信号に基づいて、ゲート駆動ユニット52およびソース駆動ユニット53が、画素アレイ部10の各画素P1を電圧駆動する。具体的には、TFT12を用いたアクティブマトリクス駆動により、画素P1毎に第1電極14と第2電極16との間に電圧が印加されることで、この印加電圧の大きさおよび極性に応じて泳動粒子152が、第1電極14と第2電極16との間を移動する。この結果、表示体15における光反射率が画素P1毎に変化し、画像を表示させることができる。
【0050】
本実施の形態では、上記のように、TFT12を用いて画像表示(通常表示とする)を行う一方で、感圧導電層18Aを備えることにより、この感圧導電層18Aを用いた入力(指やスタイラス等を用いた手書き入力)が可能である。図6Aに、通常表示時におけるスイッチング動作、図6Bに、手書き入力時におけるスイッチング動作について模式的に示す。尚、これらの図6Aおよび図6Bでは、TFT12および感圧導電層18Aをスイッチとして図示している。
【0051】
図6Aに示したように、通常表示時では、ゲート線110Gに所定の制御信号が供給され、TFT12がオン状態とされる(ソースおよびドレイン間が導通する)ことで、ソース線110Sに供給された信号電圧(電圧V1)が表示素子10Aの表示体15に印加される。このとき、感圧導電層18Aは非加圧状態にあり、スイッチとしてはオフ状態となっている。一方で、図6Bに示したように、手書き入力時には(加圧された画素P1では)、感圧導電層18Aが導電経路を形成することから、スイッチとしてはオン状態となる。このとき、ソース線110Sに供給された電圧(電圧V2)が、感圧導電層18Aを通じて表示素子10Aの表示体15に印加される。
【0052】
手書き入力時には、TFT12はオフ状態とされているものとする。このため、手書き入力がなされない場合(表示装置1の表面が加圧されない場合)には、感圧導電層18Aの電気抵抗が非常に大きく、第1電極14はソース線110Sと電気的に遮断される。したがって、表示素子10Aに電圧が印加されることは無く、表示状態も変化しない。一方で、表示装置1の表面の任意の箇所を、ペン等で加圧すると、その加圧した部分に配置された感圧導電層18Aが変形して電気抵抗が変化し(導電経路が形成され)、ソース線110Sと第1電極14とが、感圧導電層18Aを介して導通状態となる。その結果、ソース線110Sに印加された電圧が瞬時に第1電極14に供給され、表示体15の光反射率が変化する。
【0053】
手書き入力時にソース線110Sに印加される電圧V2は、手書き入力により表示させたい色に応じた電圧であり、例えば、+15V程度あるいは−15V程度とされる。この電圧V2は、理想的には、通常表示時の電圧V1と同じ電圧であることが望ましいが、感圧導電層18Aの導電率に応じて、表示素子10Aへ実効的に印加される電圧を考慮して、電圧V1よりも高いあるいは低い電圧としてもよい。また、電圧V2は、通常表示が行われていない(ソース線110Sに電圧V1が印加されていない)期間に、ソース線110Sに印加される。
【0054】
一例を挙げると、表示体15に封入された泳動粒子152が、負に帯電した黒色粒子である場合には、例えばソース線110Sに電圧V2として−15Vが印加される。これにより、感圧導電層18Aを通じて第1電極14に−15Vが供給され、負に帯電した黒色の泳動粒子152は、表示体15における上部(第2電極16側)に移動する。この結果、表示体15の表面が黒色に変化する(黒表示となる)。このようにして、スタイラス等を用いて表示装置1の表面をなぞると、黒色の泳動粒子152がその軌跡に沿って第2電極16側に移動し、結果として、黒い線が描画される(例えば、白地に黒い線の画像が表示される)。逆に、ソース線110Sに電圧V2として+15Vが印加される場合には、感圧導電層18Aを通じて第1電極14に+15Vが供給され、負に帯電した黒色の泳動粒子152は、表示体15における下部(第1電極14側)に移動する(白色の多孔質層153によって遮蔽される)。この結果、表示体15の表面が白色に変化する(白表示となる)。このようにして、感圧導電層18Aを用いた手書き入力を行うことができる。
【0055】
手書き入力により表示された(描画された)画像は、表示体15のもつ特性により、電圧印加後も保持される。即ち、表示装置1の表面をスタイラス等を用いて加圧した後、表面からスタイラス等を離すと、感圧導電層18Aの電気抵抗が大きくなり、第1電極14への電圧印加が遮断されるが、その後も表示体15における表示状態が保持される。表示画面には、描画された画像がある一定期間は表示され続ける。
【0056】
この表示装置1では、手書き入力が完了した後に、画素P1の容量素子13に蓄積された電荷を抜き出す駆動を行う。具体的には、表示制御部51からの制御信号に基づいて、ゲート駆動ユニット52およびソース駆動ユニット53が、画素P1に0Vを印加する。ここで、電気泳動型の表示装置1では、一般に画像表示終了直後のある一定期間(例えば1フレーム期間相当の時間)に、表示体15に対して0Vを印加することが望ましい。なぜなら、表示体15に電圧が印加された状態のまま放置すると、内部の泳動粒子152が継続的に移動し、表示体15の上下端領域(第1電極14近傍、もしくは第2電極16近傍)に到達してしまうからである。泳動粒子152が上下端領域に到達すると、単なる白黒の二値表示となり、階調表示を実現することができない。また、電圧の長期的な印加は、表示素子10Aの寿命や表示特性を阻害する要因となる。
【0057】
本実施の形態では、手書き入力によって通常表示とは異なる経路で表示素子10Aに電圧が印加されることから、手書き入力が完了した後に、容量素子13に保持された電荷を抜き取り、リセットすることが望まれる。具体的には、ソース線110Sに0Vを印加した状態で、随時、TFT12をオン状態することでリセットしても良いし、タッチパネル等で採用されるような赤外線検出や圧力検出等の手法により、手書き入力の完了を認識した後に一括してリセットしても良い。
【0058】
[効果]
本実施の形態の表示装置1では、駆動基板11Aが画素P1毎にTFT12を含み、このTFT12上に形成された平坦化層18に、感圧導電層18Aが埋設されている。感圧導電層18Aを有することにより、上述したように、表示装置1の表面を指やスタイラスなどを用いて加圧した際に、加圧した箇所の表示素子10Aにダイレクトに電圧が印加され、例えば線や文字などの画像を表示することができる。
【0059】
ここで、図7Aに、本実施の形態の比較例1に係る画素アレイ部の要部構成について示す。比較例1の画素アレイ部は、例えば、駆動基板1011A(バックプレーン)上に、表示素子100A(第1電極1014、表示体1015および第2電極1016)と、支持基板1017とがこの順に設けられている。駆動基板1011Aは、支持基板1011上に、各画素P101の画素回路や各種配線が形成されたものである。例えば、駆動基板1011Aは、TFT1012、容量素子(保持容量素子)1013などを含む。この駆動基板1011Aの表面は、平坦化層1018によって覆われている。この比較例1の画素アレイ部では、TFT1012を用いたモノクロの通常表示のみが可能である。
【0060】
また、図7Bには、本実施の形態の比較例2に係る画素アレイ部の要部構成について示す。この比較例2の画素アレイ部では、図7Aに示した構造において支持基板1017上にタッチパネル1019が載置されたものである。このように、タッチパネル1019を設けることで、通常表示に加え手書き入力が可能である。
【0061】
図8に、比較例2の画素を用いた手書き入力時の処理フローを示す。比較例2では、手書き入力の際、まずスタイラス等で手書き入力がなされる(ステップS101)と、入力した位置がタッチパネル1019によって検出される(ステップS102)。検出された位置情報は、信号処理システムに出力される。この信号処理システムにおいて演算処理がなされ(ステップS103)、その処理結果に基づいて手書き入力による軌跡が画像として表示される(ステップS104)。
【0062】
ところが、比較例2のようなタッチパネルを用いた構成では、手書き入力が可能となるものの、手書き入力から画像表示までの間に、位置検出と演算処理の時間がかかるため、人間の目にはレイテンシー(遅延)を感じてしまう。
【0063】
一方、アクティブマトリクス駆動方式では、画素毎に配置されたTFTのトランジスタスイッチを線順次でオン状態に切り替え、導通させることで、画像信号に応じた電圧(信号電圧)を表示素子に印加し(書き込み)、画面の表示状態を変化させる。信号電圧を1走査線(ゲート線)分の画素に印加するのに要する時間は、ディスプレイの持つ解像度や書換え速度の制約から、例えば20msに1度の数十μsだけであり、極々短時間しか与えられない。即ちそれは、画面表示の切り換えに最大20msの時間が必要であることを意味し、この切り替えに要する時間は、手書き入力から表示切り換え開始までの遅延として認識される。
【0064】
これに対し、本実施の形態では、感圧導電層18Aを用いることで、タッチパネルによる位置検出と演算処理とを経ることなく、手書き入力が可能である。即ち、感圧導電層18Aを有することにより、図9に示したように、表示装置1の表面を指やスタイラスなどを用いて加圧して手書き入力を行う(ステップS11)と、加圧した箇所の表示素子10Aにダイレクトに電圧が印加される。即ち、表示素子10Aを、駆動部(表示制御部51、ゲート駆動ユニット52およびソース駆動ユニット53等)を介さずに、直接的に駆動することができる。このため、例えば線や文字などの画像が瞬時に表示される(ステップS12)。入力から画像表示までの時間を短縮でき、遅延のない、あたかも紙に描くときのような快適な書き心地を実現することができる。
【0065】
また、この感圧導電層18Aが、駆動基板11Aの平坦化層18に埋設されている。即ち、本実施の形態では、感圧導電層18Aが、表示素子10Aの第1電極14よりも下方に配置されている。これにより、次のような効果が得られる。
【0066】
ここで、図10に比較例3に係る表示装置の構成を模式的に示す。このように、支持基板1017上(表示装置の最表面)に、感圧導電層1020が配置されている場合、ダイレクトな手書き入力は可能であるものの、感圧導電層1020の厚みにより、表示面(実際に画像が形成される表示体1015の表面)とスタイラスとの間の距離が、感圧導電層の厚みの分だけ大きくなるため、例えば、斜め方向から見た場合と正面方向から見た場合の見え方が異なってしまう(視差dp100が発生する)。加えて、表示面側に感圧導電層1020を配置するためは、輝度低下や解像度低下が生じないよう、感圧導電層1020が透明でかつ優れた光学特性を持つことが望まれるが、そのような材料の選択肢は少なく、現実的ではない。また、表示面上に感圧導電層1020が配置されることにより、表示光(反射光)の取出し効率が低下し、所望の明るさを確保しにくい。
【0067】
これに対し、本実施の形態では、感圧導電層18Aが、平坦化層18に埋設され、表示素子10Aの第1電極14よりも下方に配置されている。これにより、図11に模式的に示したように、表示面(実際に画像が形成される表示体15の表面)とスタイラスとの間の距離が、比較例3に比べて小さく、例えば、斜め方向から見た場合と正面方向から見た場合の見え方がほぼ同等で、視差が低減される(dp1<dp100)。
【0068】
また、比較例3のような輝度低下を考慮する必要がないことから、感圧導電層18Aの材料選択の自由度が高くなる。例えば、感圧導電層18Aとして、導電ゴム、感圧インク、異方性導電膜および導電粒子などの不透明な材料を用いることができる。また表示光(反射光)の取出し効率の低下も抑制できる。所望の輝度および明るさの画像表示を実現して、表示性能を向上させることが可能である。
【0069】
加えて、本実施の形態では、感圧導電層18Aが、平坦化層18に埋設されている(平坦化層18の開口部を埋め込むように形成されている)ことから、次のような効果を得ることもできる。ここで、図12に、本実施の形態の比較例4に係る表示装置の感圧導電層(非加圧状態)を、図13に、比較例4に係る表示装置の感圧導電層(加圧状態)を、それぞれ模式的に示す。比較例4では、支持基板1021上に、導電膜1022と絶縁層1023とがこの順に設けられており、絶縁層1023に凹部1024が形成されている。この凹部1024の上部開口を塞ぐように導電膜1025が配置されている。このような構成により、非加圧状態(図12)では、導電膜1022,1025は、凹部1024の空隙によって離隔しているため、導通しない。一方、加圧状態(図13)では、導電膜1025が撓み、導電膜1022と接触し、導電膜1022,1025間が導通する。このようにして導通経路(表示素子への電圧印加経路)を形成する手法もある。
【0070】
しかしながら、この比較例4の手法を用いた場合、導電膜1025を繰り返し変形させると共に、導電膜1022と接触後、剥がして再び元の位置に戻すことが容易ではない(自然に元に戻りにくい)。このため、耐久性の点で改善の余地がある。また、凹部1024に水分が付着し易く、例えばTFT12などに有機材料を用いた場合には、有機材料が水分によって劣化し易いことから、信頼性の点で改善の余地がある。
【0071】
これに対し、本実施の形態の感圧導電層18Aは上述したようにゴムなどの弾性を持つ絶縁層の中に導電粒子を分散させ、その絶縁層そのものの変形により導電性を変化させるものであるから、比較例4に比べ、繰り返しの変形に耐え易く、再び元の位置(形状)に戻ることも容易であるため、耐久性が高い。また、感圧導電層18Aは平坦化層18に埋め込み形成されており、比較例4のような水分の付着による信頼性低下を生じにくい。
【0072】
以上説明したように本実施の形態では、駆動基板11Aが画素P1毎にTFT12を含み、このTFT12上に形成された平坦化層18に、感圧導電層18Aが埋設されている。感圧導電層18Aを有することで、指やスタイラスなどを用いた加圧により、加圧した箇所の表示素子10Aに電圧をダイレクトに印加できるため、画像を瞬時に表示することが可能となる。したがって、入力から画像表示までに要する時間を短縮することができる。また、この感圧導電層18Aが、表示素子10Aの第1電極14よりも下方に配置されることから、表示装置の最表面に感圧導電層が配置される場合(比較例3)に比べ、指やスタイラスと表示面との間の距離が近づき、斜め方向から見た場合と正面方向から見た場合とにおいて見え方に差が生じにくい。よって、視差の発生を低減しつつ、入力におけるレイテンシーを軽減することが可能となる。
【0073】
以下、上記第1の実施の形態の他の実施の形態について説明する。以下では、上記第1の実施の形態と同様の構成要素については同一の符号を付し、適宜説明を省略する。
【0074】
<第2の実施の形態>
[構成]
図14は、本開示の第2の実施形態に係る画素アレイ部(画素アレイ部20A)の要部構成を表したものである。図15は、画素アレイ部20Aに配置された画素(画素P2)の構成を表したものである。本実施の形態の画素アレイ部20Aも、上記第1の実施の形態の画素アレイ部10と同様、表示制御部51と、ゲート駆動ユニット52と、ソース駆動ユニット53と、中央制御部50とにより駆動される。但し、本実施の形態では、更に、中央制御部50により制御される副ゲート駆動ユニットが用いられる。副ゲート駆動ユニットからは、後述のゲート線(ゲート線110G2)が行方向に沿って延設される。また、ゲート駆動ユニット52から延設されたゲート線は、ゲート線110G1として説明している。
【0075】
画素アレイ部20Aは、上記第1の実施の形態の画素アレイ部10と同様、例えばマトリクス状に配置された複数の画素P2を含み、薄膜トランジスタを用いたアクティブマトリクス駆動方式によって表示駆動されるものである。また、画素アレイ部20Aは、例えば画素P2毎に電気泳動表示素子などの表示素子10Aを含み、印加される電圧に応じて光反射率を変化させ、文字や画像を表示するものである。この画素アレイ部20Aは、上述のゲート駆動ユニット52、ソース駆動ユニット53および副ゲート駆動ユニット(図示せず)に接続されている。ゲート駆動ユニット52から行方向に沿って延設された複数のゲート線(ゲート電圧供給線)110G1と、ソース駆動ユニット53から列方向に沿って延設された複数のソース線(ソース電圧供給線)110Sとの各交点に、画素P2が形成されている。
【0076】
画素アレイ部20Aは、例えば、駆動基板11A(バックプレーン)上に、表示素子10A(第1電極14、表示体15および第2電極16)を備えている。画素アレイ部20Aでは、表示体15が、隔壁123によって画素P2毎に分離されている。また、第2電極16上には、支持基板17が設けられている。
【0077】
画素P2は、上記第1の実施の形態と同様、表示素子10A、TFT12および容量素子13を含んで構成されている。また、画素P2は、TFT12に並列接続された感圧導電層(感圧導電層18B)を有している。
【0078】
但し、本実施の形態では、画素P2が、更に、TFT12とは異なるゲート線(ゲート線110G2)に接続されたTFT19を含んで構成されている。駆動基板11Aは、例えば、TFT12,19、容量素子13、ゲート線110G1、110G2、ソース線110Sおよび共通電圧供給線110Cなどを含み、表面が平坦化層18によって覆われている。この平坦化層18に、感圧導電層18Bが埋設されている。
【0079】
尚、平坦化層18の一部には、リソグラフィ法などを用いて開口部(コンタクトホール)が設けられ、この開口部に第1電極14の材料が埋め込まれることで、コンタクト部122a,122bが形成されている。コンタクト部122aにより、第1電極14と、容量素子13およびTFT12(ドレイン電極12d)とが電気的に接続され、コンタクト部122bにより、第1電極14と、TFT19(ドレイン電極19d)とが電気的に接続されている。
【0080】
TFT19は、例えば、ゲート(ゲート電極19g)、ソース(ソース電極19s)およびドレイン(ドレイン電極19d)を有する3端子型の薄膜トランジスタである。このTFT19が、本開示における「第2の薄膜トランジスタ」の一具体例に相当する。TFT19の半導体層191には、例えばペンタセンなどの有機半導体が用いられてもよいし、あるいはアモルファスシリコン、ポリシリコンまたは酸化物などの無機半導体が用いられてもよい。また、TFT19の素子構造は、ここでは逆スタガー構造(いわゆるボトムゲート型)としているが、特に限定されず、スタガー構造(いわゆるトップゲート型)であっても構わない。また、pチャネル型のMOSFETにより構成されていてもよいし、nチャネル型のMOSFETにより構成されていてもよい。
【0081】
感圧導電層18Bは、平坦化層18に埋設されている(平坦化層18に設けられた開口部に埋め込み形成されている)。この感圧導電層18Bは、上記第1の実施の形態の感圧導電層18Aと同様、加圧により導電経路(表示素子10Aへの電圧印加経路)を形成する素子であり、加圧状態に応じて、電気抵抗が変化する構造物(例えば、図5Aおよび図5Bに示したような感圧導電ゴム)により構成されている。
【0082】
但し、本実施の形態の感圧導電層18Bは、感圧導電層18Bの幅方向における一端が、TFT19のソース電極19sに接続され、幅方向における他端が、TFT12のソース電極12sおよびソース線110Sに接続されている。即ち、表示素子10A(第1電極14)とソース線110Sとが、感圧導電層18BおよびTFT19を介して(経由して)、接続されている。この感圧導電層18Bは、第1電極14から離隔して配置され、加圧された状態においても、感圧導電層18Bが第1電極14と電気的に接続されないように構成されている。
【0083】
本実施の形態では、TFT12のゲート(ゲート電極12g)は、ゲート線110G1に接続されている。TFT19のゲート(ゲート電極19g)は、ゲート線110G2に接続されている。即ち、TFT19には、TFT12とは異なる制御信号が印加され、TFT19は、TFT12と異なるタイミングでオン状態およびオフ状態が切り替えられる。
【0084】
TFT12のソースおよびドレインのうちの第1の端子(ここでは、ソース電極12s)は、ソース線110Sに接続されている。TFT12の第2の端子(ここでは、ドレイン電極12d)は、容量素子13の一端(一対の電極のうちの一方の電極)と、表示素子10Aの第1電極14とに接続されている。
【0085】
感圧導電層18Bは、TFT19のソースおよびドレインのうちの第1の端子(ここでは、ソース電極19s)と、ソース線110Sとの間に配置されている。TFT19の第2の端子(ここでは、ドレイン電極19d)は、容量素子13の一端(一対の電極のうちの一方の電極)と、表示素子10Aの第1電極14とに接続されている。
【0086】
このような画素P2の構成により、TFT19がオン状態のときに、感圧導電層18Bが加圧されると、感圧導電層18Bに上述したような導電経路が形成され、第1電極14とソース線110Sとが電気的に導通する(表示素子10Aへの電圧印加経路が形成される)。一方で、TFT19がオフ状態のときには、感圧導電層18Bが加圧されて感圧導電層18Bに上述したような導電経路が形成されるものの、第1電極14とソース線110Sとは電気的に導通しない(表示素子10Aへの電圧印加経路が形成されない)。
【0087】
[駆動方法]
本実施の形態では、上記第1の実施の形態と同様、TFT12を用いたアクティブマトリクス駆動により、画素アレイ部20Aの各画素P2が電圧駆動される。これにより、画素P2毎に表示体15に電圧が印加され、この印加電圧の大きさおよび極性に応じて、表示体15における光反射率が変化し、画像を表示させることができる。
【0088】
また、上記第1の実施の形態と同様、通常表示を行う一方で、感圧導電層18Bを用いた手書き入力が可能である。
【0089】
ここで、本実施の形態では、感圧導電層18Bが、TFT19のソース電極19sと、ソース線110Sとの間に配置されている。TFT19のドレイン電極19dは、表示素子10Aの第1電極14に接続されている。これにより、手書き入力によって、感圧導電層18Bが導通状態になったとしても、TFT19が導通していない場合は、表示になんら影響を与えない。一方、ゲート線110G2を通じてTFT19を導通させた状態において、手書き入力が行われれば、感圧導電層18BとTFT19とを介して、ソース線110Sから、第1電極14に電圧が供給される。このように、本実施の形態では、TFT19を用いて、手書き入力の可否を制御することができる。これを利用して、例えば次のような駆動を行うことができる。
【0090】
即ち、画素アレイ部20A内の全画素P2のうちの選択的な画素P2に配置されたTFT19をオン状態に制御する(導通させる)ことにより、感圧導電層18Bを用いた入力の範囲(入力可能な範囲)を制限する駆動を行うことができる。
【0091】
図16は、本実施の形態の駆動動作を説明するための模式図である。外枠の表示画面には、図示しないゲート線110G1,110G2とソース線110Sとが接続されている。通常表示に関しては、ゲート線110G1およびソース線110Sを用いて、表示画面全体に画像を表示することができる。一方、手書き入力に関しては、ゲートスキャン範囲A1に対応するゲート線110G2のみに、TFT19を導通させる電圧を印加する。一方、ソース電圧出力範囲A2に対応するソース線110Sに、手書きで表示させたい色に応じた電圧(例えば+15Vまたは−15V)を印加する。こうすることによって、手書き入力可能範囲A3に対応する画素P2においてのみ、TFT19および感圧導電層18Bを介した入力が可能となる。即ち、表示画面の中で、入力可能な領域と入力不可能な領域とを制御することができる。このような機能は、例えば、表示画面上に意図せずに手などを乗せた際などの誤入力を防止するためにも役立つ。例えば、全てのゲート線110G2に、TFT19が非導通となるような電圧を印加することで、画面全面を入力禁止にすることもできる。
【0092】
[効果]
本実施の形態においても、上記第1の実施の形態と同様、駆動基板11Aが画素P2毎にTFT12を含み、このTFT12上に形成された平坦化層18に、感圧導電層18Bが埋設されている。感圧導電層18Bを有することで、指やスタイラスなどを用いて加圧した箇所の表示素子10Aに電圧をダイレクトに印加できるため、画像を瞬時に表示することが可能となる。また、この感圧導電層18Bが、表示素子10Aの第1電極14よりも下方に配置されることから、指やスタイラスと表示面との間の距離が近づき、斜め方向から見た場合と正面方向から見た場合とにおいて見え方に差が生じにくい。よって、上記第1の実施の形態と同等の効果を得ることができる。
【0093】
また、本実施の形態では、TFT12とは異なるゲート線(ゲート線110G2)に接続されたTFT19を備え、感圧導電層18BがそのTFT19のソース電極19sとソース線110Sとの間に配置されている。これにより、全画素P2のうちの選択的な画素P2に配置されたTFT19をオン状態に制御することにより、手書き入力の可否を制御する駆動、あるいは手書き入力可能な範囲を制限する駆動を行うことができ、誤入力等を防止することができる。
【0094】
<第3の実施の形態>
[構成]
図17は、本開示の第3の実施形態に係る表示装置の画素P1の構成を、表示駆動/検出回路(表示駆動/検出回路21)と共に表したものである。本実施の形態では、画素P1(画素アレイ部10)の構成は、上記第1の実施の形態と同様であり、図1に示した表示制御部51と、ゲート駆動ユニット52と、ソース駆動ユニット53と、中央制御部50とにより駆動される。但し、本実施の形態では、画素P1に、表示駆動/検出回路21が接続されている。
【0095】
表示駆動/検出回路21は、表示駆動機能と電荷検出機能とを切り替え可能に保持する回路部である。一般的に、電気泳動表示装置では、電気泳動表示素子を動作させるために、映像に応じた電圧(信号電圧)を出力するタイプの表示駆動回路21Aが接続されるが、本実施の形態では、この表示駆動回路21Aに加えて、電荷検出回路21Bを併設している。これらの表示駆動回路21Aおよび電荷検出回路21Bは、共有の制御線(ここではソース線110S)により各画素P1に接続されている。
【0096】
表示駆動回路21Aは、ソース線110Sに信号電圧を出力する回路部である。電荷検出回路21Bは、容量素子13に蓄積された電荷をソース線110Sを介して検出する回路部である。これらの表示駆動回路21Aおよび電荷検出回路21Bは、1つの駆動ICとしてまとめて形成されていても良いし、それぞれ別々のICとして並列に接続されていてもよい。これらの表示駆動回路21Aおよび電荷検出回路21Bは、例えばスイッチなどで切り替え可能に配置され、表示駆動動作と電荷検出動作とを選択的に行うことができる。
【0097】
[駆動方法]
本実施の形態では、上記第1の実施の形態と同様、TFT12を用いたアクティブマトリクス駆動により、各画素P1が電圧駆動される。これにより、画素P1毎に表示体15に電圧が印加され、この印加電圧の大きさおよび極性に応じて、表示体15における光反射率が変化し、画像を表示させることができる。また、上記第1の実施の形態と同様、通常表示を行う一方で、感圧導電層18Aを用いた手書き入力が可能である。
【0098】
ここで、手書き入力後には、表示素子10Aと容量素子13に、感圧導電層18Aを介してソース線110Sから供給された電圧に応じた電荷が蓄積されている。上記第1の実施の形態でも述べたように、この電荷を抜き取り、表示素子10Aに保持された電圧を解消する駆動を行うことが望ましい。またこれは、表示駆動回路21Aを用いて表示素子10Aに0Vを印加することで実現できる。
【0099】
但し、本実施の形態では、電荷を抜き出す駆動を行う前に、容量素子13に蓄積された電荷を検出する駆動を行う。図18にその処理フローを示す。
【0100】
まず、手書き入力を待つ状態において、ソース線110Sに表示駆動回路21Aを接続し、手書き入力用の電圧を出力する(ステップS21)。この後、手書き入力がなされると(ステップS22)、ソース線110Sに印加された電圧は、感圧導電層18Aを経由し、更に第1電極14を介してドレイン電極12Sに印加される。この結果、入力箇所の表示素子10Aに電圧が印加されて表示状態が変化し、これにより、画像が表示される(ステップS23)。同時に、容量素子13には、ソース線110Sから供給された電圧に対応する電荷が蓄積される。
【0101】
次に、容量素子13に蓄積された電荷を送出する(ステップS24)。具体的には、通常表示時と同様にゲート線110Gに電圧を印加してTFT12を導通させる。これにより、ソース線110Sには、TFT12経由で容量素子13に蓄積されていた電荷に対応した電圧がかかる(電荷が送出される)。一方で、ソース線110Sには、電荷検出回路21Bを接続させる。これにより、電荷検出回路21Bが電荷(電圧)を検出する(ステップS25)。手書き入力された時に蓄積された電荷を取り出すことが可能となる。
【0102】
最後に(電荷検出の後に)、容量素子13に蓄積された電荷を抜き出す(リセットする)駆動を行う(ステップS26)。具体的には、表示駆動回路21Aがソース線110Sに接続された状態で、上記第1の実施の形態と同様、表示素子10Aに0Vを書き込むことで、画素P1内の容量素子13に蓄積された電荷を抜き出すことができる。
【0103】
尚、電荷検出回路21Bの入力インピーダンスは、ソース線110Sに生じた電圧を乱さない程度に高く設定されている。逆に、表示駆動回路21Aの出力インピーダンスは、ソース線110Sの電圧を十分制御できるよう、低く設定されている。
【0104】
[効果]
本実施の形態においても、上記第1の実施の形態と同様、画素P1が、平坦化層18に埋設された感圧導電層18Aを有している。感圧導電層18Aを有することで、指やスタイラスなどを用いて加圧した箇所の表示素子10Aに電圧をダイレクトに印加できるため、画像を瞬時に表示することが可能となる。また、この感圧導電層18Aが、表示素子10Aの第1電極14よりも下方に配置されることから、視差が生じにくい。よって、上記第1の実施の形態と同等の効果を得ることができる。
【0105】
また、本実施の形態では、画素P1に接続された電荷検出回路21Bを有することで、手書き入力後に各画素P1に蓄積された電荷を、TFT12を介して検出することができる。これにより、手書き入力された領域の情報を、外部に取り出す、あるいは記憶部(後述)に記憶させることが可能である。
【0106】
<第4の実施の形態>
[構成]
図19は、本開示の第4の実施形態に係る画素アレイ部(画素アレイ部20B)の要部構成を表したものである。図20は、画素アレイ部20Bに配置された画素(画素P3)の構成を表したものである。本実施の形態の画素アレイ部20Bも、上記第1の実施の形態の画素アレイ部10と同様、表示制御部51と、ゲート駆動ユニット52と、ソース駆動ユニット53と、中央制御部50とにより駆動される。また、上記第2の実施の形態と同様、中央制御部50により制御される副ゲート駆動ユニットが用いられ、副ゲート駆動ユニットからは、後述のゲート線(ゲート線110G2)が行方向に沿って延設されている。更に、上記第3の実施の形態と同様、画素P3には、表示駆動/検出回路21が接続されている。
【0107】
画素アレイ部20Bは、上記第1の実施の形態の画素アレイ部10と同様、例えばマトリクス状に配置された複数の画素P3を含み、薄膜トランジスタを用いたアクティブマトリクス駆動方式によって表示駆動されるものである。また、画素アレイ部20Bは、例えば画素P3毎に電気泳動表示素子などの表示素子10Aを含み、印加される電圧に応じて光反射率を変化させ、文字や画像を表示するものである。この画素アレイ部20Bは、上述のゲート駆動ユニット52、ソース駆動ユニット53および副ゲート駆動ユニット(図示せず)に接続されている。ゲート駆動ユニット52から行方向に沿って延設された複数のゲート線110G1と、ソース駆動ユニット53から列方向に沿って延設された複数のソース線110Sとの各交点に、画素P3が形成されている。
【0108】
画素アレイ部20Bは、例えば、駆動基板11A(バックプレーン)上に、表示素子10A(第1電極14A,14B、表示体15および第2電極16)を備えている。画素アレイ部20Bでは、表示体15が、隔壁123によって画素P3毎に分離されている。また、第2電極16上には、支持基板17が設けられている。第1電極14Aは、表示駆動用の画素電極であり、第1電極14Bは、電荷蓄積用の画素電極である。これらの第1電極14A,14Bは、電気的に分離されて平坦化層18上に配置されている。
【0109】
画素P3は、上記第1の実施の形態と同様、表示素子10A、TFT12および容量素子13を含んで構成されている。また、画素P3は、TFT12に並列接続された感圧導電層(感圧導電層18C1)を有している。
【0110】
但し、本実施の形態では、画素P3が、更に、電荷蓄積回路として、TFT12とは異なるゲート線(ゲート線110G2)に接続されたTFT22と、容量素子23とを含んで構成されている。また、感圧導電層18C1に近接した位置に、感圧導電層18C2が配置されている。駆動基板11Aは、例えば、TFT12,22、容量素子13,23、ゲート線110G1、110G2、ソース線110Sおよび共通電圧供給線110Cなどを含み、表面が平坦化層18によって覆われている。この平坦化層18に、感圧導電層18C1,18C2が埋設されている。
【0111】
尚、平坦化層18の一部には、リソグラフィ法などを用いて開口部(コンタクトホール)が設けられ、この開口部に第1電極14A,14Bの材料が埋め込まれることで、コンタクト部122a,122bが形成されている。コンタクト部122aにより、第1電極14Aと、容量素子13およびTFT12(ドレイン電極12d)とが電気的に接続されている。コンタクト部122bにより、第1電極14Bと、TFT22(ドレイン電極22d)および容量素子23とが電気的に接続されている。
【0112】
TFT22は、例えば、ゲート(ゲート電極22g)、ソース(ソース電極22s)およびドレイン(ドレイン電極22d)を有する3端子型の薄膜トランジスタである。このTFT22は、本開示における「第3の薄膜トランジスタ」の一具体例に相当する。TFT22の半導体層221には、例えばペンタセンなどの有機半導体が用いられてもよいし、あるいはアモルファスシリコン、ポリシリコンまたは酸化物などの無機半導体が用いられてもよい。また、TFT22の素子構造は、ここでは逆スタガー構造(いわゆるボトムゲート型)としているが、特に限定されず、スタガー構造(いわゆるトップゲート型)であっても構わない。また、pチャネル型のMOSFETにより構成されていてもよいし、nチャネル型のMOSFETにより構成されていてもよい。
【0113】
容量素子23の一端は、例えばドレイン電極22dから構成され(ドレイン電極22dに電気的に接続され)、容量素子23の他端(Cs電極231)は、共通電圧供給線110Cに接続されている。
【0114】
感圧導電層18C1,C2は、平坦化層18に埋設されている(平坦化層18に設けられた開口部に埋め込み形成されている)。この感圧導電層18C1,C2は、上記第1の実施の形態の感圧導電層18Aと同様、加圧により導電経路(表示素子10Aへの電圧印加経路)を形成する素子であり、加圧状態に応じて、電気抵抗が変化する構造物(例えば、図5Aおよび図5Bに示したような感圧導電ゴム)により構成されている。これらの感圧導電層18C1,18C2は、それぞれ独立の回路配線上に形成されるが、画素P3内では近接して配置されている。具体的には、表示装置の表面をスタイラス等で加圧した際に、それぞれが同時に導通する程度にまで、感圧導電層18C1,18C2が近い位置に配置されていればよい。
【0115】
感圧導電層18C1は、TFT12と並列回路を成すように配置されている。感圧導電層18C1は、厚み方向における一端が、TFT12のドレイン電極12d、第1電極14Aおよび容量素子13に接続されている。また、感圧導電層18C1の厚み方向における他端が、TFT12のソース電極12sおよびソース線110Sに接続されている。即ち、表示素子10A(第1電極14A)とソース線110Sとが、感圧導電層18C1を介して(経由して)、接続されている。これらの第1電極14Aとソース線110Sとは、感圧導電層18C1の非加圧状態では、電気的に導通しないが、感圧導電層18C1の加圧状態では、上記の導電経路Rにより電気的に導通する。
【0116】
感圧導電層18C2は、ソース線110Sと第1電極14Bとの間に配置され、容量素子23の一端と接続されている。これらの第1電極14B(容量素子23)とソース線110Sとは、感圧導電層18C2の非加圧状態では、電気的に導通しないが、感圧導電層18C2の加圧状態では、上記の導電経路Rにより電気的に導通する。
【0117】
本実施の形態では、TFT12のゲート(ゲート電極12g)は、ゲート線110G1に接続されている。TFT22のゲート(ゲート電極22g)は、ゲート線110G2に接続されている。即ち、TFT22には、TFT12とは異なる制御信号が印加され、TFT22は、TFT12と異なるタイミングでオン状態およびオフ状態が切り替えられる。
【0118】
TFT12のソースおよびドレインのうちの第1の端子(ここでは、ソース電極12s)は、ソース線110Sに接続されている。TFT12の第2の端子(ここでは、ドレイン電極12d)は、容量素子13の一端(一対の電極のうちの一方の電極)と、表示素子10Aの第1電極14Aとに接続されている。
【0119】
TFT22のソースおよびドレインのうちの第1の端子(ここでは、ドレイン電極22d)が、容量素子23と電気的に接続されると共に、TFT22の第2の端子(ここでは、ソース電極22s)が、ソース線110Sと電気的に接続されている。
【0120】
ここで、上記構成例では、第1電極14Bを、表示体15下に、第1電極14Aと隣接して配置したが、電荷蓄積回路は、表示駆動回路とは電気的に独立に動作するため、異なる配線経路で図20の等価回路を満たすことができれば、この位置に限定されるものではない。第1電極14Bの位置を画素P3外にずらすことで、表示用の第1電極14Aの画素P3内での占有面積を拡げることができる。また、画素P3内に蓄積された電荷は、表示直後に抜き出すことが望ましいが、第1電極14Bが画素P3外に配置されていれば、容量素子23に蓄積された電荷をしばらく放置しておいても表示に影響を与えにくい。したがって、電荷検出回路21Bの検出能力が低く、検出に時間がかかる場合などに有効であり、任意のタイミングで電荷検出を実施することができる。
【0121】
[駆動方法]
本実施の形態では、上記第1の実施の形態と同様、TFT12を用いたアクティブマトリクス駆動により、各画素P3が電圧駆動される。これにより、画素P3毎に表示体15に電圧が印加され、この印加電圧の大きさおよび極性に応じて、表示体15における光反射率が変化し、画像を表示させることができる。また、上記第1の実施の形態と同様、通常表示を行う一方で、感圧導電層18C1,C2を用いた手書き入力が可能である。
【0122】
本実施の形態では、手書き入力時において、感圧導電層18C1を経由して、ソース線110S(ソース電極12s)と第1電極14Aの間が導通する。これと同時に、感圧導電層18C2を経由して、ソース線110S(ソース電極22s)と第1電極14Bとが導通する。このように、手書き入力時の加圧によって、2つの感圧導電層18C1,18C2がそれぞれに対応する回路を同時に導通させることになる。これにより、表示素子10Aへ電圧が印加されると共に、容量素子13へ電荷が蓄積される。また同時に、容量素子23にも電荷が蓄積される。
【0123】
また、容量素子23に蓄積された電荷は、電荷検出回路21Bにより検出することができる。具体的には、ゲート線110G2に電圧を印加してTFT22を導通させる。これにより、ソース線110Sには、TFT22経由で容量素子23に蓄積されていた電荷に対応した電圧がかかる(電荷が送出される)。一方で、ソース線110Sには、電荷検出回路21Bを接続させる。これにより、電荷検出回路21Bが電荷(電圧)を検出し、手書き入力された時に蓄積された電荷を取り出すことが可能となる。
【0124】
このように、本実施の形態では、電荷蓄積回路として、容量素子23と、TFT12とは異なるゲート線(ゲート線110G2)に接続されたTFT22とを設けることで、この電荷蓄積回路を用いて、任意のタイミングで、容量素子23に蓄積された電荷を検出することができる。
【0125】
[効果]
本実施の形態においても、上記第1の実施の形態と同様、画素P3が、平坦化層18に埋設された感圧導電層18C1,18C2を有している。これにより、指やスタイラスなどを用いて加圧した箇所の表示素子10Aに電圧をダイレクトに印加できるため、画像を瞬時に表示することが可能となる。また、この感圧導電層18C1,18C2が、表示素子10Aの第1電極14よりも下方に配置されることから、視差が生じにくい。よって、上記第1の実施の形態と同等の効果を得ることができる。
【0126】
また、本実施の形態では、画素P3に接続された電荷検出回路21Bを有することで、手書き入力後に各画素P1に蓄積された電荷を、TFT12を介して検出することができる。これにより、上記第3の実施の形態と同等の効果を得ることができる。
【0127】
更に、本実施の形態では、画素P3に、表示駆動回路とは独立して電荷蓄積回路(TFT22,容量素子23)が設けられることで、次のような効果を得ることができる。即ち、電荷検出のために、ソース線110Sと容量素子13とが接続されると、電荷が抜け過ぎてしまうことがあり、画像表示に影響が出ることもある。本実施の形態では、電荷蓄積用の容量素子23を用いて(表示用の容量素子13を使わずに)、電荷の検出が可能であることから、表示に影響を与えにくい。良好な表示品位を確保することが可能となる。
【0128】
<第5の実施の形態>
[構成]
図21は、本開示の第5の実施形態の表示装置の全体構成を表したものである。この表示装置は、上記第1の実施の形態の表示装置1と同様、例えば電気泳動表示素子等の表示素子を用いた光反射率制御により画像を表示するモノクロ反射型表示装置である。また、この表示装置は、上記第4の実施の形態における画素アレイ部20Bと、表示制御部51と、ゲート駆動ユニット52と、ソース駆動ユニット53Aと、副ゲート駆動ユニット54と、中央制御部50とを備える。また、中央制御部50には、記憶部55A,55Bが接続されている。表示制御部51と、ゲート駆動ユニット52と、ソース駆動ユニット53Aと、副ゲート駆動ユニット54と、中央制御部50が、本開示における「駆動部」の一具体例に相当する。
【0129】
ゲート駆動ユニット52は、表示制御部51から供給される制御信号に従って複数のゲート線110G1に対してゲート信号(走査信号)を順次印加することにより、複数の画素P3を順次選択するものである。
【0130】
ソース駆動ユニット53Aは、表示駆動回路21Aおよび電荷検出回路21Bを含む表示駆動/検出回路21を有している。表示駆動/検出回路21は、ソース線110Sに接続されている。表示駆動回路は、表示制御部51から供給される制御信号に従って、画像信号に対応するアナログの信号を生成し、各ソース線110Sに印加するものである。電荷検出回路は、例えば中央制御部50から供給される制御信号に従って、ソース線110Sに送出された電荷を検出ための回路部である。
【0131】
副ゲート駆動ユニット54は、例えば中央制御部50から供給される制御信号に従って複数のゲート線110G2に対してゲート信号(走査信号)を順次または一括して印加することにより、複数の画素P3に配置された各TFT22のオン状態およびオフ状態を制御するものである。この副ゲート駆動ユニット54は、例えば、上記第2の実施の形態におけるTFT19および第3,4の実施の形態におけるTFT22のオンオフ制御に用いることができる。
【0132】
これにより、ソース駆動ユニット53Aにより各ソース線110Sに対して印加された表示用の信号(信号電圧)が、ゲート駆動ユニット52により選択された画素P3に対して印加される。あるいは、副ゲート駆動ユニット54によるTFT22の制御により各画素P3から送出された電荷(電圧)が、ソース駆動ユニット53A(電荷検出部)により検出される。
【0133】
記憶部55Aは、例えば表示素子10Aに表示される画像情報を格納する画像メモリである。記憶部55Bは、例えば手書き入力に基づいて得られた情報(手書き入力の行われた領域の位置情報、以下「書き込み情報」とする)を格納する画像メモリである。本実施の形態では、その書き込み情報が、通常表示に用いられる画像情報と別々に保持されている。但し、これらの書き込み情報と、通常表示用の情報とが合成され、1つの記憶部に保持されていてもよい。
【0134】
上記第3,4の実施の形態で述べたように、手書き入力後に画素内に蓄積された電荷は、ゲート線110Gあるいはゲート線110G2を制御して、ソース線110Sから取り出すことができる。本実施の形態の表示装置では、検出された情報に所定の処理を施すことにより書き込み情報として保存する、あるいは、書き込み情報を表示駆動回路を用いて表示(再表示)する駆動を行う。
【0135】
具体的には、電荷検出回路21Bにより得られた検出信号のパルス数を数えるなどの演算処理を行うことで、画素アレイ部20Bの走査線番号(行に相当)の情報を得ることができる。また、電荷検出回路21Bは、各画素P3のソース線110Sの分だけ配置されていることから、どの列の電荷検出回路21Bから値を取得したかを検出信号から算出することができ、これにより列番号(列に相当)の情報を取得することができる。即ち、検出信号を、画素アレイ部20BのXY座標と対応づけて取得することが可能である。手書き入力後に検出処理および演算処理を経て取得された、手書き入力による書き込み情報(位置情報)は、中央制御部50において演算処理が施されたり、記憶部55Bに格納したり、ビットマップデータやベクトルデータに変換されてファイルとして装置外部に取り出すことが可能である。逆にファイルから読み出すことも当然ながら可能である。さらに、記憶部55Bに格納されている書き込み情報に基づいて、表示駆動回路を用いて表示素子10Aを駆動し、画素アレイ部20Bに表示することもできる。あるいは、記憶部55Bに格納されている書き込み情報と、記憶部55Aに格納された映像情報とを重ね合わせて表示用の画像を生成し、生成した画像を、画素アレイ部20Bに表示することもできる。これは例えば、過去に描いた書き込み情報を、ファイルから読み出して再表示する、といったことを可能にする。
【0136】
以上のように、本実施の形態によれば、手書き入力による書き込み情報を記録したり、再表示したりすることが可能となる。
【0137】
<適用例>
次に、上述の実施の形態および変形例において説明した表示装置の適用例について説明する。ただし、以下で説明する電子機器の構成はあくまで一例であり、その構成は適宜変更可能である。
【0138】
図22は、適用例に係るタブレット型ディスプレイの外観構成を表している。このタブレット型ディスプレイは、例えば、筐体320の内部に、上記第1の実施の形態の表示装置1を備えたものである。
【0139】
以上、実施形態を挙げて本開示を説明したが、本開示は実施形態で説明した態様に限定されず、種々の変形が可能である。例えば、上記実施の形態において説明した構成要素を全て備える必要はなく、更に他の構成要素を含んでいてもよい。また、上述した構成要素の材料や厚みは一例であり、記載したものに限定されるものではない。
【0140】
尚、上記実施の形態等において説明した効果は一例であり、本開示の効果は、他の効果であってもよいし、更に他の効果を含んでいてもよい。
【0141】
尚、本開示内容は以下のような構成であってもよい。
(1)
画素毎に第1の薄膜トランジスタを含むと共に、前記第1の薄膜トランジスタ上に平坦化層を有する駆動基板と、
前記駆動基板上に、第1電極、表示体および第2電極をこの順に有する表示素子と、
前記平坦化層に埋設されると共に、加圧により前記表示素子への電圧印加経路を形成する感圧導電層と
を備えた
表示装置。
(2)
前記感圧導電層は、前記第1の薄膜トランジスタと電気的に並列に接続されている
上記(1)に記載の表示装置。
(3)
前記表示素子を駆動する駆動部を備え、
前記駆動基板は、画素毎に、前記表示素子と電気的に並列に接続された第1の容量素子を含み、
前記駆動部は、前記感圧導電層を用いた入力後に前記第1の容量素子に蓄積された電荷を抜き出す駆動を行う
上記(1)または(2)に記載の表示装置。
(4)
前記画素では、
前記第1の薄膜トランジスタのソースおよびドレインのうちの第1の端子がソース線に接続されると共に、前記第1の薄膜トランジスタの第2の端子が、前記表示素子の第1電極に電気的に接続され、
前記感圧導電層は、前記第1の薄膜トランジスタと並列回路を成す
上記(1)〜(3)のいずれか1つに記載の表示装置。
(5)
前記画素は、前記第1の薄膜トランジスタとは異なるゲート線に接続された第2の薄膜トランジスタを含み、
前記画素では、
前記第1の薄膜トランジスタのソースおよびドレインのうちの第1の端子がソース線に接続されると共に、前記第1の薄膜トランジスタの第2の端子が、前記表示素子の前記第1電極に電気的に接続され、
前記感圧導電層は、前記第2の薄膜トランジスタのソースおよびドレインのうちの第1の端子と前記ソース線との間に配置され、
前記第2の薄膜トランジスタの第2の端子は、前記表示素子の前記第1電極と電気的に接続されている
上記(4)に記載の表示装置。
(6)
前記表示素子を駆動する駆動部を備え、
前記駆動部は、前記複数の画素のうちの選択的な画素に配置された前記第2の薄膜トランジスタをオン状態に制御することにより、前記感圧導電層を用いた入力の範囲を制限する駆動を行う
上記(5)に記載の表示装置。
(7)
前記駆動基板は、画素毎に、前記表示素子と電気的に並列に接続された第1の容量素子を含み、
各画素に信号電圧を供給するための表示駆動回路と、
前記第1の容量素子に蓄積された電荷を検出するための電荷検出回路と
を更に備えた
上記(1)〜(6)のいずれか1つに記載の表示装置。
(8)
前記表示素子を駆動する駆動部を備え、
前記駆動部は、前記電荷検出回路を用いた電荷検出動作の後に、前記第1の容量素子に蓄積された電荷を抜き出す駆動を行う
上記(7)に記載の表示装置。
(9)
前記表示駆動回路と前記電荷検出回路とは共有の制御線により前記画素に接続されている
上記(7)または(8)に記載の表示装置。
(10)
前記画素は、
前記第1の薄膜トランジスタとは異なるゲート線に接続された第3の薄膜トランジスタと、
前記第1の薄膜トランジスタと並列回路を成す、前記感圧導電層としての第1の感圧導電層と、
前記第1の感圧導電層と近接して配置された第2の感圧導電層と、
前記第2の感圧導電層を介してソース線に接続された第2の容量素子と
を有し、
前記画素では、
前記第1の薄膜トランジスタのソースおよびドレインのうちの第1の端子がソース線と電気的に接続されると共に、前記第1の薄膜トランジスタの第2の端子が、前記表示素子の前記第1電極と電気的に接続され、
前記第3の薄膜トランジスタのソースおよびドレインのうちの第1の端子が、前記第2の容量素子と電気的に接続されると共に、前記第3の薄膜トランジスタの第2の端子が、前記ソース線と電気的に接続されている
上記(4)に記載の表示装置。
(11)
各画素に信号電圧を供給するための表示駆動回路と、
前記第2の容量素子に蓄積された電荷を検出するための電荷検出回路と
を更に備えた
上記(10)に記載の表示装置。
(12)
前記感圧導電層を介した入力に基づいて得られた書き込み情報を記憶する記憶部を備えた
上記(1)〜(11)のいずれか1つに記載の表示装置。
(13)
前記駆動部は、前記記憶部に記憶された書き込み情報に基づいて前記表示素子を駆動する
上記(12)に記載の表示装置。
(14)
前記表示体は、絶縁性液体と、繊維状構造体と、電気泳動粒子とを有するものである
上記(1)〜(13)のいずれか1つに記載の表示装置。
【符号の説明】
【0142】
1…表示装置、10,20A,20B…画素アレイ部、10A…表示素子、11A…駆動基板、11,17…支持基板、12,19,22…TFT、13,23…容量素子、14,14A,14B…第1電極、15…表示体、16…第2電極、18…平坦化層、18A,18B,18C1,18C2…感圧導電層、21…表示駆動/検出回路、21A…表示駆動回路、21B…検出回路、50…中央制御部、51…表示制御部、52…ゲート駆動ユニット、53,53A…ソース駆動ユニット、54…副ゲート駆動ユニット、55A,55B…記憶部、P1,P2,P3…画素、110G,110G1,110G2…ゲート線、110S…ソース線、110C…共通電圧供給線。
図1
図2
図3
図4
図5A
図5B
図6A
図6B
図7A
図7B
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22