特開2016-225398(P2016-225398A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ イビデン株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2016-225398(P2016-225398A)
(43)【公開日】2016年12月28日
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 23/12 20060101AFI20161205BHJP
【FI】
   H01L23/12 501P
   H01L23/12 F
【審査請求】未請求
【請求項の数】10
【出願形態】OL
【全頁数】18
(21)【出願番号】特願2015-108577(P2015-108577)
(22)【出願日】2015年5月28日
(71)【出願人】
【識別番号】000000158
【氏名又は名称】イビデン株式会社
(74)【代理人】
【識別番号】100091096
【弁理士】
【氏名又は名称】平木 祐輔
(74)【代理人】
【識別番号】100105463
【弁理士】
【氏名又は名称】関谷 三男
(74)【代理人】
【識別番号】100129861
【弁理士】
【氏名又は名称】石川 滝治
(74)【代理人】
【識別番号】100169410
【弁理士】
【氏名又は名称】小町 澄輝
(72)【発明者】
【氏名】山田 茂
(72)【発明者】
【氏名】苅谷 隆
(72)【発明者】
【氏名】閑野 義則
(72)【発明者】
【氏名】國枝 雅敏
(57)【要約】
【課題】放熱性及び実装性を高めることができる半導体装置を提供する。
【解決手段】半導体装置1は、アクティブ面13aと該アクティブ面13aの反対側の非アクティブ面13bとを有する半導体素子13と、半導体素子13を取り囲んで封止する封止樹脂層30と、半導体素子13及び封止樹脂層30の上に形成されるビルドアップ層20とを備える。ビルドアップ層20の第1主面20aの上には導体パッド25が形成され、ビルドアップ層20の内部にはビア導体24,26が形成されている。半導体素子13のビルドアップ層20と接する表面13cは平坦である。半導体素子13の非アクティブ面13bは封止樹脂層30より露出し、且つ湾曲した凸面である。
【選択図】図1
【特許請求の範囲】
【請求項1】
アクティブ面と、該アクティブ面の反対側の非アクティブ面と、該アクティブ面側に設けられる複数の端子とを有する半導体素子と、
前記半導体素子を取り囲んで封止する封止樹脂層と、
第1主面と該第1主面の反対側の第2主面とを有し、前記第1主面が上に向くように前記半導体素子及び前記封止樹脂層の上に形成されるビルドアップ層と、
前記ビルドアップ層の前記第1主面側に形成され、他のプリント配線板と接続するための複数の導体部材と、
前記ビルドアップ層の内部に形成され、前記端子と前記導体部材とを電気的に接続する複数のビア導体と、
を備える半導体装置であって、
前記半導体素子の前記非アクティブ面は前記封止樹脂層より露出し、且つ湾曲した凸面である。
【請求項2】
請求項1に記載の半導体装置において、
前記半導体素子は、前記アクティブ面の上方に位置し前記ビルドアップ層と接する表面を更に有し、
前記半導体素子の前記ビルドアップ層と接する表面は平坦である。
【請求項3】
請求項2に記載の半導体装置において、
前記アクティブ面は湾曲した凹面であり、
前記アクティブ面側に設けられる前記複数の端子は、前記アクティブ面の湾曲方向に沿って中央から両端に行くにつれ、その厚さが小さくなっている。
【請求項4】
請求項2又は3に記載の半導体装置において、
前記端子の上表面は、前記半導体素子の前記ビルドアップ層と接する表面と同一平面に位置している。
【請求項5】
請求項1〜4のいずれか一項に記載の半導体装置において、
外部に露出する前記導体部材の最表面は、前記第1主面と同一平面に位置している。
【請求項6】
請求項1〜4のいずれか一項に記載の半導体装置において、
外部に露出する前記導体部材の最表面は、前記第1主面より外部に突出している。
【請求項7】
請求項1〜6のいずれか一項に記載の半導体装置において、
前記半導体素子の前記端子は、再配線層によって形成されている。
【請求項8】
請求項1〜7のいずれか一項に記載の半導体装置において、
前記ビルドアップ層の前記第1主面の上には、前記導体部材の少なくとも一部を外部に露出させる開口を有するソルダーレジスト層又はモールド樹脂層が形成されている。
【請求項9】
請求項1〜8のいずれか一項に記載の半導体装置において、
前記半導体素子の前記端子は、銅めっき膜により形成されている。
【請求項10】
請求項1〜9のいずれか一項に記載の半導体装置において、
前記導体部材は、導体パッド又は導体ポストである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体素子を有する半導体装置に関する。
【背景技術】
【0002】
従来、このような分野の技術として、例えば下記特許文献に記載されるものがある。特許文献1に記載の半導体装置は、基板の上にパッド、絶縁層、保護膜及び再配線を設けてなる半導体素子と、半導体素子を封止する絶縁膜と、絶縁膜の上に設けられて接続パッドを有する上層再配線とを備えている。そして、上層再配線の接続パッドは、半導体素子の周壁面より外側の絶縁膜上に配置されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特許第3951854号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかし、上述の半導体装置では、半導体素子を封止する絶縁膜が該半導体素子の上表面全体及び周壁面全体に設けられているため、半導体素子の作動時に発生した熱を効率良く周囲に放出し難く、放熱性を高めることが困難であると考えられる。
【0005】
本発明は、放熱性及び実装性を高めることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記課題を解決する本発明の半導体装置は、アクティブ面と、該アクティブ面の反対側の非アクティブ面と、該アクティブ面側に設けられる複数の端子とを有する半導体素子と、前記半導体素子を取り囲んで封止する封止樹脂層と、第1主面と該第1主面の反対側の第2主面とを有し、前記第1主面が上に向くように前記半導体素子及び前記封止樹脂層の上に形成されるビルドアップ層と、前記ビルドアップ層の前記第1主面側に形成され、他のプリント配線板と接続するための複数の導体部材と、前記ビルドアップ層の内部に形成され、前記端子と前記導体部材とを電気的に接続する複数のビア導体と、を備える半導体装置であって、前記半導体素子の前記非アクティブ面は前記封止樹脂層より露出し、且つ湾曲した凸面である。
【発明の効果】
【0007】
本発明によれば、放熱性及び実装性を高めることができる。
【図面の簡単な説明】
【0008】
図1】第1実施形態に係る半導体装置を示す断面図である。
図2A】半導体素子の製造方法を説明する工程図である。
図2B】半導体素子の製造方法を説明する工程図である。
図2C】半導体素子の製造方法を説明する工程図である。
図2D】半導体素子の製造方法を説明する工程図である。
図2E】半導体素子の製造方法を説明する工程図である。
図3A】半導体装置の製造方法を説明する工程図である。
図3B】半導体装置の製造方法を説明する工程図である。
図3C】半導体装置の製造方法を説明する工程図である。
図3D】半導体装置の製造方法を説明する工程図である。
図4A】半導体装置の製造方法を説明する工程図である。
図4B】半導体装置の製造方法を説明する工程図である。
図4C】半導体装置の製造方法を説明する工程図である。
図4D】半導体装置の製造方法を説明する工程図である。
図5A】半導体装置の製造方法を説明する工程図である。
図5B】半導体装置の製造方法を説明する工程図である。
図5C】半導体装置の製造方法を説明する工程図である。
図5D】半導体装置の製造方法を説明する工程図である。
図6】第2実施形態に係る半導体装置を示す断面図である。
図7】第3実施形態に係る半導体装置を示す断面図である。
図8】第4実施形態に係る半導体装置を示す断面図である。
図9】第5実施形態に係る半導体装置を示す断面図である。
図10】第6実施形態に係る半導体装置を示す断面図である。
図11】第7実施形態に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【0009】
以下、図面を参照して本発明に係る半導体装置の実施形態について説明する。図面の説明において同一の要素には同一符号を付し、重複説明は省略する。
【0010】
<第1実施形態>
本実施形態に係る半導体装置1は、半導体素子13と、半導体素子13の周囲に配置される封止樹脂層30と、半導体素子13及び封止樹脂層30の上に形成され、複数の絶縁層を積層してなるビルドアップ層20とを備えている。半導体素子13は、アクティブ面13aと、該アクティブ面13aの反対側の非アクティブ面13bとを有する。アクティブ面13aは湾曲した凹面であり、非アクティブ面13bは外部に露出し、湾曲した凸面である。アクティブ面13aと非アクティブ面13bは同じ曲率で形成されている。ここでの湾曲は、非アクティブ面13bの全体に亘って湾曲する場合のみならず、部分的に湾曲する場合も含む。
【0011】
半導体素子13の下部には、基板14(例えばSi)が配置されている。本実施形態では、基板14の上表面は半導体素子13のアクティブ面13a、基板14の下表面は非アクティブ面13bを構成している。アクティブ面13aの上には、アルミニウム材料からなる基板端子15が複数設けられている。これらの基板端子15は、同じ厚さを有し、アクティブ面13aの湾曲形状に沿って一定の間隔をもって配列されている。基板端子15の中央部を除くアクティブ面13aの上には、酸化シリコン等からなる絶縁膜17と、感光性ポリイミド等からなる保護膜18とがこの順序で積層されている。そして、絶縁膜17及び保護膜18は、アクティブ面13aと同じ曲率で湾曲している。
【0012】
基板端子15の中央部に対応する絶縁膜17及び保護膜18の位置には、基板端子15の中央部まで至る貫通孔19が設けられている。また、半導体素子13のアクティブ面13a側には、基板端子15と電気的に接続する端子16が複数形成されている。これらの端子16は、再配線によって形成されている。以下の説明において、端子16を「再配線層16」と称する。図1に示すように、再配線層16は、貫通孔19の内部及び保護膜18の上に形成され、下地金属層16a及びその上に形成される上層金属層16bによって構成されている。
【0013】
半導体素子13のアクティブ面13aの湾曲方向において、再配線層16の厚さは、アクティブ面13aの中央から両端に行くにつれて徐々に小さくなっている。これらの再配線層16の上表面16cは、同一平面上に揃っている。保護膜18の上には、更に絶縁膜10が形成されている。絶縁膜10は、周囲から再配線層16を封止するように保護膜18の全面に配置されている。絶縁膜10の上表面10aは、再配線層16の上表面16cと同一平面に位置している。絶縁膜10は、例えば層間樹脂絶縁層用の樹脂フィルム(味の素ファインテクノ(株)製、商品名:ABF−45SH)によって形成されている。なお、絶縁膜10は感光性樹脂によって形成されても良い。
【0014】
図1に示すように、半導体素子13は、アクティブ面13aの上方に位置し、ビルドアップ層20と接する表面13cを更に有する。この表面13cは平坦になっている。本実施形態では、半導体素子13のビルドアップ層20と接する表面13cは、再配線層16の上表面16c及び絶縁膜10の上表面10aによって構成されている。
【0015】
封止樹脂層30は、例えばシリカフィラーを含むエポキシ樹脂によって形成され、周囲から半導体素子13を取り囲んで封止している。封止樹脂層30の上表面(すなわち、ビルドアップ層20に隣接する面)30aは、半導体素子13のビルドアップ層20と接する表面13cと同一平面に位置している。一方、封止樹脂層30の下表面30bは、外部に露出している。この下表面30bは、封止樹脂層30のビルドアップ層20と反対側の面(すなわち、ビルドアップ層20から遠ざかる面)である。図1に示すように、半導体素子13の非アクティブ面13bは、封止樹脂層30の下表面30bより外部に露出している。
【0016】
ビルドアップ層20は、第1主面20aと該第1主面20aの反対側の第2主面20bとを有し、第1主面20aが上に向くように半導体素子13及び封止樹脂層30の上に形成されている。そして、第2主面20bは、半導体素子13及びビルドアップ層20と接する面になる。ビルドアップ層20は、半導体素子13側に設けられる絶縁層21を有する。絶縁層21は、半導体素子13の表面13c及び封止樹脂層30の上表面30aの上に積層され、再配線層16、絶縁膜10及び封止樹脂層30を覆っている。この絶縁層21は、例えば熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又はこれらの樹脂を含む樹脂複合体等により形成されている。
【0017】
絶縁層21の上には、無電解めっき層と電解めっき層とからなる導体層22が形成されている。絶縁層21の内部には、再配線層16と導体層22とを電気的に接続するビア導体24が複数形成されている。ビア導体24は、無電解めっき層と電解めっき層によって構成され、再配線層16と対応する絶縁層21の所定位置に配置されている。図1に示すように、ビア導体24は、円錐台形状を呈し、第1主面20aから第2主面20bに向かう方向に縮径されている。
【0018】
絶縁層21及び導体層22の上には、絶縁層23が更に積層されている。この絶縁層23は、絶縁層21と同じ材料によって形成されている。そして、絶縁層21及び絶縁層23のうち、絶縁層23が絶縁層21の上に位置するため、絶縁層23の上表面はビルドアップ層20の第1主面20aを構成し、絶縁層21の下表面はビルドアップ層20の第2主面20bを構成している。
【0019】
ビルドアップ層20の第1主面20aの上には、導体パッド(導体部材)25が複数形成されている。導体パッド25は、他のプリント配線板と接続するために設けられたものであり、無電解めっき層と電解めっき層によって構成されている。導体パッド25の最表面25aは、第1主面20aより突出し、外部に露出している。
【0020】
また、絶縁層23の内部には、導体パッド25と導体層22とを電気的に接続するビア導体26が複数形成されている。ビア導体26は、ビア導体24と同様に円錐台形状を呈し、第1主面20aから第2主面20bに向かう方向に縮径されている。そして、半導体素子13の複数の基板端子15のうち、一部は再配線層16及びビア導体24を介して導体層22と電気的に接続され、他の一部は、再配線層16、ビア導体24、導体層22及びビア導体26を介して導体パッド25と電気的に接続されている。更に、電気的に接続された基板端子15、再配線層16、ビア導体24、及びビア導体26のうち、一部は絶縁層21,23の積層方向に沿って直線状に積み重ねてスタック構造をなし、他の一部は積層方向に沿って位置をずらして積み重ねてオフセット構造をなしている。
【0021】
以上の構成を有する半導体装置1では、半導体素子13の非アクティブ面13bは封止樹脂層30より露出し、且つ湾曲した凸面であるので、従来と比べて外部との接する面積が大きくなる。従って、半導体素子13の作動時に発生する熱を効率良く外部に放出することができ、半導体装置1の放熱性を高めることができる。また、半導体素子13のビルドアップ層20と接する表面13cは、後述のように、化学機械研磨(Chemical Mechanical Polishing)による平坦面となり、該表面13cの上に形成されるビルドアップ層20の平坦性を確保でき、微細配線層の形成も可能である。
【0022】
更に、半導体素子13のアクティブ面13aは湾曲した凹面であり、再配線層16は、アクティブ面13aの湾曲方向に沿って中央から両端に行くにつれて厚さが徐々に小さくなっているので、半導体素子13のビルドアップ層20と接する表面13cの平坦性を保ちやすくなる。
【0023】
以下、本実施形態の半導体装置1の製造方法について説明するが、その前に図2A図2Eを参照して半導体素子13の製造方法について説明する。
【0024】
まず、基板端子15と絶縁膜17とを有する半導体素子13を用意し、基板端子15及び絶縁膜17の上に保護膜18を積層し、更に基板端子15の中央部を露出させるように絶縁膜17及び保護膜18を貫通する貫通孔19を形成する(図2A参照)。
【0025】
次に、保護膜18の上表面全体及び貫通孔19の内部に下地金属層16aを形成する(図2B参照)。本実施形態では、下地金属層16aは無電解銅めっき層(銅めっき膜)のみからなっているが、スパッタリング法で形成された銅層のみであっても良く、或いはスパッタリング法で形成されたチタン等の薄膜層の上にスパッタリング法で銅層を形成したものであっても良い。続いて、下地金属層16aの上に感光性のレジスト層を塗布した後、露光処理及び現像処理を施すことで所定のレジストパターン43を形成する。
【0026】
次に、下地金属層16aを給電層として電解銅めっき(銅めっき膜)を施すことによって、レジストパターン43が形成されていない下地金属層16aの上に上層金属層16bを形成する(図2C参照)。続いて、モノエタノールアミンを含む溶液でレジストパターン43を剥離除去し、更に剥離したレジストパターン43の下の下地金属層16aをエッチング処理で溶解除去する。そして、保護膜18の上及び貫通孔19の内部に残された下地金属層16a及び上層金属層16bは再配線層16を構成する(図2D参照)。
【0027】
次に、保護膜18及び再配線層16の上に層間樹脂絶縁層用の樹脂フィルム(味の素ファインテクノ(株)製、商品名:ABF−45SH)を昇温しながら真空圧着ラミネートすることによって、絶縁膜10を積層する。その後、再配線層16の上表面16cと絶縁膜10の上表面10aとを同一平面に位置させるように、化学機械研磨(Chemical Mechanical Polishing)でこれらの表面を平坦化する。
【0028】
上述の方法で半導体素子13を作製する際に、絶縁膜17、保護膜18及び絶縁膜10等の材料の熱膨張係数の違いにより反りが発生するので、半導体素子13の全体が少し湾曲する。このため、半導体素子13のアクティブ面13aは湾曲した凹面、非アクティブ面13bは湾曲した凸面になる。それに伴い、再配線層16の上表面16c及び絶縁膜10の上表面10aも湾曲した凹面になる(図2E参照)。
【0029】
以下、図3A図5Cを参照して半導体装置1の製造方法を説明する。まず、支持板40を用意する。支持板40には、銅箔付きプリプレグ材、ガラス、シリコン、セラミックス、樹脂、金属等の材料が用いられる。続いて、支持板40の上に接着剤、粘着シート等からなる接着層41を形成する(図3A参照)。
【0030】
次に、非アクティブ面13bが下に向くように半導体素子13を接着層41の上に載置する(図3B参照)。続いて、接着層41の上に半導体素子13を封止する封止樹脂層30を形成する(図3C参照)。なお、半導体素子13の湾曲方向、湾曲の曲率等については、半導体素子13に用いられる材料の種類、絶縁膜10や封止樹脂層30の厚さ等を調整することで行える。封止樹脂層30には、シリカフィラーを含むエポキシ樹脂が用いられている。
【0031】
次に、封止樹脂層30を研磨し、半導体素子13の再配線層16の上表面16c、及び絶縁膜10の上表面10aを外部に露出させ、更に再配線層16の上表面16c及び絶縁膜10の上表面10aを同一平面上に揃えるように、再配線層16及び絶縁膜10を研磨する。
【0032】
このとき、再配線層16の上表面16c及び絶縁膜10の上表面10aは湾曲した凹面であるので、これらの上表面16c,10aを同一平面上に揃えるには、アクティブ面13aの中央部よりも端部に位置する再配線層16及び絶縁膜10の方が多く削られる。その結果、再配線層16は中央から両端に向かって徐々に薄くなっている(図3D参照)。そして、同一平面上に揃った再配線層16の上表面16c及び絶縁膜10の上表面10aは、半導体素子13のビルドアップ層20と接する表面13cを構成する。
【0033】
次に、半導体素子13及び封止樹脂層30の上にビルドアップ層20を形成する。具体的には、まず、半導体素子13及び封止樹脂層30の上に、層間樹脂絶縁層用の樹脂フィルム(味の素ファインテクノ(株)製、商品名:ABF−45SH)を昇温しながら真空圧着ラミネートすることにより、絶縁層21を積層する(図4A参照)。層間樹脂絶縁層用樹脂フィルムは、平均粒径5μm以下、30〜80wt%無機粒子を含む。
【0034】
続いて、再配線層16と対応する絶縁層21の所定位置に、COガス又はUVレーザで絶縁層21を貫通するビアホール21aを複数形成する(図4B参照)。ビアホール21aは、円錐台形状を呈し、その直径が支持板40から離れる方向に沿って拡がるように形成されている。そして、ビアホール21aの形成によって、再配線層16の上表面16cの一部は外部に露出される。
【0035】
次に、絶縁層21の上表面、ビアホール21aの内壁面、及び外部に露出した再配線層16の上表面16cにパラジウムなどの触媒を付与させて、無電解めっき液に浸漬させることにより、無電解めっき層27を形成する(図4C参照)。ここでは、無電解めっき層27に代えて、スパッタリング法を用いてシード層を形成しても良い。
【0036】
続いて、無電解めっき層27の上に感光性のレジスト層を塗布し、その後に露光処理及び現像処理を施すことによって所定のレジストパターン42を形成する。次に、無電解めっき層27を給電層として電解めっきを施すことにより、レジストパターン42が形成されていない無電解めっき層27の上に電解めっき層28を形成する(図4D参照)。
【0037】
続いて、モノエタノールアミンを含む溶液でレジストパターン42を剥離除去し、更に剥離したレジストパターン42の下の無電解めっき層27をエッチング処理で溶解除去する。そして、絶縁層21の上に残された無電解めっき層27及び電解めっき層28は、導体層22を形成する。一方、ビアホール21aの内部に充填された無電解めっき層27及び電解めっき層28は、ビア導体24を形成する(図5A参照)。
【0038】
次に、絶縁層21の積層と同じ方法を用いて、絶縁層21及び導体層22の上に絶縁層23を積層する。その後、上述した方法で絶縁層23の内部に導体層22に至るビアホールを複数形成した後に、ビアホールの内部にビア導体26を形成すると共に、絶縁層23の上に導体パッド25を形成する(図5B参照)。
【0039】
次に、接着層41に熱を加えて軟化させることにより支持板40を取り外し、その後、アッシング処理で接着層41を除去する。これによって、半導体素子13の非アクティブ面13b、及び封止樹脂層30の下表面30bは、外部に露出される。そして、封止樹脂層30の下表面30bと比べて、半導体素子13の非アクティブ面13bは外部に突出している(図5C参照)。また、支持板40の取り外しにより、残留応力又は個々材料の熱膨張係数の違い等の影響で半導体装置1全体が更に湾曲する場合がある。従って、半導体素子13だけでなく、ビルドアップ層20及び封止樹脂層30も湾曲する(図5D参照)。
【0040】
<第2実施形態>
図6は第2実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置2と第1実施形態との相違点は、導体パッド25の外部に露出する最表面25aがビルドアップ層20の第1主面20aと同一平面に位置することである。このような構成を有する半導体装置2は、例えば以下の方法によって製造される。まず、上述した第1実施形態の半導体装置1を作製し、次に、絶縁層23の上に更に導体パッド25を覆う他の絶縁層を積層する。その後、他の絶縁層を研磨することにより導体パッド25の最表面25aを露出させ、最表面25aと他の絶縁層の表面とを同一平面に位置させる。この場合、導体パッド25の最表面25aは、他の絶縁層の表面とともにビルドアップ層20の第1主面20aを構成する。
【0041】
本実施形態に係る半導体装置2は、第1実施形態と同様な作用効果を得られるほか、更に以下の作用効果を奏する。すなわち、導体パッド25の外部に露出する最表面25aがビルドアップ層20の第1主面20aと同一平面に位置するので、第1主面20aの平坦性を保つことができる。このため、第1主面20aを介してマザーボード等を含む他のプリント配線板と実装する際に、実装性の向上を図ることができる。加えて、セルフアライメント効果を利用することで実装時の半田ブリッジの発生を防止することができる。
【0042】
<第3実施形態>
図7は第3実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置3と第1実施形態との相違点は、ビルドアップ層20の第1主面20aの上にソルダーレジスト層50が形成されることである。図7に示すように、ソルダーレジスト層50は、導体パッド25の一部を外部に露出させる開口50aを複数有する。このような構成を有する半導体装置3は、例えばビルドアップ層20の第1主面20aの上に先にソルダーレジスト層50を積層し、その後にソルダーレジスト層50に露光・現像処理等を行い、導体パッド25の一部を外部に露出させる開口50aを形成することによって製造される。
【0043】
本実施形態に係る半導体装置3は、第1実施形態と同様な作用効果を得られるほか、ビルドアップ層20の第1主面20aの上にソルダーレジスト層50が形成されるので、第1主面20a及び導体パッド25の最表面25aを保護することができるとともに、実装の際に必要でない部分への半田付着を防止でき、実装の信頼性を高めることができる。
【0044】
<第4実施形態>
図8は第4実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置5と第1実施形態との相違点は、導体パッド25に代えて導体ポスト(導体部材)29を有することである。図8に示すように、ビルドアップ層20の第1主面20aの上には、複数の円柱状の導体ポスト29が立設されている。導体ポスト29は、他のプリント配線板と接続するために設けられたものであり、その最表面29aのみならず、周壁面29bも外部に露出している。そして、外部に露出する導体ポスト29の最表面は、第1主面20aより外部に突出している。
【0045】
導体ポスト29は、第1実施形態の導体パッド25と比べて厚く(すなわち、高さを有するように)形成されているが、導体パッド25と同様に無電解めっき層と電解めっき層によって構成されている。導体ポスト29は、例えば導体パッド25の形成と同様に先に無電解めっき層を形成し、無電解めっき層の上に電解めっき層を厚く形成することで作製される。導体ポスト29の高さは、電解めっき層の厚さを調整することにより行われる。この導体ポスト29は、絶縁層23の内部に形成されるビア導体26を介して導体層22と電気的に接続されている。本実施形態に係る半導体装置5は、上述の第1実施形態と同様な作用効果を得られると共に、他のプリント配線板に実装する際に、発生する実装応力の緩和も可能であるため、実装性を高める作用効果も得られる。
【0046】
<第5実施形態>
図9は第5実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置6と第4実施形態との相違点は、ビルドアップ層20の第1主面20aの上に更にモールド樹脂層51が形成されることである。そして、導体ポスト29は、モールド樹脂層51によって封止され、その外部に露出する最表面29aは、モールド樹脂層51の上表面51aと同一平面に位置している。モールド樹脂層51は、封止樹脂層30と同様にシリカフィラーを含むエポキシ樹脂によって形成されている。
【0047】
このような構成を有する半導体装置6は、例えば以下の方法で作製される。まず、上述した第4実施形態に係る半導体装置5を作製し、その後、ビルドアップ層20の第1主面20aの上に、導体ポスト29全体を覆うようにモールド樹脂層51を塗布する。次に、モールド樹脂層51の上表面51aと導体ポスト29の最表面29aとを同一平面上に揃えるように、モールド樹脂層51を研磨する。本実施形態に係る半導体装置6は、上述の第4実施形態と同様な作用効果を得られるほか、導体ポスト29を封止するモールド樹脂層51が形成されるため、導体ポスト29の強度を高めることができると同時に、半導体装置6の表裏にモールド樹脂層51が形成されているため、半導体装置6への反り抑制効果も得られる。
【0048】
<第6実施形態>
図10は第6実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置7と第4実施形態との相違点は、ビルドアップ層20の第1主面20aの上に更にモールド樹脂層52が形成されることである。そして、導体ポスト29は、モールド樹脂層52によって封止されている。モールド樹脂層52は、封止樹脂層30と同様にシリカフィラーを含むエポキシ樹脂によって形成されている。また、モールド樹脂層52には、導体ポスト29の最表面29a全体と周壁面29bの一部とを外部に露出させる開口52aが形成されている。
【0049】
このような構成を有する半導体装置7は、例えば以下の方法で作製される。まず、上述した第4実施形態に係る半導体装置5を作製し、その後、ビルドアップ層20の第1主面20aの上に、導体ポスト29全体を覆うようにモールド樹脂層52を塗布する。次に、レーザ加工でモールド樹脂層52に開口52aを形成することで、導体ポスト29の最表面29a全体と周壁面29bの一部とを外部に露出させる。本実施形態に係る半導体装置7は、上述の第4実施形態と同様な作用効果を得られるほか、導体ポスト29を封止するモールド樹脂層52が形成されるため、導体ポスト29の強度を高めることができる。
【0050】
<第7実施形態>
図11は第7実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置8と第1実施形態との相違点は、半導体素子13の保護膜18の上に絶縁膜10が形成されておらず、それに代えて封止樹脂層30が形成されることである。このような構成を有する半導体装置8は、第1実施形態と同様な作用効果を得られる。
【0051】
本実施形態に係る半導体装置8は、例えば以下の方法により作製される。まず、上述した図2Dに示すように絶縁膜10を設けない半導体素子13を作製し、その後、封止樹脂層30を形成するときに、半導体素子13の周囲及び上方にシリカフィラーを含むエポキシ樹脂を塗布する。その際に、エポキシ樹脂は再配線層16同士の間にも流れ込み、再配線層16を封止する。次に、封止樹脂層30を研磨することにより、再配線層16の上表面16cを外部に露出させる。その後、上述の方法で半導体装置8を作製すれば良い。
【0052】
以上、本発明の実施形態について詳述したが、本発明は、上述の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、上述の実施形態では、ビルドアップ層20の例として、2層の絶縁層を有するものを挙げて説明したが、必要に応じて絶縁層の数を増減しても良い。また、必要に応じて、ビルドアップ層20の絶縁層21、23の材質を変更しても良い。例えば、ビルドアップ層20にファイン配線層を形成する場合、絶縁層21、23に感光性樹脂を利用しても良い。半導体装置の反り抑制の場合、絶縁層21、23にガラスクロス等補強材入りプリプレグ材を利用しても良い。また、半導体素子13の非アクティブ面13bを湾曲させる方法は、上述した材料の熱膨張係数の違いによる反りをうまく利用する方法のほか、事前に湾曲した非アクティブ面13bを有する半導体素子を用いても良い。
【0053】
また、第3実施形態において、ビルドアップ層20の第1主面20aの上にソルダーレジスト層50を形成する例を挙げて説明したが、ソルダーレジスト層50は必ずしも形成する必要がなく、ソルダーレジスト層50に代えて、第1主面20aの上に無電解Ni/Pd/Au膜、無電解Ni/Au膜、又はOSP(Organic Solderability Preservative)膜等の処理膜のみを形成しても良い。更に、上記実施形態において、導体部材として導体パッド及び導体ポストの例を挙げて説明したが、他の形の導体部材を用いても良い。また、上記の実施形態に係る図面では、支持板40の上に1個の半導体素子13を搭載したことを示したが、実際のプロセスでは、大判の支持板40の上に複数の半導体素子13を搭載し、図3A図5Bに示す工程を経た後に、切断することによって図5Cに示す最終個片構造になっている。
【符号の説明】
【0054】
1,2,3,5,6,7,8 半導体装置
10 絶縁膜
13 半導体素子
13a アクティブ面
13b 非アクティブ面
15 基板端子
16 再配線層(端子)
16a 下地金属層
16b 上層金属層
17 絶縁膜
18 保護膜
19 貫通孔
20 ビルドアップ層
20a 第1主面
20b 第2主面
21,23 絶縁層
22 導体層
24,26 ビア導体
25 導体パッド(導体部材)
25a 最表面
29 導体ポスト(導体部材)
29a 最表面
30 封止樹脂層
40 支持板
41 接着層
50 ソルダーレジスト層
50a 開口
51,52 モールド樹脂層
52a 開口
図1
図2A
図2B
図2C
図2D
図2E
図3A
図3B
図3C
図3D
図4A
図4B
図4C
図4D
図5A
図5B
図5C
図5D
図6
図7
図8
図9
図10
図11