特開 2016-225473 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2016-225473(P2016-225473A)

(43)【公開日】2016年12月28日

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 23/12 20060101AFI20161205BHJP

   H05K 3/46 20060101ALI20161205BHJP

   H01L 23/29 20060101ALI20161205BHJP

   H01L 23/31 20060101ALI20161205BHJP

【ＦＩ】

   H01L23/12 501P

   H05K3/46 B

   H05K3/46 Q

   H05K3/46 T

   H01L23/12 N

   H01L23/12 F

   H01L23/30 B

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

【全頁数】19

(21)【出願番号】特願2015-110786(P2015-110786)

(22)【出願日】2015年5月29日

(71)【出願人】

【識別番号】000000158

【氏名又は名称】イビデン株式会社

(74)【代理人】

【識別番号】100091096

【弁理士】

【氏名又は名称】平木 祐輔

(74)【代理人】

【識別番号】100105463

【弁理士】

【氏名又は名称】関谷 三男

(74)【代理人】

【識別番号】100129861

【弁理士】

【氏名又は名称】石川 滝治

(74)【代理人】

【識別番号】100169410

【弁理士】

【氏名又は名称】小町 澄輝

(72)【発明者】

【氏名】山田 茂

(72)【発明者】

【氏名】苅谷 隆

(72)【発明者】

【氏名】閑野 義則

(72)【発明者】

【氏名】國枝 雅敏

【テーマコード（参考）】

4M109

5E316

【Ｆターム（参考）】

4M109AA02

4M109EA02

4M109EB13

4M109EB18

4M109EE01

4M109EE05

5E316AA12

5E316AA15

5E316AA25

5E316AA32

5E316AA43

5E316BB02

5E316BB20

5E316CC32

5E316EE31

5E316FF07

5E316FF45

5E316GG15

5E316GG17

5E316GG22

5E316GG28

5E316HH11

5E316JJ12

5E316JJ27

5E316JJ28

5E316JJ29

(57)【要約】

【課題】反りの抑制及び放熱性の向上を図ることができる半導体装置を提供する。
【解決手段】半導体装置１は、アクティブ面１３ａと該アクティブ面１３ａの反対側の非アクティブ面１３ｂを有する半導体素子１３と、半導体素子１３を取り囲んで封止する封止樹脂層３０と、半導体素子１３及び封止樹脂層３０の上に形成されるビルドアップ層２０とを備える。ビルドアップ層２０の第１主面２０ａの上には導体パッド２５が形成され、ビルドアップ層２０の内部にはビア導体２４，２６が形成されている。封止樹脂層３０には、非アクティブ面１３ｂと該非アクティブ面１３ｂに隣接する周壁面１３ｃの一部とを露出させる凹部３１が形成され、その内部に封止樹脂層３２が充填されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

アクティブ面と、該アクティブ面の反対側の非アクティブ面と、該アクティブ面側に設けられる複数の端子とを有する半導体素子と、
前記半導体素子を取り囲んで封止する第１封止樹脂層と、
第１主面と該第１主面の反対側の第２主面とを有し、前記第１主面が上に向くように前記半導体素子及び前記第１封止樹脂層の上に形成されるビルドアップ層と、
前記ビルドアップ層の前記第１主面側に形成され、他のプリント配線板と接続するための複数の導体部材と、
前記ビルドアップ層の内部に形成され、前記端子と前記導体部材とを電気的に接続する複数のビア導体と、
を備える半導体装置であって、
前記第１封止樹脂層には、前記半導体素子の前記非アクティブ面と該非アクティブ面に隣接する前記半導体素子の周壁面の一部とを露出させるための凹部が形成され、
前記凹部には、第２封止樹脂層が充填されている。

【請求項2】

請求項１に記載の半導体装置において、
前記第２封止樹脂層の露出面は、前記第１封止樹脂層の前記ビルドアップ層と反対側の表面と同一平面に位置している。

【請求項3】

請求項１に記載の半導体装置において、
前記第２封止樹脂層の露出面は、前記第１封止樹脂層の前記ビルドアップ層と反対側の表面より凹んでいる。

【請求項4】

請求項１に記載の半導体装置において、
前記第２封止樹脂層は、前記第１封止樹脂層の前記ビルドアップ層と反対側の表面全体を覆っている。

【請求項5】

請求項１〜４のいずれか一項に記載の半導体装置において、
前記第１封止樹脂層の熱膨張係数は、前記第２封止樹脂層の熱膨張係数よりも小さい。

【請求項6】

請求項１〜５のいずれか一項に記載の半導体装置において、
前記ビルドアップ層、前記第１封止樹脂層及び前記半導体素子の熱膨張係数は、ビルドアップ層の熱膨張係数＞第１封止樹脂層の熱膨張係数＞半導体素子の熱膨張係数の関係を満たす。

【請求項7】

請求項１〜６のいずれか一項に記載の半導体装置において、
前記半導体素子の前記端子は、再配線層によって形成されている。

【請求項8】

請求項１〜７のいずれか一項に記載の半導体装置において、
外部に露出する前記導体部材の最表面は、前記第１主面と同一平面に位置している。

【請求項9】

請求項１〜７のいずれか一項に記載の半導体装置において、
外部に露出する前記導体部材の最表面は、前記第１主面より外部に突出している。

【請求項10】

請求項１〜９のいずれか一項に記載の半導体装置において、
前記ビルドアップ層の前記第１主面の上には、前記導体部材の少なくとも一部を外部に露出させる開口を有するソルダーレジスト層又はモールド樹脂層が形成されている。

【請求項11】

請求項１〜１０のいずれか一項に記載の半導体装置において、
前記半導体素子の前記端子は、銅めっき膜により形成されている。

【請求項12】

請求項１〜１１のいずれか一項に記載の半導体装置において、
前記導体部材は、導体パッド又は導体ポストである。

【請求項13】

請求項１〜１２のいずれか一項に記載の半導体装置において、
前記第２封止樹脂層は、カーボンファイバを含有する材料によって形成されている。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子を有する半導体装置に関する。

【背景技術】

【0002】

従来、このような分野の技術として、例えば下記特許文献に記載されるものがある。特許文献１に記載の半導体装置は、基板の上にパッド、絶縁層、保護膜及び再配線を設けてなる半導体素子と、半導体素子を封止する絶縁膜と、絶縁膜の上に設けられて接続パッドを有する上層再配線とを備えている。上層再配線の接続パッドは、半導体素子の周壁面より外側の絶縁膜上に配置されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許第３９５１８５４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上述の半導体装置において、半導体素子及び絶縁膜の下にベース板を設けずに、半導体素子及び絶縁膜の下表面が外部に露出する場合がある。この場合、半導体素子の材料と絶縁膜の材料の熱膨張係数の違いによって、半導体装置の反りが発生しやすいと考えられる。

【0005】

本発明は、反りの抑制及び放熱性の向上を図ることができる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

上記課題を解決する本発明の半導体装置は、アクティブ面と、該アクティブ面の反対側の非アクティブ面と、該アクティブ面側に設けられる複数の端子とを有する半導体素子と、前記半導体素子を取り囲んで封止する第１封止樹脂層と、第１主面と該第１主面の反対側の第２主面とを有し、前記第１主面が上に向くように前記半導体素子及び前記第１封止樹脂層の上に形成されるビルドアップ層と、前記ビルドアップ層の前記第１主面側に形成され、他のプリント配線板と接続するための複数の導体部材と、前記ビルドアップ層の内部に形成され、前記端子と前記導体部材とを電気的に接続する複数のビア導体と、を備える半導体装置であって、前記第１封止樹脂層には、前記半導体素子の前記非アクティブ面と該非アクティブ面に隣接する前記半導体素子の周壁面の一部とを露出させるための凹部が形成され、前記凹部には、第２封止樹脂層が充填されている。

【発明の効果】

【0007】

本発明によれば、反りの抑制及び放熱性の向上を図ることができる。

【図面の簡単な説明】

【0008】

【図1】第１実施形態に係る半導体装置を示す断面図である。

【図2】第２封止樹脂層を取り除いた状態の半導体装置を示す底面図である。

【図3A】半導体素子の製造方法を説明する工程図である。

【図3B】半導体素子の製造方法を説明する工程図である。

【図3C】半導体素子の製造方法を説明する工程図である。

【図3D】半導体素子の製造方法を説明する工程図である。

【図3E】半導体素子の製造方法を説明する工程図である。

【図4A】半導体装置の製造方法を説明する工程図である。

【図4B】半導体装置の製造方法を説明する工程図である。

【図4C】半導体装置の製造方法を説明する工程図である。

【図4D】半導体装置の製造方法を説明する工程図である。

【図5A】半導体装置の製造方法を説明する工程図である。

【図5B】半導体装置の製造方法を説明する工程図である。

【図5C】半導体装置の製造方法を説明する工程図である。

【図5D】半導体装置の製造方法を説明する工程図である。

【図6A】半導体装置の製造方法を説明する工程図である。

【図6B】半導体装置の製造方法を説明する工程図である。

【図6C】半導体装置の製造方法を説明する工程図である。

【図6D】半導体装置の製造方法を説明する工程図である。

【図7A】第２実施形態に係る半導体装置を示す断面図である。

【図7B】第２実施形態に係る半導体装置の変形例を示す断面図である。

【図8】第３実施形態に係る半導体装置を示す断面図である。

【図9】第４実施形態に係る半導体装置を示す断面図である。

【図10】第５実施形態に係る半導体装置を示す断面図である。

【図11】第６実施形態に係る半導体装置を示す断面図である。

【図12】第７実施形態に係る半導体装置を示す断面図である。

【図13】第８実施形態に係る半導体装置を示す断面図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して本発明に係る半導体装置の実施形態について説明する。図面の説明において同一の要素には同一符号を付し、重複説明は省略する。

【0010】

＜第１実施形態＞
本実施形態に係る半導体装置１は、半導体素子１３と、半導体素子１３の周囲に配置される封止樹脂層（第１封止樹脂層）３０と、半導体素子１３及び封止樹脂層３０の上に形成され、複数の絶縁層を積層してなるビルドアップ層２０とを備えている。半導体素子１３は、アクティブ面１３ａと、該アクティブ面１３ａの反対側の非アクティブ面１３ｂと、アクティブ面１３ａ及び非アクティブ面１３ｂ間の周壁面１３ｃとを有する。半導体素子１３の下部には、基板１４（例えばSi）が配置されている。本実施形態では、基板１４の上表面は半導体素子１３のアクティブ面１３ａ、基板１４の下表面は非アクティブ面１３ｂを構成している。

【0011】

半導体素子１３のアクティブ面１３ａの上には、複数の基板端子１５が所定の間隔で配列されている。これらの基板端子１５は、例えばアルミニウム材料によって形成されている。基板端子１５の中央部を除くアクティブ面１３ａの上には、酸化シリコン等からなる絶縁膜１７と、感光性ポリイミド等からなる保護膜１８とがこの順序で積層されている。基板端子１５の中央部に対応する絶縁膜１７及び保護膜１８の位置には、基板端子１５の中央部まで至る貫通孔１９が設けられている。

【0012】

また、半導体素子１３のアクティブ面１３ａ側には、基板端子１５と電気的に接続する端子１６が複数形成されている。これらの端子１６は、再配線によって形成されている。以下の説明において、端子１６を「再配線層１６」と称する。図１に示すように、再配線層１６は、貫通孔１９の内部及び保護膜１８の上に形成され、下地金属層１６ａ及びその上に形成される上層金属層１６ｂによって構成されている。

【0013】

保護膜１８の上には、更に絶縁膜１０が形成されている。絶縁膜１０は、周囲から再配線層１６を封止するように保護膜１８の全面に配置され、その上表面１０ａは、再配線層１６の上表面１６ｃと同一平面に位置している。絶縁膜１０は、例えば層間樹脂絶縁層用の樹脂フィルム（味の素ファインテクノ（株）製、商品名：ＡＢＦ−４５ＳＨ）によって形成されている。なお、絶縁膜１０は感光性樹脂によって形成されても良い。

【0014】

封止樹脂層３０は、例えばシリカフィラーを含むエポキシ樹脂によって形成され、周囲から半導体素子１３を取り囲んで封止している。封止樹脂層３０の上表面（すなわち、ビルドアップ層２０に隣接する面）３０ａは、絶縁膜１０の上表面１０ａ及び再配線層１６の上表面１６ｃと同一平面に位置している。一方、封止樹脂層３０の下表面３０ｂは、外部に露出している。この下表面３０ｂは、封止樹脂層３０のビルドアップ層２０と反対側の表面（すなわち、ビルドアップ層２０から遠ざかる面）である。

【0015】

図１に示すように、半導体素子１３の非アクティブ面１３ｂは、封止樹脂層３０の下表面３０ｂより内部に凹んでいる。このため、封止樹脂層３０には凹部３１が形成されている。凹部３１は、非アクティブ面１３ｂ全体のみならず、更に該非アクティブ面１３ｂに隣接する周壁面１３ｃの一部まで露出させるように形成されている。そして、凹部３１の内部には、該凹部３１を埋めるように封止樹脂層（第２封止樹脂層）３２が充填されている。

【0016】

図２は封止樹脂層３２を取り除いた状態の半導体装置１を示す底面図である。図２に示すように、凹部３１は、非アクティブ面１３ｂ全体を露出させる矩形状の第１部分３１ａと、第１部分３１ａを取り囲むように該第１部分３１ａと連通する枠状の第２部分３１ｂとを有する。そして、第２部分３１ｂは、非アクティブ面１３ｂから更に周壁面１３ｃに沿って内部に凹み、周壁面１３ｃの一部を露出させている（図１参照）。それに対応し、凹部３１に充填された封止樹脂層３２は、凹部３１の第１部分３１ａを埋める第１封止部３２ａと、第２部分３１ｂを埋める第２封止部３２ｂから構成されている。更に、第２封止部３２ｂは、凹部３１の第２部分３１ｂの形状に倣って半導体素子１３の周壁面１３ｃに沿って所定の高さまで盛り上がっている。封止樹脂層３２の下表面３２ｃは、外部に露出し、封止樹脂層３２の露出面となる。この下表面３２ｃは、封止樹脂層３０の下表面３０ｂと同一平面に位置している。

【0017】

封止樹脂層３２は、封止樹脂層３０と同じ材料によって形成されても良いが、本実施形態では、封止樹脂層３０より大きい熱膨張係数を有する材料により形成されている。言い換えれば、封止樹脂層３０の熱膨張係数は封止樹脂層３２の熱膨張係数よりも小さい。このようにすれば、反りの発生を防止することができる。好適には、封止樹脂層３２は、カーボンファイバを含有する材料によって形成されている。カーボンファイバを含有する材料として、例えば高い熱伝導率を持つ炭素繊維、カーボンナノチューブ等が挙げられる。このようすることで、封止樹脂層３２を介して熱を外部に放出し易くなるので、半導体装置１の放熱性を向上することができる。

【0018】

ビルドアップ層２０は、第１主面２０ａと該第１主面２０ａの反対側の第２主面２０ｂとを有し、第１主面２０ａが上に向くように半導体素子１３及び封止樹脂層３０の上に形成されている。このビルドアップ層２０は、半導体素子１３のアクティブ面１３ａ側に設けられる絶縁層２１を有する。絶縁層２１は、再配線層１６、絶縁膜１０及び封止樹脂層３０を覆うように、これらの上に積層されている。この絶縁層２１は、例えば熱硬化性樹脂、感光性樹脂、熱硬化性樹脂の一部に感光性基が付与された樹脂、熱可塑性樹脂、又はこれらの樹脂を含む樹脂複合体等により形成されている。

【0019】

絶縁層２１の上には、無電解めっき層と電解めっき層からなる導体層２２が形成されている。絶縁層２１の内部には、再配線層１６と導体層２２とを電気的に接続するビア導体２４が複数形成されている。ビア導体２４は、無電解めっき層と電解めっき層によって構成され、再配線層１６と対応する絶縁層２１の所定位置に配置されている。図１に示すように、ビア導体２４は、円錐台形状を呈し、第１主面２０ａから第２主面２０ｂに向かう方向に縮径されている。

【0020】

絶縁層２１及び導体層２２の上には、絶縁層２３が更に積層されている。この絶縁層２３は、絶縁層２１と同じ材料によって形成されている。そして、絶縁層２１及び絶縁層２３のうち、絶縁層２３が絶縁層２１の上に位置するので、絶縁層２３の上表面はビルドアップ層２０の第１主面２０ａを構成し、絶縁層２１の下表面はビルドアップ層２０の第２主面２０ｂを構成している。

【0021】

ビルドアップ層２０の第１主面２０ａの上には、導体パッド（導体部材）２５が複数形成されている。導体パッド２５は、他のプリント配線板と接続するために設けられたものであり、無電解めっき層と電解めっき層によって構成されている。導体パッド２５の外部に露出する最表面２５ａは、第１主面２０ａより突出し、外部に露出している。

【0022】

また、絶縁層２３の内部には、導体パッド２５と導体層２２とを電気的に接続するビア導体２６が複数形成されている。ビア導体２６は、ビア導体２４と同様に円錐台形状を呈し、第１主面２０ａから第２主面２０ｂに向かう方向に縮径されている。そして、半導体素子１３の複数の基板端子１５のうち、一部は再配線層１６及びビア導体２４を介して導体層２２と電気的に接続され、他の一部は、再配線層１６、ビア導体２４、導体層２２及びビア導体２６を介して導体パッド２５と電気的に接続されている。更に、電気的に接続された基板端子１５、再配線層１６、ビア導体２４、及びビア導体２６のうち、一部は絶縁層２１，２３の積層方向に沿って直線状に積み重ねてスタック構造をなし、他の一部は積層方向に沿って位置をずらして積み重ねてオフセット構造をなしている。

【0023】

以上の構成を有する半導体装置１では、半導体素子１３の周囲に封止樹脂層３０、半導体素子１３の上にビルドアップ層２０が設けられており、半導体素子１３の下側の凹部３１には、封止樹脂層３２が充填されている。このように半導体素子１３の上下両側及び周囲に、バランス良く封止樹脂層３０，３２及びビルドアップ層２０を配置することで、材料の熱膨張係数の違いに起因する反りの発生を抑制することができる。

【0024】

本実施形態では、ビルドアップ層２０、封止樹脂層３０及び半導体素子１３の熱膨張係数は、ビルドアップ層２０の熱膨張係数＞封止樹脂層３０の熱膨張係数＞半導体素子１３の熱膨張係数の関係を満たしている。このようにビルドアップ層２０、封止樹脂層３０及び半導体素子１３の配置位置に合せて、それぞれの熱膨張係数の大きさを調整することにより、熱膨張係数の違いに起因する反りの発生を防止することができる。また、封止樹脂層３２がカーボンファイバを含有する材料によって形成される場合には、封止樹脂層３２を介して熱を外部に放出し易くなるので、半導体装置１の放熱性の向上を図ることができる。

【0025】

以下、本実施形態の半導体装置１の製造方法について説明するが、その前に図３Ａ〜図３Ｅを参照して半導体素子１３の製造方法について説明する。

【0026】

まず、基板端子１５と絶縁膜１７とを有する半導体素子１３を用意し、基板端子１５及び絶縁膜１７の上に保護膜１８を積層し、更に基板端子１５の中央部を露出させるように絶縁膜１７及び保護膜１８を貫通する貫通孔１９を形成する（図３Ａ参照）。

【0027】

次に、保護膜１８の上表面全体及び貫通孔１９の内部に下地金属層１６ａを形成する（図３Ｂ参照）。本実施形態では、下地金属層１６ａは無電解銅めっき層（銅めっき膜）のみからなっているが、スパッタリング法で形成された銅層のみであっても良く、或いはスパッタリング法で形成されたチタン等の薄膜層の上にスパッタリング法で銅層を形成したものであっても良い。続いて、下地金属層１６ａの上に感光性のレジスト層を塗布した後、露光処理及び現像処理を施すことで所定のレジストパターン４３を形成する。

【0028】

次に、下地金属層１６ａを給電層として電解銅めっき（銅めっき膜）を施すことによって、レジストパターン４３が形成されていない下地金属層１６ａの上に上層金属層１６ｂを形成する（図３Ｃ参照）。続いて、モノエタノールアミンを含む溶液でレジストパターン４３を剥離除去し、更に剥離したレジストパターン４３の下の下地金属層１６ａをエッチング処理で溶解除去する。そして、保護膜１８の上及び貫通孔１９の内部に残された下地金属層１６ａ及び上層金属層１６ｂは再配線層１６を構成する（図３Ｄ参照）。

【0029】

次に、保護膜１８及び再配線層１６の上に層間樹脂絶縁層用の樹脂フィルム（味の素ファインテクノ（株）製、商品名：ＡＢＦ−４５ＳＨ）を昇温しながら真空圧着ラミネートすることによって、絶縁膜１０を積層する。その後、再配線層１６の上表面１６ｃと絶縁膜１０の上表面１０ａとを同一平面に位置させるように、化学機械研磨（Chemical Mechanical Polishing）でこれらの表面を平坦化する。これによって、半導体素子１３の作製が完成する（図３Ｅ参照）。

【0030】

以下、図４Ａ〜図６Ｄを参照して半導体装置１の製造方法を説明する。まず、支持板４０を用意する（図４Ａ参照）。支持板４０には、銅箔付きプリプレグ材、ガラス、シリコン、セラミックス、樹脂、金属等の材料が用いられる。

【0031】

次に、接着層４１を介して半導体素子１３を支持板４０に載置する。このとき、非アクティブ面１３ｂが下に向くように半導体素子１３を接着層４１の上に載置する。接着層４１は、支持板４０の全体に形成する必要がなく、半導体素子１３の非アクティブ面１３ｂの全体よりやや大きく形成すれば足りる。接着層４１には、例えばダイアタッチフィルム等が用いられる。また、非アクティブ面１３ｂにダイアタッチフィルムを予め貼り付けた半導体素子１３を支持板４０に載置しても良い。

【0032】

半導体素子１３を支持板４０に載置した後、半導体素子１３の自重を利用し、又は力で半導体素子１３を押し込むことにより、接着層４１の接着材料が非アクティブ面１３ｂと周壁面１３ｃとのエッジから周壁面１３ｃに盛り上がるような形状を形成させる（図４Ｂ参照）。

【0033】

接着層４１が固まった後、支持板４０の上に半導体素子１３を封止する封止樹脂層３０を形成する（図４Ｃ参照）。このとき、半導体素子１３の周囲のみならず、その上方にも封止樹脂層３０が形成されている。封止樹脂層３０には、シリカフィラーを含むエポキシ樹脂が用いられる。続いて、封止樹脂層３０を研磨し、半導体素子１３の再配線層１６の上表面１６ｃ、及び絶縁膜１０の上表面１０ａを外部に露出させる（図４Ｄ参照）。

【0034】

次に、半導体素子１３及び封止樹脂層３０の上にビルドアップ層２０を形成する。具体的には、まず、半導体素子１３及び封止樹脂層３０の上に、層間樹脂絶縁層用の樹脂フィルム（味の素ファインテクノ（株）製、商品名：ＡＢＦ−４５ＳＨ）を昇温しながら真空圧着ラミネートすることにより、絶縁層２１を積層する（図５Ａ参照）。層間樹脂絶縁層用樹脂フィルムは、平均粒径５μｍ以下、３０〜８０ｗｔ％無機粒子を含む。

【0035】

続いて、再配線層１６と対応する絶縁層２１の所定位置に、ＣＯ_２ガス又はＵＶレーザで絶縁層２１を貫通するビアホール２１ａを複数形成する（図５Ｂ参照）。ビアホール２１ａは、円錐台形状を呈し、その直径が支持板４０から離れる方向に沿って拡がるように形成されている。そして、ビアホール２１ａの形成によって、再配線層１６の上表面１６ｃの一部は外部に露出される。

【0036】

次に、絶縁層２１の上表面、ビアホール２１ａの内壁面、及び外部に露出した再配線層１６の上表面１６ｃにパラジウムなどの触媒を付与させて、無電解めっき液に浸漬させることにより、無電解めっき層２７を形成する（図５Ｃ参照）。ここでは、無電解めっき層２７に代えて、スパッタリング法を用いてシード層を形成しても良い。

【0037】

続いて、無電解めっき層２７の上に感光性のレジスト層を塗布し、その後に露光処理及び現像処理を施すことによって所定のレジストパターン４２を形成する。次に、無電解めっき層２７を給電層として電解めっきを施すことにより、レジストパターン４２が形成されていない無電解めっき層２７の上に電解めっき層２８を形成する（図５Ｄ参照）。

【0038】

続いて、モノエタノールアミンを含む溶液でレジストパターン４２を剥離除去し、更に剥離したレジストパターン４２の下の無電解めっき層２７をエッチング処理で溶解除去する。そして、絶縁層２１の上に残された無電解めっき層２７及び電解めっき層２８は、導体層２２を形成する。一方、ビアホール２１ａの内部に充填された無電解めっき層２７及び電解めっき層２８は、ビア導体２４を形成する（図６Ａ参照）。

【0039】

次に、絶縁層２１の積層と同じ方法を用いて、絶縁層２１及び導体層２２の上に絶縁層２３を積層する。その後、上述した方法で絶縁層２３の内部に導体層２２に至るビアホールを複数形成した後に、ビアホールの内部にビア導体２６を形成すると共に、絶縁層２３の上に導体パッド２５を形成する（図６Ｂ参照）。

【0040】

次に、接着層４１に熱を加えて軟化させることにより支持板４０を取り外し、その後、アッシング処理で接着層４１を除去する。これによって、半導体素子１３の非アクティブ面１３ｂ、周壁面１３ｃの一部、及び封止樹脂層３０の下表面３０ｂは、外部に露出される（図６Ｃ参照）。そして、接着層４１の除去により半導体素子１３と封止樹脂層３０とで形成した空間は凹部３１になる。この凹部３１は、非アクティブ面１３ｂ全体を露出させる第１部分３１ａと、第１部分３１ａを取り囲んで更に周壁面１３ｃの一部を露出させる第２部分３１ｂとを有するように構成されている。

【0041】

続いて、凹部３１を埋めるように該凹部３１の内部に封止樹脂層３２を充填する（図６Ｄ参照）。ここでは、封止樹脂層３２にカーボンファイバを含有する材料を用いるのが好適である。このとき、封止樹脂層３２の下表面３２ｃと封止樹脂層３０の下表面３０ｂとを同一平面上に揃えるように、封止樹脂層３２の充填を行う。これにより、半導体装置１の作製が完成する。

【0042】

＜第２実施形態＞
図７Ａは第２実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置２と第１実施形態との相違点は、封止樹脂層（第２封止樹脂層）３３が封止樹脂層３０の下表面３０ｂの全体を覆うように形成されることである。具体的には、凹部３１を埋めるように充填された封止樹脂層３３は、凹部３１の第１部分３１ａを埋める第１封止部３３ａと、第２部分３１ｂを埋める第２封止部３３ｂのほか、更に封止樹脂層３０の下表面３０ｂに形成されて該下表面３０ｂの全体を覆う第３封止部３３ｃを有する。

【0043】

このような構成を有する半導体装置２は、第１実施形態と同様な作用効果を得られるほか、封止樹脂層３３が更に封止樹脂層３０の下表面３０ｂの全体を覆うように形成されているので、封止樹脂層３３全体の厚さを更に大きくし、且つ形成の範囲も広くすることで、反りの発生を抑制する効果を一層高めることができる。加えて、封止樹脂層３３がカーボンファイバを含有する材料によって形成される場合には、半導体装置２の放熱性の向上を更に図り易くなる。

【0044】

図７Ｂは第２実施形態に係る半導体装置の変形例を示す断面図である。図７Ｂに示す変形例では、封止樹脂層（第２封止樹脂層）３４の露出面が封止樹脂層３０の下表面３０ｂより凹んでいる。具体的には、凹部３１に充填された封止樹脂層３４は、凹部３１の第１部分３１ａに対応する第１封止部３４ａと、第２部分３１ｂに対応する第２封止部３４ｂとを有する。そして、封止樹脂層３４は、凹部３１の全体を埋めていない。このため、封止樹脂層３４の露出面である下表面３４ｃは、封止樹脂層３０の下表面３０ｂより内部に凹んでいる。このように構成された半導体装置２’は、図７Ａに示す半導体装置２と同様な作用効果を得られる。

【0045】

＜第３実施形態＞
図８は第３実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置３と第１実施形態との相違点は、導体パッド２５の外部に露出する最表面２５ａがビルドアップ層２０の第１主面２０ａと同一平面に位置することである。このような構成を有する半導体装置３は、例えば以下の方法によって製造される。まず、上述した第１実施形態の半導体装置１を作製し、次に、絶縁層２３の上に更に導体パッド２５を覆う他の絶縁層を積層する。その後、他の絶縁層を研磨することにより導体パッド２５の最表面２５ａを露出させ、最表面２５ａと他の絶縁層の表面とを同一平面に位置させる。この場合、他の絶縁層の表面は導体パッド２５の最表面２５ａとともにビルドアップ層２０の第１主面２０ａを構成する。

【0046】

本実施形態に係る半導体装置３は、第１実施形態と同様な作用効果を得られるほか、更に以下の作用効果を奏する。導体パッド２５の最表面２５ａがビルドアップ層２０の第１主面２０ａと同一平面に位置するので、第１主面２０ａの平坦性を保つことができる。このため、第１主面２０ａを介してマザーボード等を含む他のプリント配線板と実装する際に、実装性の向上を図ることができる。加えて、セルフアライメント効果を利用することで実装時の半田ブリッジの発生を防止することができる。

【0047】

＜第４実施形態＞
図９は第４実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置４と第１実施形態との相違点は、ビルドアップ層２０の第１主面２０ａの上にソルダーレジスト層５０が形成されることである。図９に示すように、ソルダーレジスト層５０は、導体パッド２５の一部を外部に露出させる開口５０ａを複数有する。このような構成を有する半導体装置４は、例えばビルドアップ層２０の第１主面２０ａの上に先にソルダーレジスト層５０を積層し、その後にソルダーレジスト層５０に露光・現像処理等を行い、導体パッド２５の一部を外部に露出させる開口５０ａを形成することによって作製される。

【0048】

本実施形態に係る半導体装置４は、第１実施形態と同様な作用効果を得られるほか、ビルドアップ層２０の第１主面２０ａの上にソルダーレジスト層５０が形成されるので、第１主面２０ａ及び導体パッド２５の最表面２５ａを保護することができるとともに、実装の際に必要でない部分への半田付着を防止でき、実装の信頼性を高めることができる。

【0049】

＜第５実施形態＞
図１０は第５実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置５と第１実施形態との相違点は、導体パッド２５に代えて導体ポスト（導体部材）２９を有することである。図１０に示すように、ビルドアップ層２０の第１主面２０ａの上には、複数の円柱状の導体ポスト２９が立設されている。導体ポスト２９は、他のプリント配線板と接続するために設けられたものであり、その最表面２９ａのみならず、周壁面２９ｂも外部に露出している。そして、外部に露出する導体ポスト２９の最表面は、第１主面２０ａより外部に突出している。

【0050】

導体ポスト２９は、第１実施形態の導体パッド２５と比べて厚く（すなわち、高さを有するように）形成されているが、導体パッド２５と同様に無電解めっき層と電解めっき層によって構成されている。この導体ポスト２９は、例えば導体パッド２５の形成と同様に先に無電解めっき層を形成し、無電解めっき層の上に更に電解めっき層を形成することで作製される。導体ポスト２９の高さは、電解めっき層の厚さを調整することにより行われる。導体ポスト２９は、絶縁層２３の内部に形成されるビア導体２６を介して導体層２２と電気的に接続されている。本実施形態に係る半導体装置５は、上述の第１実施形態と同様な作用効果を得られると共に、他のプリント配線板に実装する際に、発生する実装応力の緩和も可能であるため、実装性を高める作用効果も得られる。

【0051】

＜第６実施形態＞
図１１は第６実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置６と第５実施形態との相違点は、ビルドアップ層２０の第１主面２０ａの上に更にモールド樹脂層５１が形成されることである。そして、導体ポスト２９は、モールド樹脂層５１によって封止され、その外部に露出する最表面２９ａは、モールド樹脂層５１の上表面５１ａと同一平面に位置している。モールド樹脂層５１は、封止樹脂層３０と同様にシリカフィラーを含むエポキシ樹脂によって形成されている。

【0052】

このような構成を有する半導体装置６は、例えば以下の方法で作製される。まず、上述した第５実施形態に係る半導体装置５を作製し、その後、ビルドアップ層２０の第１主面２０ａの上に、導体ポスト２９全体を封止するようにモールド樹脂層５１を塗布する。次に、モールド樹脂層５１の上表面５１ａと導体ポスト２９の最表面２９ａとを同一平面上に揃えるように、モールド樹脂層５１を研磨する。本実施形態に係る半導体装置６は、上述の第５実施形態と同様な作用効果を得られるほか、導体ポスト２９を封止するモールド樹脂層５１が形成されるため、導体ポスト２９の強度を高めることができると同時に、半導体装置６の表裏にモールド樹脂層５１が形成されているため、半導体装置６への反り抑制効果も得られる。

【0053】

＜第７実施形態＞
図１２は第７実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置７と第５実施形態との相違点は、ビルドアップ層２０の第１主面２０ａの上に更にモールド樹脂層５２が形成されることである。そして、導体ポスト２９は、モールド樹脂層５２によって封止されている。モールド樹脂層５２は、封止樹脂層３０と同様にシリカフィラーを含むエポキシ樹脂によって形成されている。また、モールド樹脂層５２には、導体ポスト２９の最表面２９ａ全体と周壁面２９ｂの一部とを外部に露出させる開口５２ａが形成されている。

【0054】

このような構成を有する半導体装置７は、例えば以下の方法で作製される。まず、上述した第５実施形態に係る半導体装置５を作製し、その後、ビルドアップ層２０の第１主面２０ａの上に、導体ポスト２９全体を封止するようにモールド樹脂層５２を塗布する。次に、レーザ加工でモールド樹脂層５２に開口５２ａを形成することにより、導体ポスト２９の最表面２９ａ全体と周壁面２９ｂの一部とを外部に露出させる。本実施形態に係る半導体装置７は、上述の第５実施形態と同様な作用効果を得られるほか、導体ポスト２９を封止するモールド樹脂層５２が形成されるため、導体ポスト２９の強度を高めることができる。

【0055】

＜第８実施形態＞
図１３は第８実施形態に係る半導体装置を示す断面図である。本実施形態に係る半導体装置８と第１実施形態との相違点は、半導体素子１３の保護膜１８の上に絶縁膜１０が形成されておらず、それに代えて封止樹脂層３０が形成されることである。このような構成を有する半導体装置８は、第１実施形態と同様な作用効果を得られる。

【0056】

本実施形態に係る半導体装置８は、例えば以下の方法により作製される。まず、上述した図３Ｄに示すように絶縁膜１０を設けない半導体素子１３を作製し、その後、封止樹脂層３０を形成するときに、半導体素子１３の周囲及び上方にシリカフィラーを含むエポキシ樹脂を塗布する。その際に、エポキシ樹脂は再配線層１６同士の間にも流れ込み、再配線層１６を封止する。次に、封止樹脂層３０を研磨することにより再配線層１６の上表面１６ｃを外部に露出させ、その後、上述の方法で半導体装置８を作製すれば良い。

【0057】

以上、本発明の実施形態について詳述したが、本発明は、上述の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、上述の実施形態では、ビルドアップ層２０の例として、２層の絶縁層を有するものを挙げて説明したが、必要に応じて絶縁層の数を増減しても良い。また、必要に応じて、ビルドアップ層２０の絶縁層２１、２３の材質を変更しても良い。例えば、ビルドアップ層２０にファイン配線層を形成する場合、絶縁層２１、２３に感光性樹脂を利用しても良い。半導体装置の反り抑制の場合、絶縁層２１、２３にガラスクロス等補強材入りプリプレグ材を利用しても良い。

【0058】

また、第４実施形態において、ビルドアップ層２０の第１主面２０ａの上にソルダーレジスト層５０を形成する例を挙げて説明したが、ソルダーレジスト層５０は必ずしも形成する必要がなく、ソルダーレジスト層５０に代えて、第１主面２０ａの上に無電解Ｎｉ／Ｐｄ／Ａｕ膜、無電解Ｎｉ／Ａｕ膜、又はＯＳＰ（Organic Solderability Preservative）膜等の処理膜のみを形成しても良い。更に、上記実施形態において、導体部材として導体パッド及び導体ポストの例を挙げて説明したが、他の形の導体部材としても良い。また、上記の実施形態に係る図面では、支持板４０の上に１個の半導体素子１３を搭載したことを示したが、実際のプロセスでは、大判の支持板４０の上に複数の半導体素子１３を搭載し、例えば図３Ａ〜図６Ｄに示す工程を経た後に、切断することによって最終個片構造になっている。また、上述の実施形態では、それぞれの実施形態について説明したが、言うまでもなく、これらの実施形態を組み合わせても良い。

【符号の説明】

【0059】

１，２，２’，３，４，５，６，７，８ 半導体装置
１０ 絶縁膜
１３ 半導体素子
１３ａ アクティブ面
１３ｂ 非アクティブ面
１３ｃ 周壁面
１５ 基板端子
１６ 再配線層（端子）
１６ａ 下地金属層
１６ｂ 上層金属層
１７ 絶縁膜
１８ 保護膜
１９ 貫通孔
２０ ビルドアップ層
２０ａ 第１主面
２０ｂ 第２主面
２１，２３ 絶縁層
２２ 導体層
２４，２６ ビア導体
２５ 導体パッド（導体部材）
２５ａ 最表面
２９ 導体ポスト（導体部材）
２９ａ 最表面
３０ 封止樹脂層（第１封止樹脂層）
３１ 凹部
３２，３３，３４ 封止樹脂層（第２封止樹脂層）
４０ 支持板
４１ 接着層
５０ ソルダーレジスト層
５０ａ 開口
５１，５２ モールド樹脂層
５２ａ 開口

【図1】

【図2】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図4A】

【図4B】

【図4C】

【図4D】

【図5A】

【図5B】

【図5C】

【図5D】

【図6A】

【図6B】

【図6C】

【図6D】

【図7A】

【図7B】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】