特開2016-225911IP Force 特許公報全文掲載

技術分野

表示制御装置及び撮像装置

要約特許出願時に添付された[要約書]

【課題】フィルタ処理によって生成された画像の記録を回避することと、ハードウェア規模の増加の抑制とを両立する。
【解決手段】複数のイメージデータ処理部はイメージデータを取得し、同期信号に同期してイメージデータを出力し、同期信号生成部は同期信号を生成し、同期信号を複数のイメージデータ処理部のうち一部のイメージデータ処理部に他のイメージデータ処理部よりも所定のオフセット時間だけ早く出力し、遅延調整部は一部のイメージデータ処理部からのイメージデータをライン毎に遅延させるラインメモリを備え、フィルタ処理部は遅延調整部からのイメージデータについてフィルタ処理を行ってフィルタ処理データを生成し、表示画像生成部はフィルタ処理データと他のイメージデータ処理部からのイメージデータとを重畳して表示画像データを生成し、オフセット時間は、フィルタ処理データの生成に係る遅延時間を相殺する時間である。
【選択図】図2

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、図8に例示するように、エッジピーキング処理の実行によって得られた表示画像データは、圧縮、記録に用いる動画像データとしても用いられる。図9に示すように、表示制御部970−1、970−2への表示画像データが示す表示画像のみならず、動画圧縮部950に出力される動画像データが示す画像にもエッジ画像が重畳されてしまう。他方、図10に例示するように表示制御部970−1、970−2からエッジ画像を重畳した表示画像データを出力するためには、個々の表示制御部970−1、970−2が、いずれもエッジピーキング処理を実行するエッジピーキング処理回路と、生成したエッジ画像と重畳するタイミングを調整するための動画像データを記憶するラインメモリを要する。そのため、ハードウェア規模が増加し、表示制御部970−1、970−2の消費電力が従来のデジタルカメラよりも増加してしまう。 本発明は、の課題に基づいてなされたものであり、フィルタ処理によって生成された画像の記録を回避することと、ハードウェア規模の増加の抑制とを両立することができる表示制御装置及び撮像装置を提供することを目的としている。

課題を解決するための手段[発明の詳細な説明]から抜粋

の課題を解決するため、本発明の一態様は、イメージデータを取得し、同期信号に同期して前記イメージデータを出力する複数のイメージデータ処理部と、同期信号を生成し、前記同期信号を前記複数のイメージデータ処理部のうち一部のイメージデータ処理部に他のイメージデータ処理部よりも所定のオフセット時間だけ早く出力する同期信号生成部と、前記一部のイメージデータ処理部からのイメージデータをライン毎に遅延させ・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、処理によって生成された画像の記録の回避とハードウェア規模の増加の抑制とを両立することができる。また、本発明によれば、消費電力の増加を抑制することができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】第1の撮像システムの構成を示す概略ブロック図である。

【図2】第1の表示制御部の全体の構成を示す概略ブロック図である。

【図3】第1の表示制御部の一部の構成を示す概略ブロック図である。

【図4】出力データの一例を示すタイミングチャートである。

【図5】出力データの他の例を示すタイミングチャートである。

【図6】第2の表示制御部の構成を示す概略ブロック図である。

【図7】従来の撮像システムにおける処理の流れの一例を示す概念図である。

【図8】従来の撮像システムにおける処理の流れの他の例を示す概念図である。

【図9】従来の撮像システムの各構成要素からの出力データの一例を示す概念図である。

【図10】従来の撮像システムの各構成要素からの出力データの他の例を示す概念図である。

選択図 図2出願人が指定した本件の代表的な図

1…撮像システム、10、10A…撮像装置、110…イメージセンサ、120…撮像部、130…SDRAM、140…画像処理部、150…動画圧縮部、160…DMAコントローラ、170−1、170A−1、170−2…表示制御部、171…同期信号生成部、172、172A、173…イメージデータ処理部、1721、1721A、1731…FIFOライト制御部、1722、1722A、1732…FIFOリード制御部、1723、1723A、1733…FIFOバッファ、1724、1724A、1734…データ配列変換部、1725、1725A、1735…データイネーブル生成部、174…遅延調整部、1741−1〜1741−4…ラインメモリ、175…フィルタ処理部、1751…フィルタ演算部、1752、1753…セレクタ、176…表示画像生成部、180…制御部、20−1、20−2…表示装置

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります