特開 2017-152697 半導体収納トレイ及び半導体収納トレイ用カバー

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2017-152697(P2017-152697A)

(43)【公開日】2017年8月31日

(54)【発明の名称】半導体収納トレイ及び半導体収納トレイ用カバー

(51)【国際特許分類】

   H01L 21/673 20060101AFI20170804BHJP

   B65D 85/30 20060101ALI20170804BHJP

【ＦＩ】

   H01L21/68 U

   B65D85/30 Z

【審査請求】有

【請求項の数】9

【出願形態】ＯＬ

【全頁数】12

(21)【出願番号】特願2017-33451(P2017-33451)

(22)【出願日】2017年2月24日

(31)【優先権主張番号】10-2016-0022821

(32)【優先日】2016年2月25日

(33)【優先権主張国】KR

(71)【出願人】

【識別番号】517065806

【氏名又は名称】コスタット，インク．

(74)【代理人】

【識別番号】100098095

【弁理士】

【氏名又は名称】高田 武志

(72)【発明者】

【氏名】扈 起 勍

(72)【発明者】

【氏名】李 鎔 勳

【テーマコード（参考）】

3E096

5F131

【Ｆターム（参考）】

3E096AA09

3E096AA14

3E096BA16

3E096BB05

3E096CA06

3E096CB02

3E096CC02

3E096DA04

3E096DA17

3E096EA02X

3E096EA11X

3E096FA07

3E096FA09

3E096GA01

3E096GA07

3E096GA11

5F131AA02

5F131AA04

5F131BA39

5F131CA05

5F131CA12

5F131GA05

5F131GA23

5F131GA42

5F131GA53

5F131GA54

5F131GA55

5F131GA66

5F131GA87

(57)【要約】

【課題】半導体収納トレイ及び半導体収納トレイ用カバーを提供する。
【解決手段】半導体収納トレイ及び半導体収納トレイ用カバーに係り、耐熱性ベース板と、耐熱性ベース板上に配列されて半導体装置が収納される複数のポケット部と、複数のポケット部の周辺に配置されたガイド部と、耐熱性ベース板、ポケット部及びガイド部の表面にコーティングされた炭素系伝導性物質層と、を含む半導体収納トレイを提供する。これにより、該半導体収納トレイ及び半導体収納トレイ用カバーを利用すれば、パーティクル生成が顕著に少なく、電気抵抗が低くて均一であり、節電効果にすぐれる。
【選択図】図３

【特許請求の範囲】

【請求項1】

耐熱性ベース板と、
前記耐熱性ベース板上に配列されて半導体装置が収納される複数のポケット部と、
前記複数のポケット部の周辺に配置されたガイド部と、
前記耐熱性ベース板、ポケット部及びガイド部の表面にコーティングされた炭素系伝導性物質層と、を含む半導体収納トレイ。

【請求項2】

前記炭素系伝導性物質層は、伝導性高分子層であり、
前記伝導性高分子層をなす伝導性高分子はポリアニリン（ＰＡＮＩ）、ポリピロール（ＰＰＹ）、ポリカルバゾール、ポリインドール、ポリアゼピン、ポリナフタレン、ポリチオフェン（ＰＴ）、ポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）、ポリ（ｐ−フェニレンスルフィド）（ＰＰＳ）、ポリ（ｐ−フェニレンビニレン）（ＰＰＶ）、ポリアセチレン（ＰＡＣ）、ポリピレン、ポリフェニレン、ポリフルオレン、ポリアズレン、ポリフラン、ポリチオフェンビニレン、ポリピリジン、及びそれらの誘導体で構成される群から選択される１種以上であることを特徴とする請求項１に記載の半導体収納トレイ。

【請求項3】

前記炭素系伝導性物質層は、炭素ナノチューブを含むことを特徴とする請求項１に記載の半導体収納トレイ。

【請求項4】

前記炭素系伝導性物質層の厚みが３μｍないし２０μｍであることを特徴とする請求項１に記載の半導体収納トレイ。

【請求項5】

前記耐熱性ベース板は、少なくとも１３０℃の温度に耐えることができる耐熱性高分子であることを特徴とする請求項１に記載の半導体収納トレイ。

【請求項6】

前記耐熱性高分子は、変性ポリフェニレンオキシド（ＭＰＰＯ）、変性ポリスルホン（ＭＰＳＵ）、ポリカーボネート（ＰＣ）、ポリアミド、ポリスルホン（ＰＳＵ）、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンスルフィド、液晶ポリマー、ポリエーテルエーテルケトン（ＰＥＥＫ）、及びそれらの混合物から構成される群から選択された１種以上であることを特徴とする請求項５に記載の半導体収納トレイ。

【請求項7】

前記耐熱性高分子は、電気伝導性物質を含まないことを特徴とする請求項５に記載の半導体収納トレイ。

【請求項8】

半導体収納トレイの表面の１ｃｍ以内距離の２地点間の電気抵抗が２．５ｘ１０^６Ω未満であることを特徴とする請求項１に記載の半導体収納トレイ。

【請求項9】

半導体収納トレイ用カバーであって、
耐熱性ベース板と、
前記耐熱性ベース板の表面にコーティングされた炭素系伝導性物質層と、を含むカバー。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体収納トレイ及び半導体収納トレイ用カバーに係り、さらに具体的には、パーティクル生成が顕著に少なく、電気抵抗が低くて均一であり、節電効果にすぐれる半導体収納トレイ及び半導体収納トレイ用カバーに関する。

【背景技術】

【0002】

半導体製品の製造には、多様な主体が協力し、ある一主体が生産した製品を他の製品に伝達する必要がある。伝達される製品は、加工されたり処理されたりしたウェーハでもあり、それをダイシングした半導体チップでもあり、さらには、モールディング樹脂で封止された半導体パッケージでもある。

【0003】

かような半導体装置、例えば、半導体チップや半導体パッケージを収納して搬送するためにトレイが使用されるが、場合によっては、トレイまでテスト装備または熱処理装備内に収納し、半導体チップまたは半導体パッケージに対するテスト、その他処理を行うことにもなる。高温が適用されるテストや処理の場合、トレイは、耐熱性を有さなければならず、同時に不必要な静電気を迅速に除去することができるように、所定の電気伝導性も備えていなければならない。

【0004】

現在、高温環境に適用されるトレイを製造するために、耐熱性樹脂に導電性素材を添加した複合素材が使用されている。しかし、現在のトレイは、電気抵抗が比較的高く、位置によって不均一であるだけではなく、生成されたパーティクルが半導体パッケージまたは半導体チップに付着し、半導体装置の不良をもたらす一因にもなる。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする第１の課題は、パーティクル生成が顕著に少なく、電気抵抗が低くて均一であり、節電効果にすぐれる半導体収納トレイを提供することである。

【0006】

本発明が解決しようとする第２の課題は、パーティクル生成が顕著に少なく、電気抵抗が低くて均一であり、節電効果にすぐれる半導体収納トレイ用カバーを提供することである。

【課題を解決するための手段】

【0007】

本発明は、前記第１の技術的課題をなすために、耐熱性ベース板と、前記耐熱性ベース板上に配列されて半導体装置が収納される複数のポケット部と、前記複数のポケット部の周辺に配置されたガイド部と、前記耐熱性ベース板、ポケット部及びガイド部の表面にコーティングされた炭素系伝導性物質層を含む半導体収納トレイを提供する。

【0008】

このとき、前記炭素系伝導性物質層は、伝導性高分子層であり、前記伝導性高分子層をなす伝導性高分子は、ポリアニリン（ＰＡＮＩ）、ポリピロール（ＰＰＹ）、ポリカルバゾール（polycarbazole）、ポリインドール（polyindole）、ポリアゼピン（polyazepine）、ポリナフタレン（polynaphthalene）、ポリチオフェン（ＰＴ）、ポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）、ポリ（ｐ−フェニレンスルフィド）（ＰＰＳ）、ポリ（ｐ−フェニレンビニレン）（ＰＰＶ）、ポリアセチレン（ＰＡＣ）、ポリピレン（polypyrene）、ポリフェニレン（polyphenylene）、ポリフルオレン（polyfluorene）、ポリアズレン（polyazulene）、ポリフラン（polyfuran）、ポリチオフェンビニレン（polythiophenevinylene）、ポリピリジン（polypyridine）、及びそれらの誘導体から構成される群から選択される１種以上でもある。

【0009】

一実施形態において、前記炭素系伝導性物質層は、炭素ナノチューブを含んでもよい。

【0010】

また、前記炭素系伝導性物質層は、約３μｍないし約２０μｍの厚みで提供されてもよい。

【0011】

また、前記耐熱性ベース板は、少なくとも１３０℃の温度に耐えることができる耐熱性高分子からもなる。特に、前記耐熱性高分子は、変性ポリフェニレンオキシド（ＭＰＰＯ）、変性ポリスルホン（ＭＰＳＵ）、ポリカーボネート（ＰＣ）、ポリアミド（polyamide）、ポリスルホン（ＰＳＵ）、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルイミド（ＰＥＩ）、ポリフェニレンスルフィド（polyphenylene sulfide）、液晶ポリマー（liquid crystal polymer）、ポリエーテルエーテルケトン（ＰＥＥＫ）、及びそれらの混合物から構成される群から選択された１種以上でもある。また、前記耐熱性高分子は、電気伝導性物質を含まない。

【0012】

また、半導体収納トレイ表面の１ｃｍ以内距離の２地点間の電気抵抗が、２．５ｘ１０^６Ω未満でもある。

【0013】

本発明は、前記第２の技術的課題をなすために、耐熱性ベース板と、前記耐熱性ベース板の表面にコーティングされた炭素系伝導性物質層と、を含む半導体収納トレイ用カバーを提供する。

【図面の簡単な説明】

【0014】

【図1】本発明の一実施形態による半導体収納トレイ及びそのカバーを示した斜視図である。

【図2】図１のＩＩで示した部分を拡大した部分拡大図である。

【図3】図２のＩＩＩ−ＩＩＩ’線に沿って切開した断面を示した断面図である。

【図4】図１に示した半導体収納トレイ用カバーの部分断面を示した側断面図であり、図２のＩＩＩ−ＩＩＩ’位置に対応するカバー部分の断面である。

【図5】本発明の実施形態による抵抗均一性試験を行った試片及び測定位置を示したイメージである。

【図6】実施例１及び比較例１の試片に対してスラウィング試験を行った結果を示したイメージである。

【図7】実施例１及び比較例１の試片に対してテーピング試験を行った結果を示したイメージである。

【発明を実施するための形態】

【0015】

以下、添付図面を参照し、本発明概念の望ましい実施形態について詳細に説明する。しかし、本発明概念の実施形態は、さまざまに異なる形態に変形され、本発明概念の範囲が、以下で説明する実施形態によって限定されると解釈されるものではない。本発明概念の実施形態は、当業界で当業者に、本発明概念についてさらに完全に説明するために提供されると解釈されることが望ましい。同一符号は、最後まで同一要素を意味する。さらに、図面での多様な要素と領域は、概略的に示されている。従って、本発明概念は、添付した図面に描かれた相対的な大きさや間隔によって制限されるものではない。

【0016】

第１、第２のような用語は、多様な構成要素の説明に使用されるが、前記構成要素は、前記用語によって限定されるものではない。前記用語は、１つの構成要素を他の構成要素から区別する目的のみに使用される。例えば、本発明概念の権利範囲を外れずに、第１構成要素は、第２構成要素と命名され、反対に、第２構成要素は、第１構成要素とも命名される。

【0017】

本出願で使用された用語は、ただ特定の実施形態について説明するために使用されたものであり、本発明概念を限定する意図ではない。単数の表現は、文脈上明白に異なって意味しない限り、複数の表現を含む。本出願において、「含む」または「有する」というような表現は、明細書に記載された特徴、個数、段階、動作、構成要素、部分品、またはそれらの組み合わせが存在するということを指定するものであり、１またはそれ以上の他の特徴、個数、動作、構成要素、部分品、またはそれらの組み合わせの存在または付加の可能性をあらかじめ排除するものではないと理解されなければならない。

【0018】

異なって定義されない限り、ここで使用される全ての用語は、技術用語及び科学用語を含み、本発明概念が属する技術分野で当業者が共通して理解しているところと同一の意味を有する。また、一般的に使用される、前もって定義されたような用語は、関連技術の脈絡において、それらが意味するところと一貫する意味を有すると解釈されなければならず、ここに明示的に定義しない限り、過度に形式的な意味に解釈されるものではないということが理解されるであろう。

【0019】

ある実施形態が、異なって具現可能な場合、特定の工程順序が、説明される順序と異なって遂行されもする。例えば、連続して説明される２工程が実質的に同時に遂行されもし、説明される順序と反対の順序によって遂行されもする。

【0020】

添付図面において、例えば、製造技術及び／または公差によって、図示された形状の変形が予想される。従って、本発明の実施形態は、本明細書に図示された領域の特定形状に制限されていると解釈されてはならず、例えば、製造過程でもたらされる形状の変化を含まなければならない。ここに使用される全ての用語「及び／または」は、言及された構成要素のそれぞれ、及び１以上の全ての組み合わせを含む。また、本明細書で使用される用語「基板」は、基板それ自体、または基板、及びその表面に形成された所定の層または膜などを含む積層構造体を意味する。また、本明細書において、「基板の表面」とは、基板それ自体の露出表面、または基板上に形成された所定の層または膜などの外側表面を意味する。

【0021】

図１は、本発明の一実施形態による半導体収納トレイ１０及びそのカバー２０を示した斜視図であり、図２は、図１のＩＩで示した部分を拡大した部分拡大図である。

【0022】

図１及び図２を参照すれば、前記半導体収納トレイ１０は、ベース板１１上に、半導体チップまたは半導体パッケージのような半導体装置を収納することができる複数のポケット部１３を含んでもよい。前記ベース板１１上において前記ポケット部１３は、格子状に配列されてもよい。図１においては、前記ポケット部１３が、ｘ方向に１６個、ｙ方向に６個配列されるように図示されているが、本発明は、それに限定されるものではない。

【0023】

前記ベース板１１は、耐熱性高分子物質からもなる。ここで、「耐熱性」とは、１３０℃以上の高温に耐えることができる特性を意味すると定義される。

【0024】

前記ベース板１１の耐熱性高分子物質は、例えば、変性ポリフェニレンオキシド（ＭＰＰＯ：modified polyphenylene oxide）、変性ポリスルホン（ＭＰＳＵ：modified polysulfone）、ポリカーボネート（ＰＣ：polycarbonate）、ポリアミド（polyamide）、ポリスルホン（ＰＳＵ：polysulfone）、ポリエーテルスルホン（ＰＥＳ：polyether sulfone）、ポリエーテルイミド（ＰＥＩ：polyetherimide、ＰＥＩ）、ポリフェニレンスルフィド（polyphenylene sulfide）、液晶ポリマー（liquid crystal polymer）、ポリエーテルエーテルケトン（ＰＥＥＫ：polyetheretherketone）、及びそれらの混合物から構成される群から選択された１種以上でもあるが、本発明は、それらに限定されるものではない。

【0025】

前記ポケット部１３は、収納する半導体装置の形態を有することができる。図１においては、前記ポケット部１３が四角形の形態を有するように図示されたが、本発明は、それに限定されるものではない。前記ポケット部１３は、六角形、円形、楕円形など多様な形態を有することもできる。

【0026】

前記ポケット部１３の端には、垂直方向に突出したガイド部１５が提供されてもよい。前記ガイド部１５は、前記ポケット部１３上に半導体装置３が収納されるとき、半導体装置を案内する役割を行う。特に、前記ガイド部１５の側面のうち、ポケット部１３に向かう側面は、傾斜している。前記ポケット部１３に向かうガイド部１５の側面が傾斜していることにより、ポケット部１３に収納される半導体装置３の整列が完璧ではないとしても、半導体装置３がポケット部１３内に円滑に案内される。前記ガイド部１５の側面の傾斜は、収納される半導体装置３の大きさ、整列精度などを考慮して適切に選択される。

【0027】

前記ガイド部１５は、前記ポケット部１３の四辺のいずれにも形成されてもよく、対向する二辺にのみ形成されてもよい。また、前記ガイド部１５は、前記ポケット部１３の一辺に対して一つが形成されてもよく、２以上が形成されてもよい。図２では、前記ガイド部１５がｙ方向に沿う辺には、一つが形成され、ｘ方向に沿う辺には、二つが形成されているように図示されているが、本発明は、それに限定されるものではない。

【0028】

図３は、図２のＩＩＩ−ＩＩＩ’線に沿って切開した断面を示した断面図である。

【0029】

図３を参照すれば、前記ベース板１１、ポケット部１３及びガイド部１５の表面上に、炭素系伝導性物質層１７が提供される。前記炭素系伝導性物質層１７の厚みは、例えば、約３μｍないし約２０μｍでもある。もし前記炭素系伝導性物質層１７の厚みが過度に薄ければ、電気抵抗が過度に増加し、前記半導体収納トレイからの静電気除去が不良にもなる。反対に、前記炭素系伝導性物質層１７の厚みが過度に厚ければ、製造コストがかさんでしまう。

【0030】

前記炭素系伝導性物質層１７は、伝導性高分子層でもあり、前記伝導性高分子層をなす伝導性高分子は、例えば、ポリアニリン（ＰＡＮＩ：polyaniline）、ポリピロール（ＰＰＹ：polypyrrole）、ポリカルバゾール（polycarbazole）、ポリインドール（polyindole）、ポリアゼピン（polyazepine）、ポリナフタレン（polynaphthalene）、ポリチオフェン（ＰＴ：polythiophene）、ポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ：poly(3,4-ethylenedioxythiophene)）、ポリ（ｐ−フェニレンスルフィド）（ＰＰＳ：poly(p-phenylene sulfide)、ＰＰＳ）、ポリ（ｐ−フェニレンビニレン）ＰＰＶ：(poly(p-phenylene vinylene)、ＰＰＶ）、ポリアセチレン（ＰＡＣ：polyacetylene）、ポリピレン（polypyrene）、ポリフェニレン（polyphenylene）、ポリフルオレン（polyfluorene）、ポリアズレン（polyazulene）、ポリフラン（polyfuran）、ポリチオフェンビニレン（polythiophene vinylene）、ポリピリジン（polypyridine）、及びそれらの誘導体から構成される群から選択される１種以上でもあるが、本発明は、それらに限定されるものではない。前記伝導性高分子層は、電気伝導性を有する任意の高分子にもなる。

【0031】

一実施形態において、前記炭素系伝導性物質層１７は、炭素ナノチューブ（ＣＮＴ）、炭素ナノワイヤ、炭素ナノロッド、グラフェン（graphene）、フラーレン（fullerene）のような炭素系ナノ物質を含んでもよい。例えば、前記炭素系伝導性物質層１７に含まれる炭素ナノチューブ（ＣＮＴ）は、単一壁炭素ナノチューブ（single wall ＣＮＴ）でもあり、多重壁炭素ナノチューブ（mltiple wall ＣＮＴ）でもある。

【0032】

前記炭素系伝導性物質層１７は、炭素ナノチューブ、炭素ナノワイヤ、炭素ナノロッド、グラフェン、フラーレンのような炭素系ナノ物質だけからもなり、かような炭素系ナノ物質が、ポリマー物質のようなバインダによって結合された形態の層でもある。前記バインダは、例えば、ＰＴＦＥ（polytetrafluoroethylene）のような疎水性高分子でもあるが、それに限定されるものではない。

【0033】

前記炭素系伝導性物質層１７の電気抵抗は、１ｃｍ以内距離の２地点間について測定したとき、２．５ｘ１０^６Ω未満でもある。前記炭素系伝導性物質層１７の抵抗が過度に高ければ、前記半導体収納トレイからの静電気除去が不良にもなる。前記半導体収納トレイからの静電気除去が十分ではなければ、収納される半導体装置を損傷させる可能性がある。

【0034】

前記炭素系伝導性物質層１７は、例えば、スピンコーティング、ディッピング（dipping）、スプレー、ドクターブレードなど多様な方法によって形成されるが、特別に限定されるものではない。また、前記炭素系伝導性物質層１７が伝導性高分子である場合、前記伝導性高分子の流動層を形成した後、約９０ないし約１５０℃の温度で、約１０分ないし約１時間ほど乾燥させることにより、炭素系伝導性物質層１７を得ることが可能である。

【0035】

以上で説明したように、耐熱性ベース１１上に炭素系伝導性物質層１７をコーティング形成することにより、位置による電気伝導性がさらに均一になる。

【0036】

また、電気伝導性成分を添加した従来技術に比べ、パーティクル発生が著しく低下する。

【0037】

また、耐熱性ベース１１の物質として一般高分子ではない耐熱性高分子を使用するために、前記半導体収納トレイ１０は、半導体装置の搬送だけではなく、高温でのテストのための収納にも利用される。

【0038】

図４は、図１に示した半導体収納トレイ用カバー２０の部分断面を示した側断面図であり、図２のＩＩＩ−ＩＩＩ’位置に対応するカバー部分の断面である。

【0039】

図４を参照すれば、半導体収納トレイ用カバー２０の端には、半導体収納トレイ１０の端のリセス部Ｒ（図３）に対応して結合される突出部Ｐが具備される。前記半導体収納トレイ１０とそのカバー２０とが結合されれば、前記突出部Ｐとリセス部Ｒとが噛み合い、側方向の外力が加えられても、半導体収納トレイ１０とそのカバー２０との整列が維持される。ここでは、半導体収納トレイ用カバー２０の下部が平坦であるように図示されているが、当業者であるならば、半導体収納トレイ用カバー２０の下部に、カバー２０でのような突出部を形成することにより、半導体収納トレイ用カバー２０を便利に多層に積層し、側方向外力にも崩れないようにすることができるということを理解するであろう。

【0040】

また、前記半導体収納トレイ用カバー２０は、ベース板２１及び炭素系伝導性物質層２７を含んでもよい。

【0041】

前記ベース板２１は、図１及び図２を参照して説明したベース板１１と同一であるので、ここではさらなる説明を省略する。

【0042】

また、前記ベース板２１の表面は、少なくとも部分的に炭素系伝導性物質層２７によってコーティングされている。炭素系伝導性物質層２７の物質、厚み、形成方法などは、図３を参照して説明したので、ここではさらなる説明を省略する。一実施形態において、前記炭素系伝導性物質層２７は、前記ベース板２１の全体表面にコーティングされている。

【0043】

以上で説明した本発明による半導体収納トレイ及び半導体収納トレイ用カバーを利用すれば、パーティクル生成が顕著に少なく、電気抵抗が低くて均一であり、節電効果にすぐれる。

【0044】

以下、具体的な実施例及び比較例をもって、本発明の構成及び効果についてさらに詳細に説明するが、それら実施例は、ただ本発明をさらに明確に理解させるためのもののみであり、本発明の範囲を限定するものではない。

【実施例】

【0045】

抵抗均一性試験
図５は、本発明の実施例による抵抗均一性試験を行った試片及び測定位置を示したイメージである。

【0046】

まず、本発明による試片として、ＭＰＰＯベース板上にＰＥＤＯＴがコーティングされた試片（実施例１）を準備し、従来技術による試片として、炭素ファイバ及び炭素パウダが混入されて成形されたＭＰＰＯ複合素材試片（比較例１）を準備した。

【0047】

２つの試片に対して、図５に示されているように、２９ヵ所の位置に対して抵抗を測定し、該抵抗は当該位置でテスタの２電極が、約１ｃｍ間隔を有するようにして測定された。表１は、２つの試片に対する測定結果を示している。

【0048】

【表1】

【0049】

前記表１から分かるように、実施例１の平均抵抗は、比較例１の平均抵抗に比べてかなり低くなっている。それだけではなく、標準偏差に代表される位置による抵抗値の散布も、実施例１が顕著に低いということが分かる。従って、本発明による半導体収納トレイ及び／またはカバーは、位置による抵抗が非常に均一であり、平均的な抵抗値も低いということが分かる。それにより、本発明による半導体収納トレイ及び／またはカバーは、改善された節電効果を有することができる。

【0050】

パーティクル発生特性試験
前記試片に対して、汚染源としてのパーティクルがいかほど生成されるかということを点検するために、耐摩耗試験、スラウィング（sloughing）試験及びテーピング（taping）試験を行った。

【0051】

ア．耐摩耗試験
テーバー摩滅試験機器（Taber Abrasion Tester）を利用して耐磨耗性を試験した。耐磨耗性を試験するための物質は、ＣＳ−１７が使用され、回転速度は、６０ｒｐｍであった。摩耗程度は、１，０００回回転させた後の質量低下で判断した。

【0052】

その結果、実施例１は、６３．５ｍｇの質量変化があり、比較例１は、６８．１ｍｇの質量変化があった。すなわち、実施例１の耐磨耗性が、比較例１に比べて若干すぐれているということが分かる。

【0053】

イ．スラウィング試験
印刷用紙で、実施例１と比較例１との試片をそれぞれ一定の力で擦り、粒子がどれほどなすりつくかということを試験した（スラウィング試験）。

【0054】

図６は、実施例１及び比較例１の試片に対してスラウィング試験を行った結果を示したイメージである。

【0055】

図６を参照すれば、比較例１の試片は肉眼に識別されるほどパーティクルが印刷用紙上になすりつくということが観察された（矢印部分）。

【0056】

一方、実施例１の試片は、肉眼に識別し難いほどパーティクルが少なくなすりつくということが分かる。

【0057】

ウ．テーピング試験
実施例１と比較例１との試片上に透明テープを付着させた後、それを試片表面に対して９０°方向に剥がした。透明テープに付いたパーティクルがさらに容易に観察されるように、白紙上に透明テープを付着させた後、イメージを撮影した。

【0058】

図７は、実施例１及び比較例１の試片に対してテーピング試験を行った結果を示したイメージである。

【0059】

図７から分かるように、比較例１の試片に比べ、実施例１の試片が、顕著に少ないパーティクルが発生するということが分かる。

【0060】

以上で述べた通り、本発明の実施形態について詳細に記述したが、本発明が属する技術分野において当業者であるならば、添付された特許請求の範囲に定義された本発明の精神及び範囲を外れずに、本発明をさまざまに変形して実施することができるであろう。従って、本発明の今後の実施形態の変更は、本発明の技術を外れるものではない。

【産業上の利用可能性】

【0061】

本発明の、半導体収納トレイ及び半導体収納トレイ用カバーは、例えば、半導体製造関連の技術分野に効果的に適用可能である。

【符号の説明】

【0062】

３ 半導体装置
１０ 半導体収納トレイ
１１，２１ ベース板
１３ ポケット部
１５ ガイド部
１７，２７ 炭素系伝導性物質層
２０ 収納トレイ用カバー

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】