知財求人 - 知財ポータルサイト「IP Force」
▶ シナプティクス・ディスプレイ・デバイス株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2017-15751(P2017-15751A)
(43)【公開日】2017年1月19日
(54)【発明の名称】表示パネルドライバ、表示装置及び表示パネルの駆動方法
(51)【国際特許分類】
G09G 3/36 20060101AFI20161222BHJP
G09G 3/20 20060101ALI20161222BHJP
【ＦＩ】
G09G3/36
G09G3/20 641G
G09G3/20 611A
G09G3/20 611B
G09G3/20 641Q
G09G3/20 642C
G09G3/20 611E
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
【全頁数】46
(21)【出願番号】特願2015-128732(P2015-128732)
(22)【出願日】2015年6月26日
(71)【出願人】
【識別番号】308017571
【氏名又は名称】シナプティクス・ジャパン合同会社
(74)【代理人】
【識別番号】100102864
【弁理士】
【氏名又は名称】工藤 実
(74)【代理人】
【識別番号】100117617
【弁理士】
【氏名又は名称】中尾 圭策
(72)【発明者】
【氏名】降旗 弘史
(72)【発明者】
【氏名】能勢 崇
【テーマコード（参考）】
5C006
5C080
【Ｆターム（参考）】
5C006AA12
5C006AA22
5C006AF13
5C006AF23
5C006AF46
5C006AF68
5C006AF69
5C006AF83
5C006BB16
5C006BC13
5C006BF02
5C006BF04
5C006BF15
5C006BF28
5C006FA04
5C006FA23
5C006FA47
5C006FA48
5C080AA10
5C080BB05
5C080CC03
5C080DD03
5C080DD26
5C080EE29
5C080FF11
5C080JJ01
5C080JJ02
5C080JJ05
5C080KK07
(57)【要約】
【課題】少ない消費電力で良好な画質の画像を表示する。【解決手段】表示パネルドライバが、ｎビットのディザ値を用いたディザ処理を第１画像データに対して行って第２画像データを生成するディザ処理部と、第２画像データに応じて表示パネルの複数のソース線を駆動する駆動回路とを具備する。ディザ値は、ｎビットの値を要素として有するディザテーブルから選択される。第１画素列に属する画素に対応する第２画像データの値の算出において、ディザ値は、ディザテーブルの第１列の要素のうちから選択される。第１画素列に隣接する第２画素列に属する画素に対応する第２画像データの値の算出において、ディザ値は、ディザテーブルの第２列の要素のうちから選択される。ディザテーブルの第１列の全ての要素の値は、ディザテーブルの要素のうち値が小さい方から半数に属しており、ディザテーブルの第２列の全ての要素の値は、ディザテーブルの要素のうち値が大きい方から半数に属している。
【選択図】図２
【特許請求の範囲】
【請求項1】
複数のソース線と、それぞれが前記複数のソース線が延伸する第１方向に並んだ複数の画素を備える複数の画素列とを備え、前記複数の画素の副画素が前記複数のソース線のうちの対応するソース線に接続された表示パネルを駆動する表示パネルドライバであって、
ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記第１画像データに対して行って第２画像データを生成するディザ処理部と、
前記第２画像データに応じて前記表示パネルの前記複数のソース線を駆動する駆動回路
とを具備し、
前記ディザ値は、それぞれがｎビットの値である要素を有するディザテーブルから選択され、
前記複数の画素列のうちの第１画素列に属する第１画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第１画素のアドレスに応じて前記ディザテーブルの第１列の要素のうちから選択され、
前記複数の画素列のうちの前記第１画素列に前記第１方向に垂直な第２方向において隣接する第２画素列に属する第２画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第２画素のアドレスに応じて前記ディザテーブルの第２列の要素のうちから選択され、
前記ディザテーブルの前記第１列の全ての要素は、前記ディザテーブルの全要素のうち値が小さい方の半数に属し、前記ディザテーブルの前記第２列の全ての要素は、前記ディザテーブルの要素のうち値が大きい方から半数に属している
表示パネルドライバ。
ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記第１画像データに対して行って第２画像データを生成するディザ処理部と、
前記第２画像データに応じて前記表示パネルの前記複数のソース線を駆動する駆動回路
とを具備し、
前記ディザ値は、それぞれがｎビットの値である要素を有するディザテーブルから選択され、
前記複数の画素列のうちの第１画素列に属する第１画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第１画素のアドレスに応じて前記ディザテーブルの第１列の要素のうちから選択され、
前記複数の画素列のうちの前記第１画素列に前記第１方向に垂直な第２方向において隣接する第２画素列に属する第２画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第２画素のアドレスに応じて前記ディザテーブルの第２列の要素のうちから選択され、
前記ディザテーブルの前記第１列の全ての要素は、前記ディザテーブルの全要素のうち値が小さい方の半数に属し、前記ディザテーブルの前記第２列の全ての要素は、前記ディザテーブルの要素のうち値が大きい方から半数に属している
表示パネルドライバ。
【請求項2】
請求項１に記載の表示パネルドライバであって、
前記表示パネルの前記第１画素列に前記第２方向と反対の第３方向において隣接する第３画素列に属する第３画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第３画素の座標に応じて前記ディザテーブルの第３列の要素のうちから選択され、
前記表示パネルの前記第２画素列に前記第２方向において隣接する第４画素列に属する第４画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第４画素のアドレスに応じて前記ディザテーブルの第４列の要素のうちから選択され、
前記ディザテーブルの前記第３列の全ての要素は、前記ディザテーブルの全要素のうち値が小さい方の半数に属し、前記ディザテーブルの前記第４列の全ての要素は、前記ディザテーブルの要素のうち値が大きい方から半数に属している
表示パネルドライバ。
前記表示パネルの前記第１画素列に前記第２方向と反対の第３方向において隣接する第３画素列に属する第３画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第３画素の座標に応じて前記ディザテーブルの第３列の要素のうちから選択され、
前記表示パネルの前記第２画素列に前記第２方向において隣接する第４画素列に属する第４画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第４画素のアドレスに応じて前記ディザテーブルの第４列の要素のうちから選択され、
前記ディザテーブルの前記第３列の全ての要素は、前記ディザテーブルの全要素のうち値が小さい方の半数に属し、前記ディザテーブルの前記第４列の全ての要素は、前記ディザテーブルの要素のうち値が大きい方から半数に属している
表示パネルドライバ。
【請求項3】
請求項１又は２に記載の表示パネルドライバであって、
前記ディザテーブルにおける要素の値の度数分布が不均一である
表示パネルドライバ。
前記ディザテーブルにおける要素の値の度数分布が不均一である
表示パネルドライバ。
【請求項4】
請求項１又は２に記載の表示パネルドライバであって、
前記ディザテーブルの各要素の値が、前記ディザテーブルにおける値ｐ１、ｐ２を有する要素の個数Ｎ（ｐ１）、Ｎ（ｐ２）が同一でないような０以上２ｎ−１以下の整数ｐ１、ｐ２が存在するように決定された
表示パネルドライバ。
前記ディザテーブルの各要素の値が、前記ディザテーブルにおける値ｐ１、ｐ２を有する要素の個数Ｎ（ｐ１）、Ｎ（ｐ２）が同一でないような０以上２ｎ−１以下の整数ｐ１、ｐ２が存在するように決定された
表示パネルドライバ。
【請求項5】
請求項３又は４に記載の表示パネルドライバであって、
ｎがｍに等しく、
前記第１画像データに示された前記副画素の階調ｐに対し、前記表示パネルに表示される画像における前記副画素の所望の輝度をｆ（ｐ）として、
前記ディザテーブルが、ｐ＜（２ｍ−１）／２なるｐについて、ディザテーブルの２ｍ個の要素のうちｆ（ｐ）個が（２ｍ−ｐ）以上であり、且つ、ｐ＞（２ｍ−１）／２なるｐについて、ディザテーブルの２ｍ個の要素のうちｆ（ｐ）個が（２ｍ−ｐ−１）以上であるように作成された
表示パネルドライバ。
ｎがｍに等しく、
前記第１画像データに示された前記副画素の階調ｐに対し、前記表示パネルに表示される画像における前記副画素の所望の輝度をｆ（ｐ）として、
前記ディザテーブルが、ｐ＜（２ｍ−１）／２なるｐについて、ディザテーブルの２ｍ個の要素のうちｆ（ｐ）個が（２ｍ−ｐ）以上であり、且つ、ｐ＞（２ｍ−１）／２なるｐについて、ディザテーブルの２ｍ個の要素のうちｆ（ｐ）個が（２ｍ−ｐ−１）以上であるように作成された
表示パネルドライバ。
【請求項6】
請求項１乃至５のいずれかに記載の表示パネルドライバであって、
更に、
入力画像データに対してガンマ補正を行って前記第１画像データを生成する輝度補正回路を具備する
表示パネルドライバ。
更に、
入力画像データに対してガンマ補正を行って前記第１画像データを生成する輝度補正回路を具備する
表示パネルドライバ。
【請求項7】
請求項１乃至６のいずれかに記載の表示パネルドライバであって、
前記第２画像データは、前記複数の画素の前記副画素の階調を第１値又は第２値のいずれかとして表す２値画像データとして生成され、
前記駆動回路は、前記第２画像データに応じて前記表示パネルを駆動する
表示パネルドライバ。
前記第２画像データは、前記複数の画素の前記副画素の階調を第１値又は第２値のいずれかとして表す２値画像データとして生成され、
前記駆動回路は、前記第２画像データに応じて前記表示パネルを駆動する
表示パネルドライバ。
【請求項8】
複数の画素を備えた表示パネルを駆動する表示パネルドライバであって、
ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記第１画像データに対して行って第２画像データを生成するディザ処理部と、
前記第２画像データに応じて前記表示パネルを駆動する駆動回路
とを具備し、
前記ディザ値は、ｎビットの値を要素として有するディザテーブルから選択され、
前記表示パネルの各画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記ディザテーブルの要素のうちから前記画素のアドレスに応じて選択され、
前記ディザテーブルにおける要素の値の度数分布が、不均一である
表示パネルドライバ。
ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記第１画像データに対して行って第２画像データを生成するディザ処理部と、
前記第２画像データに応じて前記表示パネルを駆動する駆動回路
とを具備し、
前記ディザ値は、ｎビットの値を要素として有するディザテーブルから選択され、
前記表示パネルの各画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記ディザテーブルの要素のうちから前記画素のアドレスに応じて選択され、
前記ディザテーブルにおける要素の値の度数分布が、不均一である
表示パネルドライバ。
【請求項9】
請求項８に記載の表示パネルドライバであって、
前記ディザテーブルの各要素の値が、前記ディザテーブルにおける値ｐ１、ｐ２を有する要素の個数Ｎ（ｐ１）、Ｎ（ｐ２）が同一でないような０以上２ｎ−１以下の整数ｐ１、ｐ２が存在するように決定された
表示パネルドライバ。
前記ディザテーブルの各要素の値が、前記ディザテーブルにおける値ｐ１、ｐ２を有する要素の個数Ｎ（ｐ１）、Ｎ（ｐ２）が同一でないような０以上２ｎ−１以下の整数ｐ１、ｐ２が存在するように決定された
表示パネルドライバ。
【請求項10】
請求項８又は９に記載の表示パネルドライバであって、
ｎがｍに等しく、
前記第１画像データに示された前記副画素の階調ｐに対し、前記表示パネルに表示される画像における前記副画素の所望の輝度をｆ（ｐ）として、
前記ディザテーブルが、ｐ＜（２ｍ−１）／２なるｐについて、ディザテーブルの２ｍ個の要素のうちｆ（ｐ）個が（２ｍ−ｐ）以上であり、且つ、ｐ＞（２ｍ−１）／２なるｐについて、ディザテーブルの２ｍ個の要素のうちｆ（ｐ）個が（２ｍ−ｐ−１）以上であるように作成された
表示パネルドライバ。
ｎがｍに等しく、
前記第１画像データに示された前記副画素の階調ｐに対し、前記表示パネルに表示される画像における前記副画素の所望の輝度をｆ（ｐ）として、
前記ディザテーブルが、ｐ＜（２ｍ−１）／２なるｐについて、ディザテーブルの２ｍ個の要素のうちｆ（ｐ）個が（２ｍ−ｐ）以上であり、且つ、ｐ＞（２ｍ−１）／２なるｐについて、ディザテーブルの２ｍ個の要素のうちｆ（ｐ）個が（２ｍ−ｐ−１）以上であるように作成された
表示パネルドライバ。
【請求項11】
それぞれが所定数の副画素を有する複数の画素を備えた表示パネルを駆動する表示パネルドライバであって、
入力画像データに対してガンマ補正を行ってｍビット（ｍは、３以上の整数）の補正後画像データを生成する輝度演算回路と、
前記補正後画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記補正後画像データに対して行うことにより、前記複数の画素の前記副画素のそれぞれの階調を第１値又は第２値のいずれかとして表す２値画像データを生成するディザ処理部と、
前記２値画像データに応じて前記表示パネルを駆動する駆動回路
とを具備する
表示パネルドライバ。
入力画像データに対してガンマ補正を行ってｍビット（ｍは、３以上の整数）の補正後画像データを生成する輝度演算回路と、
前記補正後画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記補正後画像データに対して行うことにより、前記複数の画素の前記副画素のそれぞれの階調を第１値又は第２値のいずれかとして表す２値画像データを生成するディザ処理部と、
前記２値画像データに応じて前記表示パネルを駆動する駆動回路
とを具備する
表示パネルドライバ。
【請求項12】
請求項１１に記載の表示パネルドライバであって、
前記表示パネルが複数のソース線を備え、
前記表示パネルに、それぞれが前記ソース線が延伸する第１方向に並んだ所定数の画素を備える複数の画素列が形成され、
前記ディザ値は、それぞれがｎビットの値である要素を有するディザテーブルから選択され、
前記複数の画素列のうちの第１画素列に属する第１画素に対応する前記２値画像データの値の算出において、前記ディザ値は、前記第１画素のアドレスに応じて前記ディザテーブルの第１列の要素のうちから選択され、
前記複数の画素列のうちの前記第１画素列に第２方向において隣接する第２画素列に属する第２画素に対応する前記２値画像データの値の算出において、前記ディザ値は、前記第２画素のアドレスに応じて前記ディザテーブルの第２列の要素のうちから選択され、
前記ディザテーブルの前記第１列の全ての要素の値は、前記ディザテーブルの要素のうち値が小さい方から２（ｎ−１）個から選択され、前記ディザテーブルの前記第２列の全ての要素の値は、前記ディザテーブルの要素のうち値が大きい方から２（ｎ−１）個から選択されている
表示パネルドライバ。
前記表示パネルが複数のソース線を備え、
前記表示パネルに、それぞれが前記ソース線が延伸する第１方向に並んだ所定数の画素を備える複数の画素列が形成され、
前記ディザ値は、それぞれがｎビットの値である要素を有するディザテーブルから選択され、
前記複数の画素列のうちの第１画素列に属する第１画素に対応する前記２値画像データの値の算出において、前記ディザ値は、前記第１画素のアドレスに応じて前記ディザテーブルの第１列の要素のうちから選択され、
前記複数の画素列のうちの前記第１画素列に第２方向において隣接する第２画素列に属する第２画素に対応する前記２値画像データの値の算出において、前記ディザ値は、前記第２画素のアドレスに応じて前記ディザテーブルの第２列の要素のうちから選択され、
前記ディザテーブルの前記第１列の全ての要素の値は、前記ディザテーブルの要素のうち値が小さい方から２（ｎ−１）個から選択され、前記ディザテーブルの前記第２列の全ての要素の値は、前記ディザテーブルの要素のうち値が大きい方から２（ｎ−１）個から選択されている
表示パネルドライバ。
【請求項13】
複数のソース線と、それぞれが前記複数のソース線が延伸する第１方向に並んだ複数の画素を備える複数の画素列とを備え、前記複数の画素の副画素が前記複数のソース線のうちの対応するソース線に接続された表示パネルと、
表示パネルドライバ
とを具備し、
前記表示パネルドライバは、
ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記第１画像データに対して行って第２画像データを生成するディザ処理部と、
前記第２画像データに応じて前記表示パネルの前記複数のソース線を駆動する駆動回路
とを備え、
前記ディザ値は、それぞれがｎビットの値である要素を有するディザテーブルから選択され、
前記複数の画素列のうちの第１画素列に属する第１画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第１画素のアドレスに応じて前記ディザテーブルの第１列の要素のうちから選択され、
前記複数の画素列のうちの前記第１画素列に前記第１方向に垂直な第２方向において隣接する第２画素列に属する第２画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第２画素のアドレスに応じて前記ディザテーブルの第２列の要素のうちから選択され、
前記ディザテーブルの前記第１列の全ての要素の値は、前記ディザテーブルの要素のうち値が小さい方の半数に属し、前記ディザテーブルの前記第２列の全ての要素の値は、前記ディザテーブルの要素のうち値が大きい方から半数に属している
表示装置。
表示パネルドライバ
とを具備し、
前記表示パネルドライバは、
ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記第１画像データに対して行って第２画像データを生成するディザ処理部と、
前記第２画像データに応じて前記表示パネルの前記複数のソース線を駆動する駆動回路
とを備え、
前記ディザ値は、それぞれがｎビットの値である要素を有するディザテーブルから選択され、
前記複数の画素列のうちの第１画素列に属する第１画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第１画素のアドレスに応じて前記ディザテーブルの第１列の要素のうちから選択され、
前記複数の画素列のうちの前記第１画素列に前記第１方向に垂直な第２方向において隣接する第２画素列に属する第２画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第２画素のアドレスに応じて前記ディザテーブルの第２列の要素のうちから選択され、
前記ディザテーブルの前記第１列の全ての要素の値は、前記ディザテーブルの要素のうち値が小さい方の半数に属し、前記ディザテーブルの前記第２列の全ての要素の値は、前記ディザテーブルの要素のうち値が大きい方から半数に属している
表示装置。
【請求項14】
請求項１３に記載の表示装置であって、
前記表示パネルの前記第１画素列に前記第２方向と反対の第３方向において隣接する第３画素列に属する第３画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第３画素の座標に応じて前記ディザテーブルの第３列の要素のうちから選択され、
前記表示パネルの前記第２画素列に前記第２方向において隣接する第４画素列に属する第４画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第４画素のアドレスに応じて前記ディザテーブルの第４列の要素のうちから選択され、
前記ディザテーブルの前記第３列の全ての要素の値は、前記ディザテーブルの要素のうち値が小さい方から半数に属しており、前記ディザテーブルの前記第４列の全ての要素の値は、前記ディザテーブルの要素のうち値が大きい方から半数に属している
表示装置。
前記表示パネルの前記第１画素列に前記第２方向と反対の第３方向において隣接する第３画素列に属する第３画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第３画素の座標に応じて前記ディザテーブルの第３列の要素のうちから選択され、
前記表示パネルの前記第２画素列に前記第２方向において隣接する第４画素列に属する第４画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第４画素のアドレスに応じて前記ディザテーブルの第４列の要素のうちから選択され、
前記ディザテーブルの前記第３列の全ての要素の値は、前記ディザテーブルの要素のうち値が小さい方から半数に属しており、前記ディザテーブルの前記第４列の全ての要素の値は、前記ディザテーブルの要素のうち値が大きい方から半数に属している
表示装置。
【請求項15】
複数の画素を備えた表示パネルと、
表示パネルドライバ
とを具備し、
前記表示パネルドライバは、
ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記第１画像データに対して行って第２画像データを生成するディザ処理部と、
前記第２画像データに応じて前記表示パネルを駆動する駆動回路
とを備え、
前記ディザ値は、ｎビットの値を要素として有するディザテーブルから選択され、
前記表示パネルの各画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記ディザテーブルの要素のうちから前記画素のアドレスに応じて選択され、
前記ディザテーブルにおける要素の値の度数分布が、不均一である
表示装置。
表示パネルドライバ
とを具備し、
前記表示パネルドライバは、
ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記第１画像データに対して行って第２画像データを生成するディザ処理部と、
前記第２画像データに応じて前記表示パネルを駆動する駆動回路
とを備え、
前記ディザ値は、ｎビットの値を要素として有するディザテーブルから選択され、
前記表示パネルの各画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記ディザテーブルの要素のうちから前記画素のアドレスに応じて選択され、
前記ディザテーブルにおける要素の値の度数分布が、不均一である
表示装置。
【請求項16】
それぞれが所定数の副画素を有する複数の画素を備えた表示パネルと、
表示パネルドライバ
とを具備し、
前記表示パネルドライバは、
入力画像データに対してガンマ補正を行ってｍビット（ｍは、３以上の整数）の補正後画像データを生成する輝度演算回路と、
前記補正後画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記補正後画像データに対して行うことにより、前記複数の画素の前記副画素のそれぞれの階調を第１値又は第２値のいずれかとして表す２値画像データを生成するディザ処理部と、
前記２値画像データに応じて前記表示パネルを駆動する駆動回路
とを具備する
表示装置。
表示パネルドライバ
とを具備し、
前記表示パネルドライバは、
入力画像データに対してガンマ補正を行ってｍビット（ｍは、３以上の整数）の補正後画像データを生成する輝度演算回路と、
前記補正後画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記補正後画像データに対して行うことにより、前記複数の画素の前記副画素のそれぞれの階調を第１値又は第２値のいずれかとして表す２値画像データを生成するディザ処理部と、
前記２値画像データに応じて前記表示パネルを駆動する駆動回路
とを具備する
表示装置。
【請求項17】
複数のソース線と、それぞれが前記複数のソース線が延伸する第１方向に並んだ複数の画素を備える複数の画素列とを備え、前記複数の画素の副画素が前記複数のソース線のうちの対応するソース線に接続された表示パネルを駆動する駆動方法であって、
ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記第１画像データに対して行って第２画像データを生成するステップと、
前記第２画像データに応じて前記表示パネルの前記複数のソース線を駆動するステップとを具備し、
前記ディザ値は、それぞれがｎビットの値である要素を有するディザテーブルから選択され、
前記複数の画素列のうちの第１画素列に属する第１画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第１画素のアドレスに応じて前記ディザテーブルの第１列の要素のうちから選択され、
前記複数の画素列のうちの前記第１画素列に前記第１方向に垂直な第２方向において隣接する第２画素列に属する第２画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第２画素のアドレスに応じて前記ディザテーブルの第２列の要素のうちから選択され、
前記ディザテーブルの前記第１列の全ての要素の値は、前記ディザテーブルの要素のうち値が小さい方からから半数に属しており、前記ディザテーブルの前記第２列の全ての要素の値は、前記ディザテーブルの要素のうち値が大きい方からから半数に属している
表示パネルの駆動方法。
ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記第１画像データに対して行って第２画像データを生成するステップと、
前記第２画像データに応じて前記表示パネルの前記複数のソース線を駆動するステップとを具備し、
前記ディザ値は、それぞれがｎビットの値である要素を有するディザテーブルから選択され、
前記複数の画素列のうちの第１画素列に属する第１画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第１画素のアドレスに応じて前記ディザテーブルの第１列の要素のうちから選択され、
前記複数の画素列のうちの前記第１画素列に前記第１方向に垂直な第２方向において隣接する第２画素列に属する第２画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第２画素のアドレスに応じて前記ディザテーブルの第２列の要素のうちから選択され、
前記ディザテーブルの前記第１列の全ての要素の値は、前記ディザテーブルの要素のうち値が小さい方からから半数に属しており、前記ディザテーブルの前記第２列の全ての要素の値は、前記ディザテーブルの要素のうち値が大きい方からから半数に属している
表示パネルの駆動方法。
【請求項18】
請求項１７に記載の表示パネルの駆動方法であって、
前記表示パネルの前記第１画素列に前記第２方向と反対の第３方向において隣接する第３画素列に属する第３画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第３画素の座標に応じて前記ディザテーブルの第３列の要素のうちから選択され、
前記表示パネルの前記第２画素列に前記第２方向において隣接する第４画素列に属する第４画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第４画素のアドレスに応じて前記ディザテーブルの第４列の要素のうちから選択され、
前記ディザテーブルの前記第３列の全ての要素の値は、前記ディザテーブルの要素のうち値が小さい方から半数に属しており、前記ディザテーブルの前記第４列の全ての要素の値は、前記ディザテーブルの要素のうち値が大きい方から半数に属している
表示パネルの駆動方法。
前記表示パネルの前記第１画素列に前記第２方向と反対の第３方向において隣接する第３画素列に属する第３画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第３画素の座標に応じて前記ディザテーブルの第３列の要素のうちから選択され、
前記表示パネルの前記第２画素列に前記第２方向において隣接する第４画素列に属する第４画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記第４画素のアドレスに応じて前記ディザテーブルの第４列の要素のうちから選択され、
前記ディザテーブルの前記第３列の全ての要素の値は、前記ディザテーブルの要素のうち値が小さい方から半数に属しており、前記ディザテーブルの前記第４列の全ての要素の値は、前記ディザテーブルの要素のうち値が大きい方から半数に属している
表示パネルの駆動方法。
【請求項19】
複数の画素を備えた表示パネルを駆動する駆動方法であって、
ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記第１画像データに対して行って第２画像データを生成するステップと、
前記第２画像データに応じて前記表示パネルを駆動するステップ
とを具備し、
前記ディザ値は、ｎビットの値を要素として有するディザテーブルから選択され、
前記表示パネルの各画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記ディザテーブルの要素のうちから前記画素のアドレスに応じて選択され、
前記ディザテーブルにおける要素の値の度数分布が、不均一である
表示パネルの駆動方法。
ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記第１画像データに対して行って第２画像データを生成するステップと、
前記第２画像データに応じて前記表示パネルを駆動するステップ
とを具備し、
前記ディザ値は、ｎビットの値を要素として有するディザテーブルから選択され、
前記表示パネルの各画素に対応する前記第２画像データの値の算出において、前記ディザ値は、前記ディザテーブルの要素のうちから前記画素のアドレスに応じて選択され、
前記ディザテーブルにおける要素の値の度数分布が、不均一である
表示パネルの駆動方法。
【請求項20】
それぞれが所定数の副画素を有する複数の画素を備えた表示パネルを駆動する駆動方法であって、
入力画像データに対してガンマ補正を行ってｍビット（ｍは、３以上の整数）の補正後画像データを生成するステップと、
前記補正後画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記補正後画像データに対して行うことにより、前記複数の画素の前記副画素のそれぞれの階調を第１値又は第２値のいずれかとして表す２値画像データを生成するステップと、
前記２値画像データに応じて前記表示パネルを駆動するステップ
とを具備する
表示パネルの駆動方法。
入力画像データに対してガンマ補正を行ってｍビット（ｍは、３以上の整数）の補正後画像データを生成するステップと、
前記補正後画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を前記補正後画像データに対して行うことにより、前記複数の画素の前記副画素のそれぞれの階調を第１値又は第２値のいずれかとして表す２値画像データを生成するステップと、
前記２値画像データに応じて前記表示パネルを駆動するステップ
とを具備する
表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示パネルドライバ、表示装置及び表示パネルの駆動方法に関し、特に、減色処理に対応した表示パネルドライバ及び表示装置、並びに、それらにおいて行われる表示パネルの駆動方法に関する。
【背景技術】
【0002】
表示装置を含むシステムは、消費電力の低減が求められることがある。特に、スマートフォン、タブレット、ＰＤＡその他の携帯端末は、消費電力の低減が重要な課題の一つであり、このため、携帯端末に搭載される表示装置（例えば、液晶表示装置）については、消費電力の低減が強く要求される。
【0003】
表示装置を含むシステム、例えば携帯端末は、消費電力の低減のために、必要に応じて、低消費電力で動作する動作状態（例えば、待ち受け状態）に設定されることがある。この場合、表示装置は、動作が停止され、又は、簡易的な表示画面（例えば、時刻を表示する表示画面）を表示する動作を行う。
【0004】
しかしながら、発明者は、低消費電力で動作する動作状態においてもある程度良好な画質で画像を表示できれば、システム、例えば、携帯端末の利便性を高めることができると考えている。例えば、携帯端末については、待ち受け状態に設定された場合でもある程度良好な画質の待ち受け画面（wallpaper）を表示できれば、携帯端末の利便性を大きく向上できる。
【0005】
このような背景から、少ない消費電力で良好な画質の画像を表示する技術の提供が求められている。
【0006】
下記は、本発明に関連し得る公知技術である。特開２０１０−７４５０６号公報（特許文献１）は、８×８個の画素で構成される１ブロックの画像データを４色又は３色に減色（圧縮）する画像処理を開示している。
【0007】
特開平９−２７０９２３号公報（特許文献２）は、ディザマトリックスの値を用いて閾値を決定し、注目画素の入力データと閾値を比較する２値化処理を開示している。
【0008】
特公平６−５０５２２号公報（特許文献３）は、第１中間調信号の下位２ビットをアドレスとして用いて４つのテーブルのいずれかを選択し、選択されたテーブルに記憶されている補正値と上位４ビットの値を加算して第２中間調信号を生成する技術を開示している。
【0009】
特許第３１２５５６０号（特許文献４）は、ｘビットの入力信号を上位ｎビット（ｎは、ディスプレイ装置のビット数）と下位ｍビット（ｍ＝ｘ−ｎ）に分離し、下位ｍビットについて疑似中間調処理を行って１ビット出力に変換し、上位ｎビットに該１ビット出力を順次加算して疑似中間調出力を得る技術を開示している。
【0010】
特許第４６０１２７９号（特許文献５）は、ディザ処理とフレームレートコントロール技術を併用することにより、高画質の画像表示を実現する技術を開示している。
【0011】
特許第４６４６５４９号（特許文献６）は、画像データの上位ビット及び下位ビットを表示データとして表示用メモリに格納する動作と、第１画像データと第２画像データの上位ビットを表示データとして表示用メモリに格納し、該表示データの画像を表示部に表示する技術を開示している。
【0012】
特許第５６３２６９１号（特許文献７）は、ＲＧＢデータを均等にビットシフトすることで色の濃淡を変化させ、これにより、輝度を変化させる技術を開示している。
【先行技術文献】
【特許文献】
【0013】
【特許文献1】特開２０１０−７４５０６号公報
【特許文献2】特開平９−２７０９２３号公報
【特許文献3】特公平６−５０５２２号公報
【特許文献4】特許第３１２５５６０号
【特許文献5】特許第４６０１２７９号
【特許文献6】特許第４６４６５４９号
【特許文献7】特許第５６３２６９１号
【発明の概要】
【発明が解決しようとする課題】
【0014】
したがって、本発明の目的の一つは、少ない消費電力で良好な画質の画像を表示する技術を提供することにある。本発明の他の目的、新規な特徴は、以下の開示から当業者には理解されよう。
【課題を解決するための手段】
【0015】
本発明の一の観点では、複数のソース線と、それぞれが複数のソース線が延伸する第１方向に並んだ複数の画素を備える複数の画素列とを備え、複数の画素の副画素が複数のソース線のうちの対応するソース線に接続された表示パネルを駆動する表示パネルドライバが提供される。該表示パネルドライバは、ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を第１画像データに対して行って第２画像データを生成するディザ処理部と、第２画像データに応じて表示パネルの複数のソース線を駆動する駆動回路とを具備する。該ディザ値は、それぞれがｎビットの値である要素を有するディザテーブルから選択される。複数の画素列のうちの第１画素列に属する第１画素に対応する第２画像データの値の算出において、ディザ値は、第１画素のアドレスに応じてディザテーブルの第１列の要素のうちから選択される。一方、複数の画素列のうちの第１画素列に第１方向に垂直な第２方向において隣接する第２画素列に属する第２画素に対応する第２画像データの値の算出において、ディザ値は、第２画素のアドレスに応じてディザテーブルの第２列の要素のうちから選択される。ディザテーブルの第１列の全ての要素の値は、ディザテーブルの要素のうち値が小さい方から半数に属しており、ディザテーブルの第２列の全ての要素の値は、ディザテーブルの要素のうち値が大きい方から半数に属している。
【0016】
本発明の他の観点では、複数の画素を備えた表示パネルを駆動する表示パネルドライバが提供される。該表示パネルドライバは、ｍビット（ｍは、３以上の整数）の第１画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を第１画像データに対して行って第２画像データを生成するディザ処理部と、第２画像データに応じて表示パネルを駆動する駆動回路とを具備する。ディザ値は、ｎビットの値を要素として有するディザテーブルから選択される。表示パネルの各画素に対応する第２画像データの値の算出において、ディザ値は、ディザテーブルの要素のうちから画素のアドレスに応じて選択される。ディザテーブルにおける要素の値の度数分布が、不均一である。
【0017】
本発明の更に他の観点では、それぞれが所定数の副画素を有する複数の画素を備えた表示パネルを駆動する表示パネルドライバが提供される。該表示パネルドライバは、入力画像データに対してガンマ補正を行ってｍビット（ｍは、３以上の整数）の補正後画像データを生成する輝度演算回路と、補正後画像データを受け取り、ｎビットのディザ値（ｎは、２以上ｍ以下の整数）を用いたディザ処理を補正後画像データに対して行うことにより、複数の画素の副画素のそれぞれの階調を第１値又は第２値のいずれかとして表す２値画像データを生成するディザ処理部と、２値画像データに応じて表示パネルを駆動する駆動回路とを具備する。
【0018】
上述された表示パネルドライバは、表示パネルを備える表示装置に実装され得る。
【発明の効果】
【0019】
本発明によれば、少ない消費電力で良好な画質の画像を表示することができる。
【図面の簡単な説明】
【0020】
【図1】本発明の第１の実施形態における表示装置の構成を示すブロック図である。
【図2】本実施形態におけるコントローラドライバの構成を示すブロック図である。
【図3】本実施形態における階調電圧発生回路の構成の一例を示すブロック図である。
【図4】液晶の透過率−電圧特性の例を示すグラフである。
【図5A】８色処理が行われない元画像、最上位ビットによる８色処理によって得られる画像、ランダムに決められたディザ値を用いたディザ処理による８色処理によって得られる画像及び本実施形態の８色処理によって得られる画像の一例を示す図である。
【図5B】ランダムに決められたディザ値を用いたディザ処理による８色処理のガンマ特性について示す図である。
【図6】第１の実施形態における画像処理回路の８色処理回路部の構成の一例を示すブロック図である。
【図7】第１の実施形態におけるディザテーブルの内容の一例を示す概念図である。
【図8】第１の実施形態における８色処理回路部の動作の一例を示す概念図である。
【図9】第２の実施形態における画像処理回路の８色処理回路部の構成の一例を示すブロック図である。
【図10A】ガンマ値γが２．２であるガンマ補正を行う場合のディザテーブルの各要素の値の一例を示す概念図である。
【図10B】第２の実施形態における８色処理回路部の動作の一例を示す概念図である。
【図11】第２の実施形態における画像処理回路の８色処理回路部の構成の他の例を示すブロック図である。
【図12】第２の実施形態における画像処理回路の８色処理回路部の構成の更に他の例を示すブロック図である。
【図13】第２の実施形態における画像処理回路の８色処理回路部の構成の更に他の例を示すブロック図である。
【図14】第２の実施形態における画像処理回路の８色処理回路部の構成の更に他の例を示すブロック図である。
【図15】コントラスト補正を行うための関数ｆ（ｐ）の例を示すグラフである。
【図16】コントラスト補正を行う場合のディザテーブルの各要素の値の一例を示す概念図である。
【図17】第２の実施形態における、コントラスト補正を行うように構成された８色処理回路部の構成の例を示すブロック図である。
【図18】第２の実施形態における、コントラスト補正を行うように構成された８色処理回路部の構成の他の例を示すブロック図である。
【図19】アドレスＸと画素列、及び、各画素列の画素の副画素に対応する画像データに対して行われるディザ処理において用いられるディザ値の一例を示す概念図である。
【図23】カラム反転駆動が行われる場合に液晶表示パネルのソース線の平均の電位が液晶表示パネルの対向電極の電位から大きくずれる事態が生じる例を示す概念図である。
【図24】全ての要素の値が該ディザテーブルの要素の値のうち小さい方の半数に属している２列と、全ての要素の値が大きい方の半数に属している２列とが交互に繰り返されて構成された該ディザテーブルを用いてディザ処理を行い、且つ、カラム反転駆動を行う場合の動作の例を示す概念図である。
【発明を実施するための形態】
【0021】
以下では、本発明の様々な実施形態について説明する。なお、以下の説明において、同一又は対応する構成要素は、同一又は対応する参照符号で参照され得ることに留意されたい。
【0022】
（第１の実施形態）図１は、本発明の第１の実施形態の表示装置１の構成を示すブロック図である。本実施形態の表示装置１は、処理装置２から受け取った画像データＤＩＮと制御データＤＣＴＲＬに応答して画像を表示する液晶表示装置として構成されており、液晶表示パネル３と、コントローラドライバ４と、バックライト５と、バックライト制御ＩＣ６とを備えている。
【0023】
液晶表示パネル３は、画像が表示される表示領域７と、ゲート線駆動回路８とを備えている。表示領域７には、複数の画素１１が配置されており、更に、複数のゲート線１２と複数のソース線１３とが配置されている。ゲート線駆動回路８は、コントローラドライバ４による制御の下、ゲート線１２を駆動する。本実施形態では、ゲート線駆動回路８は、ＧＩＰ（gate in panel）技術により、液晶表示パネル３のガラス基板上に形成される。
【0024】
以下の説明では、液晶表示パネル３の表示領域７にＸＹ座標系を設定する。当該ＸＹ座標系のＸ軸方向は、ゲート線１２が延伸されている方向に定義され、Ｙ軸方向は、ソース線１３が延伸されている方向に定義される。以下において、各画素１１の位置をアドレスＸ、Ｙで表すことがある。ここで、アドレスＸは、当該ＸＹ座標系におけるＸ座標を指定し、アドレスＹは、Ｙ座標を指定する。
【0025】
画素１１は、表示領域７に行列に配置されている。以下において、Ｙ軸方向に並ぶ１列の画素１１を画素列と呼ぶことがある。図１には、２列の画素列（より厳密には２列の画素列の一部の画素１１）が図示されているが、実際の実施においては多数の画素列が表示領域７に設けられることは、当業者には容易に理解されよう。
【0026】
各画素１１は、Ｒ副画素１４Ｒ、Ｇ副画素１４Ｇ及びＢ副画素１４Ｂを備えている。ここで、Ｒ副画素１４Ｒ、Ｇ副画素１４Ｇ及びＢ副画素１４Ｂは、それぞれ、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）を表示する副画素である。なお本実施形態では、同一の画素列に属する画素１１のＲ副画素１４Ｒは、同一のソース線１３に接続される。同様に、同一の画素列に属する画素１１のＧ副画素１４Ｇは、同一のソース線１３に接続され、同一の画素列に属する画素１１のＢ副画素１４Ｂは、同一のソース線１３に接続される。なお、以下において、色を区別しない場合には、Ｒ副画素１４Ｒ、Ｇ副画素１４Ｇ、Ｂ副画素１４Ｂは、副画素１４と総称されることがある。
【0027】
本実施形態では、処理装置２から供給される画像データＤＩＮは、各画素１１の各副画素１４の階調を８ビットで示すデータとして生成される。即ち、本実施形態では、Ｒ副画素１４Ｒ、Ｇ副画素１４Ｇ、Ｂ副画素１４Ｂの階調数は２５６である。画像データＤＩＮは、各画素１１の色を２４ビットで表すことになる。なお、画像データＤＩＮにおいて、各画素１１の各副画素１４の階調を示すビットの数は、８に限定されない。
【0028】
以下において、画像データＤＩＮのうち、Ｒ副画素１４Ｒの階調を示すデータをＲデータＤＩＮＲと呼ぶことがある。同様に、画像データＤＩＮのうち、Ｇ副画素１４Ｇの階調を示すデータをＧデータＤＩＮＧと呼び、Ｂ副画素１４Ｂの階調を示すデータをＢデータＤＩＮＢと呼ぶことがある。
【0029】
コントローラドライバ４は、液晶表示パネル３を駆動する表示パネルドライバとして動作すると共に、表示装置１における様々な制御を行うコントローラとしても動作する。第１に、コントローラドライバ４は、処理装置２から受け取った画像データＤＩＮと制御データＤＣＴＲＬに応答して液晶表示パネル３のソース線１３を駆動する。コントローラドライバ４は、更に、制御データＤＣＴＲＬに応答してバックライト制御ＩＣ６及びゲート線駆動回路８を制御する。
【0030】
バックライト５は、バックライト制御ＩＣ６によって駆動されて液晶表示パネル３を照明する。バックライト制御ＩＣ６は、コントローラドライバ４による制御の下、バックライト５を駆動する。バックライト５の駆動においては、バックライト制御ＩＣ６は、コントローラドライバ４から受け取った制御信号に応答してバックライト５の輝度を制御する。
【0031】
図２は、本実施形態におけるコントローラドライバ４の構成を示すブロック図である。コントローラドライバ４は、命令制御回路２１と、画像メモリ２２と、画像処理回路２３と、ソース線駆動回路２４と、階調電圧発生回路２５と、パネルインタフェース回路２６と、タイミング制御回路２７とを備えている。
【0032】
命令制御回路２１は、処理装置２から受け取った画像データＤＩＮを画像メモリ２２に転送する。加えて、命令制御回路２１は、処理装置２から受け取った制御データＤＣＴＲＬに応じてコントローラドライバ４の各回路を制御する。命令制御回路２１が行う制御の例は、以下のとおりである。第１に、命令制御回路２１は、画像処理回路２３が実行すべき画像処理の内容を指示する画像処理制御信号を生成する。第２に、命令制御回路２１は、階調電圧発生回路２５が発生する階調電圧を制御する。第３に、命令制御回路２１は、制御データＤＣＴＲＬに含まれるコマンドや制御パラメータをタイミング制御回路２７に供給し、これによりタイミング制御回路２７を制御する。命令制御回路２１は、更に、バックライト制御ＩＣ６を制御する。
【0033】
画像メモリ２２は、命令制御回路２１を通じて処理装置２から受け取った画像データＤＩＮを一時的に保存する。本実施形態では、画像メモリ２２は、１フレームの画像に対応する画像データＤＩＮを記憶する容量を有している。例えば、液晶表示パネル３の表示領域７にＶ×Ｈ個の画素１１が設けられ、各画素１１が３つの副画素１４を有する場合には、Ｖ×Ｈ×３個の副画素１４の階調を示す画像データＤＩＮが画像メモリ２２に格納される。
【0034】
画像処理回路２３は、命令制御回路２１から受け取った画像処理制御信号に応答して画像メモリ２２から読み出した画像データＤＩＮに対して所望の画像処理を行う。注目画素（画像データＤＩＮが画像処理となっている画素１１）の表示領域７における位置に応じた画像処理を行うために、画像処理回路２３には、注目画素のアドレスＸ、Ｙを示すアドレスデータが命令制御回路２１から供給される。画像処理回路２３から出力される画像データを、以下では、処理後画像データＤＯＵＴと記載することがある。また、処理後画像データＤＯＵＴのうちＲ副画素１４Ｒ、Ｇ副画素１４Ｇ、Ｂ副画素１４Ｂの階調を示すデータを、それぞれ、処理後ＲデータＤＯＵＴＲ、処理後ＧデータＤＯＵＴＧ、処理後ＢデータＤＯＵＴＢと記載することがある。処理後画像データＤＯＵＴは、ソース線駆動回路２４に送られる。
【0035】
本実施形態では、画像処理回路２３は、画像データＤＩＮに対して８色処理を行うことができるように構成されている。ここで、８色処理とは、元の画像データ（本実施形態では、画像メモリ２２から読み出した画像データＤＩＮ）を、各画素１１の色数が８色、即ち、Ｒ副画素１４Ｒ、Ｇ副画素１４Ｇ、Ｂ副画素１４Ｂの階調数がそれぞれ２であるような画像データに変換する処理をいう。８色処理が行われる場合、処理後画像データＤＯＵＴは、Ｒ副画素１４Ｒ、Ｇ副画素１４Ｇ、Ｂ副画素１４Ｂそれぞれの「点灯(turn-on)」、「消灯(turn-off)」を指定する３ビットデータとして生成される。ここで、「点灯」とは、副画素１４を最高階調に対応する駆動電圧で駆動することをいい、「消灯」とは、副画素１４を最低階調に対応する駆動電圧で駆動することをいう。すなわち、８色処理が行われる場合、処理後画像データＤＯＵＴは、Ｒ副画素１４Ｒ、Ｇ副画素１４Ｇ、Ｂ副画素１４Ｂそれぞれの階調を、最高階調（第１値）又は最低階調（第２値）で指示する２値画像データとして生成される。後に詳細に述べられるように、本実施形態の表示装置１は、画像処理回路２３において特別に工夫された８色処理を行い、これにより、表示画像の画質をある程度確保しながら、表示装置１の消費電力が低減可能であるように構成されている。
【0036】
以下において、画像処理回路２３が８色処理を行う動作モードを、８色処理モードと呼ぶことがある。コントローラドライバ４が８色処理モードに設定されると、画像処理回路２３は８色処理を行う。なお、画像処理回路２３は、８色処理に加え、他の画像処理を行うことも可能であるように構成されてもよい。この場合、画像処理回路２３は、必要に応じて、命令制御回路２１から受け取った画像処理制御信号で指定された画像処理を行う。
【0037】
ソース線駆動回路２４は、画像処理回路２３から受け取った処理後画像データＤＯＵＴに応答して液晶表示パネル３のソース線１３を駆動する。詳細には、ソース線駆動回路２４は、表示ラッチ部２４ａとＤＡ変換部２４ｂとを備えている。表示ラッチ部２４ａは、画像処理回路２３から出力される処理後画像データＤＯＵＴを順次にラッチし、一時的に保持する。表示ラッチ部２４ａは、１水平ラインの画素１１（即ち、一のゲート線１２に接続されている画素１１）に対応する処理後画像データＤＯＵＴを保持する容量を有している。表示ラッチ部２４ａは、画像処理回路２３からラッチした処理後画像データＤＯＵＴをＤＡ変換部２４ｂに転送する。
【0038】
ＤＡ変換部２４ｂは、表示ラッチ部２４ａから受け取った処理後画像データＤＯＵＴに対してデジタル−アナログ変換を行って処理後画像データＤＯＵＴに指定された各副画素１４の階調に対応する駆動電圧を生成する。ＤＡ変換部２４ｂは、生成した駆動電圧を対応するソース線１３に出力してソース線１３を駆動する。駆動電圧の生成には、階調電圧発生回路２５から供給される階調電圧が用いられる。本実施形態では、階調電圧発生回路２５から階調電圧Ｖ０＋〜Ｖ２５５＋、Ｖ０−〜Ｖ２５５−が供給される。ここで、階調電圧Ｖ０＋〜Ｖ２５５＋は、「正極性」の駆動電圧が選択される階調電圧であり、階調電圧Ｖ０−〜Ｖ２５５−は、「負極性」の駆動電圧が選択される階調電圧である。本明細書においては、駆動電圧の極性とは、該駆動電圧と液晶表示パネル３の対向電極の電圧（共通電圧ＶＣＯＭと呼ばれる）の比較により定義される。「正極性」の駆動電圧とは、共通電圧ＶＣＯＭよりも高い電圧をいい、「負極性」の駆動電圧とは、共通電圧ＶＣＯＭよりも低い電圧をいう。ある水平ラインの画素１１の副画素１４の駆動においては、処理後画像データＤＯＵＴに指定された各副画素１４の駆動電圧の極性及び階調に対応する階調電圧が階調電圧発生回路２５から受け取った階調電圧のうちから選択され、選択された階調電圧が対応するソース線１３に出力される。
【0039】
階調電圧発生回路２５は、ＤＡ変換部２４ｂに階調電圧Ｖ０＋〜Ｖ２５５＋、Ｖ０−〜Ｖ２５５−を供給する。図３は、本実施形態における階調電圧発生回路２５の構成の一例を示すブロック図である。
【0040】
階調電圧発生回路２５は、階調基準電圧生成回路３１と、Ｍ個の正側ガンマアンプ３２０〜３２Ｍ−１と、Ｍ個の負側ガンマアンプ３３０〜３３Ｍ−１と、正側ラダー抵抗３４と、負側ラダー抵抗３５と、制御回路３６とを備えている。
【0041】
階調基準電圧生成回路３１は、階調基準電圧ＶＲＥＦ（０）＋〜ＶＲＥＦ（Ｍ−１）＋、ＶＲＥＦ（０）−〜ＶＲＥＦ（Ｍ−１）−を生成する。ここで、階調基準電圧ＶＲＥＦ（０）＋〜ＶＲＥＦ（Ｍ−１）＋は、階調電圧Ｖ０＋〜Ｖ２５５＋の生成に用いられる一セットの電圧である。階調基準電圧ＶＲＥＦ（０）＋〜ＶＲＥＦ（Ｍ−１）＋のうち最も低い電圧であるＶＲＥＦ（０）＋は、最低階調に対応する正極性の階調電圧Ｖ０＋と同一の電圧に設定され、最も高い電圧であるＶＲＥＦ（Ｍ−１）＋は、最高階調に対応する正極性の階調電圧Ｖ２５５＋と同一の電圧に設定される。同様に、階調基準電圧ＶＲＥＦ（０）−〜ＶＲＥＦ（Ｍ−１）−は、階調電圧Ｖ０―〜Ｖ２５５−の生成に用いられる一セットの電圧である。階調基準電圧ＶＲＥＦ（０）−〜ＶＲＥＦ（Ｍ−１）−のうち最も高い電圧であるＶＲＥＦ（０）−は、最低階調に対応する負極性の階調電圧Ｖ０−と同一の電圧に設定され、最も低い電圧であるＶＲＥＦ（Ｍ−１）−は、最高階調に対応する負極性の階調電圧Ｖ２５５−と同一の電圧に設定される。階調基準電圧ＶＲＥＦ（０）＋〜ＶＲＥＦ（Ｍ−１）＋、ＶＲＥＦ（０）−〜ＶＲＥＦ（Ｍ−１）−を制御することにより、コントローラドライバ４のガンマ特性を調節することができる。
【0042】
正側ガンマアンプ３２０〜３２Ｍ−１は、ボルテッジフォロアとして構成されており、それぞれ、階調基準電圧生成回路３１から受け取った階調基準電圧ＶＲＥＦ（０）＋〜ＶＲＥＦ（Ｍ−１）＋と同一の電圧を出力する。ここで、階調基準電圧ＶＲＥＦ（０）＋を出力する正側ガンマアンプ３２０の出力は、正側ラダー抵抗３４の一端に接続され、階調基準電圧ＶＲＥＦ（Ｍ−１）＋を出力する正側ガンマアンプ３２Ｍ−１の出力は、正側ラダー抵抗３４の他端に接続される。正側ガンマアンプ３２１〜３２Ｍ−２の出力は、正側ラダー抵抗３４の中間の位置に接続される。
【0043】
同様に、負側ガンマアンプ３３０〜３３Ｍ−１は、ボルテッジフォロアとして構成されており、それぞれ、階調基準電圧生成回路３１から受け取った階調基準電圧ＶＲＥＦ（０）−〜ＶＲＥＦ（Ｍ−１）−と同一の電圧を出力する。ここで、階調基準電圧ＶＲＥＦ（０）−を出力する負側ガンマアンプ３３０の出力は、負側ラダー抵抗３５の一端に接続され、階調基準電圧ＶＲＥＦ（Ｍ−１）−を出力する負側ガンマアンプ３３Ｍ−１の出力は、負側ラダー抵抗３５の他端に接続される。負側ガンマアンプ３３１〜３３Ｍ−２の出力は、負側ラダー抵抗３５の中間の位置に接続される。
【0044】
正側ラダー抵抗３４は、電圧分割により、正側ガンマアンプ３２０〜３２Ｍ−１から出力される階調基準電圧ＶＲＥＦ（０）＋〜ＶＲＥＦ（Ｍ−１）＋から階調電圧Ｖ０＋〜Ｖ２５５＋を生成する。ここで、正側ラダー抵抗３４の両端に生成される電圧、即ち、階調基準電圧ＶＲＥＦ（０）＋、ＶＲＥＦ（Ｍ−１）＋が、そのまま階調電圧Ｖ０＋、Ｖ２５５＋として出力され、正側ラダー抵抗３４の中間の各位置に生成される電圧が階調電圧Ｖ１＋〜Ｖ２５４＋として出力される。
【0045】
同様に、負側ラダー抵抗３５は、電圧分割により、負側ガンマアンプ３３０〜３３Ｍ−１から出力される階調基準電圧ＶＲＥＦ（０）−〜ＶＲＥＦ（Ｍ−１）−から階調電圧Ｖ０−〜Ｖ２５５−を生成する。ここで、負側ラダー抵抗３５の両端に生成される電圧、即ち、階調基準電圧ＶＲＥＦ（０）−、ＶＲＥＦ（Ｍ−１）−が、階調電圧Ｖ０−、Ｖ２５５−として出力され、負側ラダー抵抗３５の中間の各位置に生成される電圧が階調電圧Ｖ１−〜Ｖ２５４−として出力される。
【0046】
制御回路３６は、命令制御回路２１から受け取った階調電圧制御信号に応答して階調基準電圧生成回路３１と正側ガンマアンプ３２０〜３２Ｍ−１と負側ガンマアンプ３３０〜３３Ｍ−１とを制御する。より具体的には、制御回路３６は、階調電圧制御信号に応答して階調基準電圧生成回路３１から出力される階調基準電圧ＶＲＥＦ（０）＋〜ＶＲＥＦ（Ｍ−１）＋、ＶＲＥＦ（０）−〜ＶＲＥＦ（Ｍ−１）−の電圧レベルを制御する。
【0047】
加えて、制御回路３６は、階調電圧制御信号に応答して、正側ガンマアンプ３２０〜３２Ｍ−１、負側ガンマアンプ３３０〜３３Ｍ−１の動作の開始及び動作の停止を制御する。後述のように、本実施形態では、コントローラドライバ４が８色処理モードに設定された場合（即ち、画像処理回路２３において８色処理が行われる場合）、正側ガンマアンプ３２０〜３２Ｍ−１、負側ガンマアンプ３３０〜３３Ｍ−１のうち最低階調に対応する階調電圧Ｖ０＋、Ｖ０−及び最高階調に対応する階調電圧Ｖ２５５＋、Ｖ２５５−を出力するガンマアンプ３２０、３２Ｍ−１、３３０、３３Ｍ−１以外のガンマアンプの動作が停止され、これにより、８色処理モードにおける消費電力が低減される。
【0048】
図２を再度に参照して、パネルインタフェース回路２６は、液晶表示パネル３に集積化されたゲート線駆動回路８を制御する。ゲート線駆動回路８は、パネルインタフェース回路２６による制御の下、表示領域７のゲート線１２を駆動する。
【0049】
タイミング制御回路２７は、命令制御回路２１から受け取ったコマンドや制御パラメータに応答してコントローラドライバ４の各回路にタイミング制御信号を供給し、これにより、コントローラドライバ４のタイミング制御を行う。
【0050】
ここで、多階調の画像データが与えられた場合（即ち、８色処理モードに設定されない場合）におけるソース線駆動回路２４のガンマ特性は、階調電圧発生回路２５によって生成される階調電圧Ｖ０＋〜Ｖ２５５＋、Ｖ０−〜Ｖ２５５−の電圧レベルの分布によって決まることに留意されたい。ソース線駆動回路２４を所望のガンマ特性に設定するためには、階調電圧Ｖ０＋〜Ｖ２５５＋、Ｖ０−〜Ｖ２５５−の電圧レベルの分布を、該所望のガンマ特性に合わせて決めればよい。上述のように、階調電圧Ｖ０＋〜Ｖ２５５＋、Ｖ０−〜Ｖ２５５−は、階調基準電圧ＶＲＥＦ（０）＋〜ＶＲＥＦ（Ｍ−１）＋、ＶＲＥＦ（０）−〜ＶＲＥＦ（Ｍ−１）−から生成されるから、階調基準電圧ＶＲＥＦ（０）＋〜ＶＲＥＦ（Ｍ−１）＋、ＶＲＥＦ（０）−〜ＶＲＥＦ（Ｍ−１）−を制御することにより、ソース線駆動回路２４を所望のガンマ特性に設定することができる。
【0051】
画像処理回路２３において画像処理が行われる場合には、コントローラドライバ４全体としてのガンマ特性は、画像処理回路２３において画像処理のガンマ特性と、ソース線駆動回路２４のガンマ特性の重ね合わせとして決定される。適正な輝度で画像を表示するためには、コントローラドライバ４全体としてのガンマ特性を、液晶表示パネル３の電圧−透過率特性に合わせて設定することが望ましい。
【0052】
本実施形態の表示装置１では、通常動作が行われる場合、画像メモリ２２から読み出された画像データＤＩＮに対して必要に応じて画像処理回路２３によって画像処理が行われ、該画像処理によって得られた処理後画像データＤＯＵＴに応じて液晶表示パネル３が駆動される。画像処理が不要であれば、画像処理回路２３による画像処理は行われなくてもよい。
【0053】
一方で消費電力の低減が求められる場合、コントローラドライバ４が８色処理モードに設定される。コントローラドライバ４が８色処理モードに設定されると、画像処理回路２３は、８色処理を行って処理後画像データＤＯＵＴを生成する。以下に議論するように、８色処理モードは、消費電力の低減に寄与する。
【0054】
第１に、８色処理モードにおいて階調電圧発生回路２５に含まれるガンマアンプ（階調電圧の生成に用いられるオペアンプ）のうち不要なものの動作を停止することで、消費電力を低減することができる。例えば、図３に図示されている階調電圧発生回路２５の構成では、コントローラドライバ４が８色処理モードに設定されたときに、正側ガンマアンプ３２０〜３２Ｍ−１、負側ガンマアンプ３３０〜３３Ｍ−１のうち最低階調に対応する階調電圧Ｖ０＋、Ｖ０−及び最高階調に対応する階調電圧Ｖ２５５＋、Ｖ２５５−を出力するガンマアンプ３２０、３２Ｍ−１、３３０、３３Ｍ−１以外のガンマアンプの動作が停止される。即ち、コントローラドライバ４が８色処理モードに設定されると、正側ガンマアンプ３２１〜３２Ｍ−２、負側ガンマアンプ３３０〜３３Ｍ−２の動作が停止される。８色処理モードでは、ソース線駆動回路２４に供給される処理後画像データＤＯＵＴにおいて、各画素１１の各副画素１４の階調として最高階調及び最低階調以外の階調は使用されない。したがって、８色処理モードでは、中間階調（最高階調及び最低階調以外の階調）に対応する階調電圧は生成する必要がなく、正側ガンマアンプ３２１〜３２Ｍ−２、負側ガンマアンプ３３０〜３３Ｍ−２の動作を停止しても最低階調に対応する階調電圧Ｖ０＋、Ｖ０−及び最高階調に対応する階調電圧Ｖ２５５＋、Ｖ２５５−を生成可能である。本実施形態のコントローラドライバ４は、８色処理モードに設定されたときに、正側ガンマアンプ３２１〜３２Ｍ−２、負側ガンマアンプ３３０〜３３Ｍ−２の動作を停止することで消費電力を低減するように構成されている。命令制御回路２１は、コントローラドライバ４を８色処理モードに設定する場合、階調電圧制御信号を用いて正側ガンマアンプ３２１〜３２Ｍ−２、負側ガンマアンプ３３０〜３３Ｍ−２の動作を停止する。
【0055】
第２に、８色処理モードでは、フレームレートを低減することで消費電力を低減することができる。８色処理モードでは、液晶表示パネル３に用いられる液晶の特性により、フレームレートの低減が画質に影響しにくい。図４は、液晶の一般的な透過率−電圧特性を示すグラフである。液晶は、印加電圧が高い場合及び低い場合に透過率の変化が小さく、印加電圧が中間の電圧である場合に変化率が大きい特性を示す。最高階調及び最低階調しか用いられない８色処理モードでは、透過率−電圧特性の電圧が高い領域及び低い領域しか用いられないので、フレームレートの低減により各副画素１４の画素電極の電圧に多少の変動が生じても、その変動が画質に影響しない。これは、８色処理モードではフレームレートを低減して消費電力を低減可能であることを意味している。
【0056】
８色処理モードは、表示装置１を搭載する携帯端末が待ち受け状態に設定される場合に特に有用である。待ち受け状態では、消費電力の低減が強く求められる。このため、コントローラドライバ４を８色処理モードに設定して消費電力を低減することは有用である。また、待ち受け状態では、通常、動画の表示は要求されないので、コントローラドライバ４を８色処理モードに設定すると共にフレームレートを低減しても、画質に影響しにくい。
【0057】
本実施形態の表示装置１の一つの特徴は、画像処理回路２３において行われる８色処理にある。以下では、本実施形態において行われる８色処理について詳細に説明する。
【0058】
多階調の画像データに対して８色処理を実現する最も単純な方法は、各副画素の階調を示すデータの最上位ビットにより、該副画素の「点灯」、「消灯」を決定することである。注目画素の各副画素の階調を示すデータの最上位ビットが“１”である場合に該副画素を「点灯」し、最上位ビットが“０”である場合に該副画素を「消灯」することで、各画素の色数が８であるような画像を表示することができる。しかしながら、図５Ａから理解されるように、このような８色処理では、画像における階調の変化が十分に表現できないので、画質が大きく劣化してしまう。ここで、図５Ａ（ａ）は、８色処理が行われない元画像を示しており、図５Ａ（ｂ）は、最上位ビットによる８色処理によって得られる画像を示している。
【0059】
８色処理は、減らされるビット数が多い減色処理と考えてもよい。よって、画質の劣化を軽減する減色処理の一つとして公知であるディザ処理は、有力な８色処理の候補の一つである。一般的には、ディザ処理は、ランダムに決められたディザ値を画像データに加算した上で下位ビットを切り捨てることで行われる。例えば、各副画素の階調を８ビットで表す画像データについての８色処理は、８ビットのディザ値を各副画素の画像データに加算し（結果として得られる値は９ビットである）、下位８ビットを切り捨てる処理により実現することができる。
【0060】
このようなディザ処理による８色処理の検討において発明者が見出した問題の一つは、８色処理によって得られた画像データに基づいて表示した画像の明るさが、元画像の本来の明るさと相違してしまうことである。以下では、このような現象が生じる理由を説明する。
【0061】
発明者の知見によれば、ランダムに決められたディザ値を用いたディザ処理による８色処理は、ガンマ値γが１であるような画像処理に相当する。図５Ｂは、ランダムに決められたディザ値を用いたディザ処理による８色処理のガンマ特性について示す図である。ここで、各副画素の階調は８ビットの値（０〜２５５）で表されるとしている。
【0062】
ランダムに決められたディザ値を用いてある副画素の画像データについてディザ処理を行う場合、当該副画素が「点灯」される確率は、当該副画素について画像データで指定された階調に比例して増加する。例えば、ある副画素について指定された階調が０である場合には、該副画素が「点灯」する確率は０％であり、階調が２５５である場合には、１００％の確率で「消灯」する。階調が１２８である場合には、ディザ値が０〜１２７である場合に該副画素が「点灯」し、ディザ値が１２８〜２５５である場合に「消灯」する。言い換えれば、階調が１２８である場合には、５０％の確率で該副画素が「点灯」し、５０％の確率で該副画素が「消灯」する。よって、表示される画像における該副画素の輝度は、実質的に、最高輝度の５０％になる。このように、副画素が「点灯」される確率は、該副画素について指定された階調に比例して増加し、実際に表示される画面における該副画素の実質的な輝度も、該副画素について指定された階調に比例して増加することになる。これは、ランダムに決められたディザ値を用いたディザ処理のガンマ値が１であることを意味している。
【0063】
その一方で、８色処理によって得られた画像データに基づいて画像を表示した場合には最高階調の副画素と最低階調の副画素しか存在しないために、上述されているような階調電圧によるソース線駆動回路２４のガンマ特性の設定が機能しない。８色処理モードでは、中間の階調電圧Ｖ１＋〜Ｖ２５４＋、Ｖ１−〜Ｖ２５４−が使用されないから、階調電圧Ｖ１＋〜Ｖ２５４＋、Ｖ１−〜Ｖ２５４−をどのように設定しても、ソース線駆動回路２４のガンマ特性には影響しない。
【0064】
この結果、８色処理モードでは、コントローラドライバ４の全体としてのガンマ特性が液晶表示パネル３の特性に合わせたガンマ特性にならず、結果として、元画像の明るさと異なる明るさの画像が、液晶表示パネル３に表示されてしまう。一般に、液晶表示パネルを駆動するドライバは、そのガンマ特性がガンマ値２．２に設定されるべきである。しかしながら、ランダムに決められたディザ値を用いたディザ処理による８色処理のガンマ値は１であるから、結果として、８色処理モードにおいて画像が明るくなってしまう。例えば、ガンマ値２．２のガンマ特性については、ある副画素の画像データに指定されている階調が１２８である場合には、当該副画素の輝度が、最高輝度の約２２％となるべきである。しかしながら、ランダムに決められたディザ値を用いたディザ処理による８色処理を行うと、当該副画素の輝度が、最高輝度の約５０％になる。他の階調についても、同様の議論が成立する。図５Ａ（ｃ）は、ランダムに決められたディザ値を用いたディザ処理によって８色処理を行った場合に得られる画像の例である。図５Ａ（ｃ）から理解されるように、ランダムに決められたディザ値を用いたディザ処理で得られた画像は、図５Ａ（ａ）に図示されている元画像よりも明るくなってしまう。
【0065】
このような問題に対処するために、本実施形態の画像処理回路２３は、８色処理においてガンマ補正（輝度補正）及びディザ処理を行い、これにより、８色処理で得られた処理後画像データＤＯＵＴに応じて液晶表示パネル３に表示される画像の画質を向上するように構成されている。以下、本実施形態における画像処理回路２３の構成、及び、画像処理回路２３において行われる８色処理について詳細に説明する。
【0066】
図６は、本実施形態の画像処理回路２３のうちの８色処理を行う回路部分（以下、「８色処理回路部２３ａ」という）の構成の一例を示すブロック図である。８色処理回路部２３ａは、輝度演算部４１Ｒ、４１Ｇ、４１Ｂと、ディザ値供給部４２と、ディザ処理部４３Ｒ、４３Ｇ、４３Ｂとを備えている。
【0067】
輝度演算部４１Ｒ、４１Ｇ、４１Ｂは、それぞれ、画像メモリ２２から受け取った画像データＤＩＮのＲデータＤＩＮＲ、ＧデータＤＩＮＧ、ＢデータＤＩＮＢに対してガンマ補正を行って補正後ＲデータＤＧＡＭＭＡＲ、補正後ＧデータＤＧＡＭＭＡＧ、補正後ＢデータＤＧＡＭＭＡＢを生成する。ガンマ補正のガンマ値をγとすると、補正後ＲデータＤＧＡＭＭＡＲ、補正後ＧデータＤＧＡＭＭＡＧ、補正後ＢデータＤＧＡＭＭＡＢは、理想的には、下記式（１ａ）〜（１ｃ）によって算出される：【数1】
【数2】
【0068】
上記のように、ガンマ補正はべき乗を含む演算であるので、ガンマ補正の厳密式に従ってガンマ補正を行うと輝度演算部４１Ｒ、４１Ｇ、４１Ｂの規模が増大してしまう。輝度演算部４１Ｒ、４１Ｇ、４１Ｂの規模を低減するためには、輝度演算部４１Ｒ、４１Ｇ、４１Ｂは、ＲデータＤＩＮＲ、ＧデータＤＩＮＧ、ＢデータＤＩＮＢの各値に対する補正後ＲデータＤＧＡＭＭＡＲ、補正後ＧデータＤＧＡＭＭＡＧ、補正後ＢデータＤＧＡＭＭＡＢの値を記述したルックアップテーブルへのテーブルルックアップによって補正後ＲデータＤＧＡＭＭＡＲ、補正後ＧデータＤＧＡＭＭＡＧ、補正後ＢデータＤＧＡＭＭＡＢを得るように構成されてもよい。
【0069】
また、輝度演算部４１Ｒ、４１Ｇ、４１Ｂは、ガンマ補正の厳密式を近似するように決められた多項式を用いて補正後ＲデータＤＧＡＭＭＡＲ、補正後ＧデータＤＧＡＭＭＡＧ、補正後ＢデータＤＧＡＭＭＡＢを算出してもよい。多項式を実現するハードウェアは、べき乗を含む演算を実現するハードウェアと比較して規模が小さいので、ガンマ補正の厳密式を近似する多項式を用いて補正後ＲデータＤＧＡＭＭＡＲ、補正後ＧデータＤＧＡＭＭＡＧ、補正後ＢデータＤＧＡＭＭＡＢを算出することで、輝度演算部４１Ｒ、４１Ｇ、４１Ｂの規模を小さくすることができる。
【0070】
更に、色調整を行う場合には、輝度演算部４１Ｒ、４１Ｇ、４１Ｂによるガンマ補正に用いられるガンマ値が、色毎に（即ち、輝度演算部４１Ｒ、４１Ｇ、４１Ｂについて個別に）設定されてもよい。
【0071】
ディザ値供給部４２は、ディザ処理部４３Ｒ、４３Ｇ、４３Ｂのそれぞれにディザ値ＤＤＩＴＨＥＲを供給する。本実施形態では、ディザ値ＤＤＩＴＨＥＲのビット数は、補正後ＲデータＤＧＡＭＭＡＲ、補正後ＧデータＤＧＡＭＭＡＧ、補正後ＢデータＤＧＡＭＭＡＢのビット数と同一であり、ｍビットである。ディザ値供給部４２は、ディザ値ＤＤＩＴＨＥＲの取り得る値を要素とするディザテーブル４４を保持している。ディザ値供給部４２は、注目画素（８色処理の対象の画素１１）のアドレスＸ、Ｙに応じて、ディザ値ＤＤＩＴＨＥＲをディザテーブル４４の要素から選択する。本実施形態では、ディザテーブル４４は、１６行１６列の要素を有している。ディザ値ＤＤＩＴＨＥＲのビット数は８である、即ち、各要素は、“０”から“２５５”の値をとる。また、各要素は、互いに異なるように決定されている。即ち、ディザテーブル４４は、“０”〜“２５５”の値の要素を１つずつ有している。
【0072】
図７は、ディザテーブル４４の内容の一例を示す概念図である。ディザ値ＤＤＩＴＨＥＲは、ディザテーブル４４の要素から注目画素のアドレスＸ、Ｙの下位４ビットに応じて選択される。より具体的には、アドレスＸの下位４ビットの値Ｘ［３：０］の値がｉであり、アドレスＹの下位４ビットの値Ｙ［３：０］がｊである場合、ディザテーブル４４の第ｉ列、第ｊ行の要素がディザ値ＤＤＩＴＨＥＲとして選択される。選択されたディザ値ＤＤＩＴＨＥＲは、ディザ処理部４３Ｒ、４３Ｇ、４３Ｂに送られる。
【0073】
ディザ処理部４３Ｒ、４３Ｇ、４３Ｂは、それぞれ、補正後ＲデータＤＧＡＭＭＡＲ、補正後ＧデータＤＧＡＭＭＡＧ、補正後ＢデータＤＧＡＭＭＡＢに対してディザ処理を行い、処理後ＲデータＤＯＵＴＲ、処理後ＧデータＤＯＵＴＧ、処理後ＢデータＤＯＵＴＢを生成する。処理後ＲデータＤＯＵＴＲ、処理後ＧデータＤＯＵＴＧ、処理後ＢデータＤＯＵＴＢは、８色処理回路部２３ａによる８色処理によって得られるデータであり、それぞれ、１ビットのデータである。
【0074】
ディザ処理部４３Ｒは、加算器４５Ｒと２値化回路４６Ｒとを備えている。加算器４５Ｒは、補正後ＲデータＤＧＡＭＭＡＲと、補正後ＲデータＤＧＡＭＭＡＲの最上位ビットＭＳＢ［ＤＧＡＭＭＡＲ］と、ディザ値供給部４２から供給されるディザ値ＤＤＩＴＨＥＲとを加算する。２値化回路４６Ｒは、加算器４５Ｒにおける加算における桁上げの発生／不発生に応じて処理後ＲデータＤＯＵＴＲの値を決定する。加算器４５Ｒにおける加算において桁上げが発生した場合、２値化回路４６Ｒは、処理後ＲデータＤＯＵＴＲを値“１”に設定し、桁上げが発生しなかった場合、処理後ＲデータＤＯＵＴＲを値“０”に設定する。
【0075】
即ち、ディザ処理部４３Ｒは、処理後ＲデータＤＯＵＴＲを下記のように算出する：（１）ＤＧＡＭＭＡＲ＋ＭＳＢ［ＤＧＡＭＭＡＲ］＋ＤＤＩＴＨＥＲが２５６以上であるとき、ＤＯＵＴＲ＝１
（２）ＤＧＡＭＭＡＲ＋ＭＳＢ［ＤＧＡＭＭＡＲ］＋ＤＤＩＴＨＥＲが２５６未満であるとき、ＤＯＵＴＲ＝０
ここで、最上位ビットＭＳＢ［ＤＧＡＭＭＡＲ］が加算されるのは、補正後ＲデータＤＧＡＭＭＡＲが値“２５５”である場合に必ずＤＯＵＴＲが値“１”に設定され、補正後ＲデータＤＧＡＭＭＡＲが値“０”である場合に必ずＤＯＵＴＲが値“０”に設定されるようにするためである。
【0076】
ディザ処理部４３Ｇ、４３Ｂは、補正後ＲデータＤＧＡＭＭＡＲの代わりに補正後ＧデータＤＧＡＭＭＡＧ、補正後ＧデータＤＧＡＭＭＡＢが入力されることを除けば、ディザ処理部４３Ｒと同様の構成を有しており、同様の動作を行う。詳細には、ディザ処理部４３Ｇは、加算器４５Ｇと２値化回路４６Ｇとを備えており、ディザ処理部４３Ｂは、加算器４５Ｂと２値化回路４６Ｂとを備えている。
【0077】
加算器４５Ｇは、補正後ＧデータＤＧＡＭＭＡＧと、補正後ＧデータＤＧＡＭＭＡＧの最上位ビットＭＳＢ［ＤＧＡＭＭＡＧ］と、ディザ値供給部４２から供給されるディザ値ＤＤＩＴＨＥＲとを加算する。２値化回路４６Ｇは、加算器４５Ｇにおける加算における桁上げの発生／不発生に応じて処理後ＧデータＤＯＵＴＧの値を決定する。加算器４５Ｇにおける加算において桁上げが発生した場合、２値化回路４６Ｇは、処理後ＧデータＤＯＵＴＧを値“１”に設定し、桁上げが発生しなかった場合、処理後ＧデータＤＯＵＴＧを値“０”に設定する。
【0078】
一方、加算器４５Ｂは、補正後ＢデータＤＧＡＭＭＡＢと、補正後ＢデータＤＧＡＭＭＡＢの最上位ビットＭＳＢ［ＤＧＡＭＭＡＢ］と、ディザ値供給部４２から供給されるディザ値ＤＤＩＴＨＥＲとを加算する。２値化回路４６Ｂは、加算器４５Ｂにおける加算における桁上げの発生／不発生に応じて処理後ＢデータＤＯＵＴＢの値を決定する。加算器４５Ｂにおける加算において桁上げが発生した場合、２値化回路４６Ｂは、処理後ＢデータＤＯＵＴＢを値“１”に設定し、桁上げが発生しなかった場合、処理後ＢデータＤＯＵＴＢを値“０”に設定する。
【0079】
注目画素のＲ副画素１４Ｒについて処理後ＲデータＤＯＵＴＲが値“１”と算出されると、当該Ｒ副画素１４Ｒは、「点灯」され、値“０”に算出されると当該Ｒ副画素１４Ｒは、「消灯」される。同様に、注目画素のＧ副画素１４Ｇについて処理後ＧデータＤＯＵＴＧが値“１”と算出されると、当該Ｇ副画素１４Ｇは、「点灯」され、値“０”に算出されると当該Ｇ副画素１４Ｇは、「消灯」される。更に、注目画素のＢ副画素１４Ｂについて処理後ＢデータＤＯＵＴＢが値“１”と算出されると、当該Ｂ副画素１４Ｂは、「点灯」され、値“０”に算出されると当該Ｂ副画素１４Ｂは、「消灯」される。
【0080】
図８は、８色処理回路部２３ａの動作の一例を示す概念図である。図８においては、画像データＤＩＮのＲデータＤＩＮＲ、ＧデータＤＩＮＧ、ＢデータＤＩＮＢを画像データＤＩＮｋと総称し、補正後ＲデータＤＧＡＭＭＡＲ、補正後ＧデータＤＧＡＭＭＡＧ、補正後ＢデータＤＧＡＭＭＡＢを補正後画像データＤＧＡＭＭＡｋと総称している。ここで、ｋは、色を示しており、Ｒ、Ｇ又はＢである。同様に、処理後ＲデータＤＯＵＴＲ、処理後ＧデータＤＯＵＴＧ、処理後ＢデータＤＯＵＴＢを処理後画像データＤＯＵＴｋと総称している。
【0081】
図８は、色ｋの副画素１４の画像データＤＩＮｋの値が１２８である場合における８色処理の例を示している。図８に図示された８色処理の目的は、各副画素１４が処理後画像データＤＯＵＴに応じて「点灯」又は「消灯」される場合に、液晶表示パネル３の特性に合わせたガンマ値２．２のガンマ特性を実現することである。ガンマ値２．２のガンマ特性においては、画像データＤＩＮｋの値が１２８である場合に、副画素１４の輝度が最大輝度の２２％（≒５６／２５５）になることが求められる。
【0082】
画像データＤＩＮｋの値が１２８である場合、輝度演算部４１ｋによるガンマ補正により、補正後画像データＤＧＡＭＭＡｋは５６と算出される。ここで、値“５６”は、ガンマ値２．２のガンマ補正の結果として得られる値である。
【0083】
更に、加算器４５ｋにおいて、補正後画像データＤＧＡＭＭＡｋと、補正後画像データＤＧＡＭＭＡｋの最上位ビットＭＳＢ［ＤＧＡＭＭＡｋ］と、ディザ値供給部４２から供給されるディザ値ＤＤＩＴＨＥＲとの加算が行われる。この加算において桁上げが発生する場合、即ち、補正後画像データＤＧＡＭＭＡｋと最上位ビットＭＳＢ［ＤＧＡＭＭＡｋ］とディザ値ＤＤＩＴＨＥＲの和が２５６以上である場合、処理後画像データＤＯＵＴｋが値“１”と算出される。桁上げが発生しない場合、即ち、補正後画像データＤＧＡＭＭＡｋと最上位ビットＭＳＢ［ＤＧＡＭＭＡｋ］とディザ値ＤＤＩＴＨＥＲの和が２５６未満である場合、処理後画像データＤＯＵＴｋが値“０”と算出される。
【0084】
ここで、１６行１６列の画素１１についての色ｋの副画素１４の画像データＤＩＮｋに対して上記の処理を行った場合について議論する。補正後画像データＤＧＡＭＭＡｋの値が５６である場合、１６×１６個の画素１１のうち５６個について処理後画像データＤＯＵＴｋが値“１”と算出される。これは、ディザ値ＤＤＩＴＨＥＲが、０以上２５５以下の互いに異なる値として選択されるので、１６×１６個の画素１１のうち５６個について加算器４５ｋにおける加算において桁上げが発生するためである。よって、１６行１６列の画素１１のうち５６個の画素１１において色ｋの副画素１４が「点灯」する。これは、表示される画像において当該画素１１の色ｋの副画素１４の輝度が、実質的に、最大輝度の約２２％になることを意味している。即ち、本実施形態の８色処理では、液晶表示パネル３の特性に合わせたガンマ値２．２のガンマ特性を実現することができる。図５Ａ（ｄ）は、本実施形態による８色処理で得られた画像の例を示している。図５Ａ（ｄ）から理解されるように、本実施形態の８色処理では、図５Ａ（ａ）に図示されている元画像と同じ明るさの画像を得ることができる。
【0085】
以上に説明されているように、本実施形態における８色処理では、ディザ処理を行うので、階調の空間的な変化を表現した良好な画質の画像を得ることができる。このとき、画像データＤＩＮに対してガンマ補正を行い、得られた補正後画像データＤＧＡＭＭＡに対してディザ処理を行うので、コントローラドライバ４の全体としてのガンマ特性を、液晶表示パネル３の特性に合わせたガンマ特性に設定できる。これは、元画像の明るさと実質的に同一の明るさの画像を液晶表示パネル３に表示できることを意味している。
【0086】
なお、上記では８色処理の実施形態が記載されているが、階調電圧の調整によるソース線駆動回路２４のガンマ特性の設定が機能しないという問題は、一般に、多くのビットを減らす減色処理を実行する場合に当てはまることに留意されたい。例えば、各副画素１４の階調を８ビットで表現する画像データを、各副画素１４の階調を２ビットで表現する画像データに減色する場合においても、階調電圧発生回路２５によって生成される階調電圧のうち、正極性の階調電圧のうちの４つ、及び、負極性の階調電圧のうちの４つしか用いられないので、階調電圧の調整によっては十分にガンマ特性を制御できない。
【0087】
８色処理以外の多くのビットを減らす減色処理についても、輝度演算部４１Ｒ、４１Ｇ、４１Ｂでガンマ補正を行ったうえでディザ処理部４３Ｒ、４３Ｇ、４３Ｂにおいてディザ処理を行うことが有用である。この場合、一実施形態では、輝度演算部４１Ｒ、４１Ｇ、４１Ｂは、画像データＤＩＮのＲデータＤＩＮＲ、ＧデータＤＩＮＧ、ＢデータＤＩＮＢに対してガンマ補正を行って各副画素１４の階調をｍビットで示す補正後ＲデータＤＧＡＭＭＡＲ、補正後ＧデータＤＧＡＭＭＡＧ、補正後ＢデータＤＧＡＭＭＡＢを生成する。ディザ処理部４３Ｒ、４３Ｇ、４３Ｂは、補正後ＲデータＤＧＡＭＭＡＲ、補正後ＧデータＤＧＡＭＭＡＧ、補正後ＢデータＤＧＡＭＭＡＢに対してｎビット（ｎは、２以上ｍ以下の整数）のディザ値ＤＤＩＴＨＥＲを用いてディザ処理を行って処理後ＲデータＤＯＵＴＲ、処理後ＧデータＤＯＵＴＧ、処理後ＢデータＤＯＵＴＢを生成する。
【0088】
ただし、階調電圧の調整によるソース線駆動回路２４のガンマ特性の設定が機能しないという問題は８色処理において特に顕著に表れるので、ガンマ補正とディザ処理とを行う本実施形態の手法は、８色処理が行われる場合に特に有用である。
【0089】
（第２の実施形態）図９は、第２の実施形態における画像処理回路２３の８色処理回路部の構成を示すブロック図である。図９においては、該８色処理回路部が符号２３ｂで示されている。第２の実施形態では、８色処理回路部２３ｂにおいて、第１の実施形態とは異なる８色処理が行われる。
【0090】
８色処理回路部２３ｂは、ディザ値供給部４２と、ディザ処理部４３Ｒ、４３Ｇ、４３Ｂとを備えている。ディザ値供給部４２は、ディザテーブル４４Ａを有しており、注目画素（８色処理の対象の画素１１）のアドレスＸ、Ｙに応じてディザ値ＤＤＩＴＨＥＲをディザテーブル４４Ａの要素から選択する。ディザテーブル４４Ａは、１６行１６列の要素を有しており、各要素は、“０”から“２５５”の値をとる。ただし、後述のように、図９の８色処理回路部２３ｂのディザテーブル４４Ａは、２以上の要素が同一の値をとり得ることに留意されたい。
【0091】
ディザ処理部４３Ｒ、４３Ｇ、４３Ｂは、それぞれ、画像データＤＩＮのＲデータＤＩＮＲ、ＧデータＤＩＮＧ、ＢデータＤＩＮＢに対してディザ処理を行い、処理後ＲデータＤＯＵＴＲ、処理後ＧデータＤＯＵＴＧ、処理後ＢデータＤＯＵＴＢを生成する。ここで、図９の８色処理回路部２３ｂは、図６の８色処理回路部２３ａとは異なり、輝度演算部４１Ｒ、４１Ｇ、４１Ｂを有していないことに留意されたい。画像データＤＩＮのＲデータＤＩＮＲ、ＧデータＤＩＮＧ、ＢデータＤＩＮＢは、それぞれ、ディザ処理部４３Ｒ、４３Ｇ、４３Ｂの加算器４５Ｒ、４５Ｇ、４５Ｂに入力される。
【0092】
加算器４５Ｒは、ＲデータＤＩＮＲと、ＲデータＤＩＮＲの最上位ビットＭＳＢ［ＤＩＮＲ］と、ディザ値供給部４２から供給されるディザ値ＤＤＩＴＨＥＲとを加算する。２値化回路４６Ｇは、加算器４５Ｒにおける加算における桁上げの発生／不発生に応じて処理後ＲデータＤＯＵＴＲの値を決定する。加算器４５Ｒにおける加算において桁上げが発生した場合、２値化回路４６Ｒは、処理後ＲデータＤＯＵＴＲを値“１”に設定し、桁上げが発生しなかった場合、処理後ＲデータＤＯＵＴＲを値“０”に設定する。
【0093】
また、加算器４５Ｇは、ＧデータＤＩＮＧと、ＧデータＤＩＮＧの最上位ビットＭＳＢ［ＤＩＮＧ］と、ディザ値供給部４２から供給されるディザ値ＤＤＩＴＨＥＲとを加算する。２値化回路４６Ｇは、加算器４５Ｇにおける加算における桁上げの発生／不発生に応じて処理後ＧデータＤＯＵＴＧの値を決定する。加算器４５Ｇにおける加算において桁上げが発生した場合、２値化回路４６Ｇは、処理後ＧデータＤＯＵＴＧを値“１”に設定し、桁上げが発生しなかった場合、処理後ＧデータＤＯＵＴＧを値“０”に設定する。
【0094】
更に、加算器４５Ｂは、ＢデータＤＩＮＢと、ＢデータＤＩＮＢの最上位ビットＭＳＢ［ＤＩＮＢ］と、ディザ値供給部４２から供給されるディザ値ＤＤＩＴＨＥＲとを加算する。２値化回路４６Ｂは、加算器４５Ｂにおける加算における桁上げの発生／不発生に応じて処理後ＢデータＤＯＵＴＢの値を決定する。加算器４５Ｂにおける加算において桁上げが発生した場合、２値化回路４６Ｂは、処理後ＢデータＤＯＵＴＢを値“１”に設定し、桁上げが発生しなかった場合、処理後ＢデータＤＯＵＴＢを値“０”に設定する。
【0095】
図９の８色処理回路部２３ｂでは、輝度演算部４１Ｒ、４１Ｇ、４１Ｂを設ける代わりに、ディザ値供給部４２が保持するディザテーブル４４Ａの要素の値の度数分布が工夫され、これにより、所望のガンマ値のガンマ特性を有するような８色処理回路部２３ｂが実現されている。
【0096】
発明者の一つの発見は、ディザ処理に用いられるディザテーブルの度数分布を適正に決めることにより、ディザ処理により様々な輝度補正（例えば、ガンマ補正やコントラスト補正）を行うことができるということである。ここで、本明細書においてディザテーブルの要素の値の度数分布とは、ディザテーブルにおける、値ｐを有する要素の個数Ｎ（ｐ）の分布をいう。一般的には、ディザ処理において用いられるディザテーブル（ディザマトリックス）は、各値をとる要素が１つずつである（即ち、ｐに関わらず、Ｎ（ｐ）＝１である）ように決定される。例えば、２５６個の要素を有する１６×１６ディザテーブルでは、一般的には、２５６個の要素が、０以上２５５以下の互いに異なる値に設定される。上述のように、このようなディザテーブルを用いたディザ処理は、ガンマ値が１であるようなガンマ特性を有している。一方、度数分布が不均一である（即ち、値ｐを有する要素の個数Ｎ（ｐ）がｐに依存する）ディザテーブルを用いれば、ディザ処理と同時に様々な画像演算を行うことができる。なお、度数分布が不均一である場合、ディザテーブルにおける値ｐ１、ｐ２を有する要素の個数Ｎ（ｐ１）、Ｎ（ｐ２）が同一でないような０以上２ｋ−１以下の整数ｐ１、ｐ２が存在することになる。
【0097】
例えば、各副画素１４の階調をｍビットで表す画像データに対してｍビットのディザ値を用いてディザ処理による８色処理を行う場合を考える。詳細には、ある副画素１４の「点灯」、「消灯」を、和ＤＩＮＲ＋ＭＳＢ［ＤＩＮＲ］＋ＤＤＩＴＨＥＲを算出する加算演算における桁上げの発生、不発生に応じて決定する場合を考える。この場合、当該副画素１４の画像データＤＩＮｋの値ｐに対し、下記の条件（ａ）、（ｂ）を満足するようにディザテーブルの各要素の値を決定すれば、表示される画像における当該副画素１４の輝度をｑにする（即ち、最大輝度のｑ／（２ｍ−１）倍にする）ことができる：条件（ａ）：ｐ＜（２ｍ−１）／２なるｐについて、ディザテーブルの２ｍ個の要素のうちｑ個が（２ｍ−ｐ）以上であり、且つ、
条件（ｂ） ｐ＞（２ｍ−１）／２なるｐについて、ディザテーブルの２ｍ個の要素のうちｑ個が（２ｍ−ｐ−１）以上である。
これを利用すれば、所望の輝度補正を実現できる。
【0098】
例えば、ある副画素１４に対応する８ビットの画像データＤＩＮｋについて、画像データＤＩＮｋの値が１２８であり、表示される画像における該副画素１４の所望の輝度が５６である（即ち、最大輝度の５６／２５５倍である）場合を考える。この場合、ディザテーブルの２５６個の要素のうちの５６個が１２７以上であるようにディザテーブルを決定すれば、該副画素１４について所望の輝度を実現できる。
【0099】
図１０Ａは、ガンマ値γが２．２であるようなガンマ補正を行う場合のディザテーブル４４Ａの各要素の値の一例を示している。ディザテーブル４４Ａは、下記式（３）【数3】
【0100】
より具体的には、図１０に図示されたディザテーブル４４Ａは、図７に図示されているディザテーブル４４に対し下記式（４）の変換を行うことで得られている：【数4】
【0101】
一般に、ガンマ値γのガンマ補正を行う場合のディザテーブル４４Ａは、下記の手順で生成することができる。（１）各値をとる要素が１つずつである（即ち、ｐに関わらず、Ｎ（ｐ）＝１である）第１のディザテーブルを一般的な手法で生成する。
（２）生成した第１のディザテーブルに対し、下記式（５）の変換を行う：
【数5】
【0102】
図１０Ｂは、本実施形態における、色ｋの副画素１４の画像データＤＩＮｋの値が１２８である場合における８色処理の例を示している。図１０Ｂに図示された８色処理においても、液晶表示パネル３の特性に合わせたガンマ値２．２のガンマ特性を実現することが意図されている。上述のように、ガンマ値２．２のガンマ特性においては、画像データＤＩＮｋの値が１２８である場合に、副画素１４の輝度が最大輝度の２２％（≒５６／２５５）になることが求められる。
【0103】
本実施形態では、加算器４５ｋにおいて、画像データＤＩＮｋと、補正後画像データＤＧＡＭＭＡｋの最上位ビットＭＳＢ［ＤＧＡＭＭＡｋ］と、ディザ値供給部４２Ａから供給されるディザ値ＤＤＩＴＨＥＲとの加算が行われ、この加算において桁上げが発生する場合、即ち、補正後画像データＤＧＡＭＭＡｋと最上位ビットＭＳＢ［ＤＧＡＭＭＡｋ］とディザ値ＤＤＩＴＨＥＲの和が２５６以上である場合、処理後画像データＤＯＵＴｋが値“１”と算出される。桁上げが発生しない場合、即ち、補正後画像データＤＧＡＭＭＡｋと最上位ビットＭＳＢ［ＤＧＡＭＭＡｋ］とディザ値ＤＤＩＴＨＥＲの和が２５６未満である場合、処理後画像データＤＯＵＴｋが値“０”と算出される。
【0104】
ここで、本実施形態では、ディザ値供給部４２Ａは、図１０Ａに図示されているディザテーブル４４Ａの要素から加算器４５ｋに供給するディザ値ＤＤＩＴＨＥＲを選択する。上述のように、図１０Ａに図示されているディザテーブル４４Ａの各要素の値は、ガンマ値２．２のガンマ補正を実現するような度数分布となるように決定されている。
【0105】
１６行１６列の画素１１について色ｋの副画素１４の画像データＤＩＮｋに対して上記の処理を行った場合について議論する。図１０Ａに図示されているディザテーブル４４Ａが用いられ、且つ、画像データＤＧＡＭＭＡｋの値が１２８である場合、１６×１６個の画素１１のうち５６個について処理後画像データＤＯＵＴｋが値“１”と算出される。これは、ディザ値ＤＤＩＴＨＥＲが図１０Ａに図示されているディザテーブル４４Ａの要素から選択される場合、１６×１６個の画素１１のうち５６個について加算器４５ｋにおける加算において桁上げが発生するためである。よって、１６行１６列の画素１１のうち５６個の画素１１において色ｋの副画素１４が「点灯」する。これは、表示される画像において当該画素１１の色ｋの副画素１４の輝度が、実質的に、最大輝度の約２２％になることを意味している。即ち、本実施形態の８色処理においても、液晶表示パネル３の特性に合わせたガンマ値２．２のガンマ特性を実現することができる。
【0106】
なお、図９の構成において、異なるガンマ値に対応する複数のディザテーブルを用意し、該複数のディザテーブルのうちから所望のディザテーブルを切り替えることにより、ガンマ補正におけるガンマ値γを切り替えることもできる。図１１は、このような構成の８色処理回路部２３ｃの構成を示すブロック図である。
【0107】
図１１に図示されている８色処理回路部２３ｃの構成は、図９に図示されている８色処理回路部２３ｂの構成とほぼ同一であるが、複数のディザテーブル４４Ａ−１〜４４Ａ−Ｍを保持するディザ値供給部４２Ａが用いられる。ディザテーブル４４Ａ−１〜４４Ａ−Ｍは、それぞれガンマ値γ１〜γＭに対応している。
【0108】
ディザ値供給部４２Ａは、命令制御回路２１からガンマ補正制御信号を受け取り、ディザテーブル４４Ａ−１〜４４Ａ−Ｍのうちからガンマ補正制御信号に指定されたガンマ値に対応するディザテーブルを選択する。例えば、ガンマ補正制御信号によりガンマ値γｔが指定されると、ディザ値供給部４２Ａは、ディザテーブル４４Ａ−ｔを選択する。ディザ値供給部４２Ａは、該選択されたディザテーブルの要素からディザ値ＤＤＩＴＨＥＲを選択する。該選択されたディザテーブルの要素からのディザ値ＤＤＩＴＨＥＲの選択は、注目画素（８色処理の対象の画素１１）のアドレスＸ、Ｙに応じて行われる。図１１の構成によれば、ディザ処理において同時にガンマ補正を行う場合に、該ガンマ補正におけるガンマ値γを切り替えることができる。
【0109】
他の変形例として、ディザテーブルを色毎に用意し、ディザ値をディザ処理部４３Ｒ、４３Ｇ、４３Ｂに個別に供給することで、各色の画像データＤＩＮのガンマ補正のガンマ値を、色毎に個別に設定することもできる。図１２は、このような構成の８色処理回路部２３ｄの構成を示すブロック図である。
【0110】
ディザ値供給部４２Ｂは、ディザ処理部４３Ｒ、４３Ｇ、４３Ｂに、それぞれ、ディザ値ＤＤＩＴＨＥＲＲ、ＤＤＩＴＨＥＲＧ、ＤＤＩＴＨＥＲＢを供給する。ここで、図１２の構成では、ディザ値供給部４２Ｂが、Ｒディザテーブル４４Ｒ、Ｇディザテーブル４４Ｇ、Ｂディザテーブル４４Ｂを備えており、これらのディザテーブルを用いてディザ値ＤＤＩＴＨＥＲＲ、ＤＤＩＴＨＥＲＧ、ＤＤＩＴＨＥＲＢを供給する。Ｒディザテーブル４４Ｒ、Ｇディザテーブル４４Ｇ、Ｂディザテーブル４４Ｂは、それぞれ、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）についてのガンマ補正のガンマ値γＲ、γＧ、γＢに対応するテーブルである。
【0111】
ディザ値供給部４２Ｂは、注目画素（８色処理の対象の画素１１）のアドレスＸ、Ｙに応じて、ディザ値ＤＤＩＴＨＥＲＲをＲディザテーブル４４Ｒの要素から選択し、ディザ値ＤＤＩＴＨＥＲＧをＧディザテーブル４４Ｇの要素から選択し、ディザ値ＤＤＩＴＨＥＲＢをＢディザテーブル４４Ｂの要素から選択する。
【0112】
ディザ処理部４３Ｒ、４３Ｇ、４３Ｂは、それぞれ、画像データＤＩＮのＲデータＤＩＮＲ、ＧデータＤＩＮＧ、ＢデータＤＩＮＢに対してディザ値供給部４２Ｂから受け取ったディザ値ＤＤＩＴＨＥＲＲ、ＤＤＩＴＨＥＲＧ、ＤＤＩＴＨＥＲＢを用いてディザ処理を行い、処理後ＲデータＤＯＵＴＲ、処理後ＧデータＤＯＵＴＧ、処理後ＢデータＤＯＵＴＢを生成する。
【0113】
詳細には、ディザ処理部４３Ｒの加算器４５Ｒは、ＲデータＤＩＮＲと、ＲデータＤＩＮＲの最上位ビットＭＳＢ［ＤＩＮＲ］と、ディザ値供給部４２Ｂから供給されるディザ値ＤＤＩＴＨＥＲＲとを加算する。２値化回路４６Ｒは、加算器４５Ｒにおける加算における桁上げの発生／不発生に応じて処理後ＲデータＤＯＵＴＲの値を決定する。加算器４５Ｒにおける加算において桁上げが発生した場合、２値化回路４６Ｒは、処理後ＲデータＤＯＵＴＲを値“１”に設定し、桁上げが発生しなかった場合、処理後ＲデータＤＯＵＴＲを値“０”に設定する。
【0114】
また、ディザ処理部４３Ｇの加算器４５Ｇは、ＧデータＤＩＮＧと、ＧデータＤＩＮＧの最上位ビットＭＳＢ［ＤＩＮＧ］と、ディザ値供給部４２Ｂから供給されるディザ値ＤＤＩＴＨＥＲＧとを加算する。２値化回路４６Ｇは、加算器４５Ｇにおける加算における桁上げの発生／不発生に応じて処理後ＧデータＤＯＵＴＧの値を決定する。加算器４５Ｇにおける加算において桁上げが発生した場合、２値化回路４６Ｇは、処理後ＧデータＤＯＵＴＧを値“１”に設定し、桁上げが発生しなかった場合、処理後ＧデータＤＯＵＴＧを値“０”に設定する。
【0115】
更に、ディザ処理部４３Ｂの加算器４５Ｂは、ＢデータＤＩＮＢと、ＢデータＤＩＮＢの最上位ビットＭＳＢ［ＤＩＮＢ］と、ディザ値供給部４２Ｂから供給されるディザ値ＤＤＩＴＨＥＲＢとを加算する。２値化回路４６Ｂは、加算器４５Ｂにおける加算における桁上げの発生／不発生に応じて処理後ＢデータＤＯＵＴＢの値を決定する。加算器４５Ｂにおける加算において桁上げが発生した場合、２値化回路４６Ｂは、処理後ＢデータＤＯＵＴＢを値“１”に設定し、桁上げが発生しなかった場合、処理後ＢデータＤＯＵＴＢを値“０”に設定する。
【0116】
このような構成の８色処理回路部２３ｄは、画像データＤＩＮのガンマ補正を、色毎に決められたガンマ値γＲ、γＧ、γＢに従って行うことができる。
【0117】
また、ディザ値ＤＤＩＴＨＥＲＲ、ＤＤＩＴＨＥＲＧ、ＤＤＩＴＨＥＲＢのそれぞれの生成に用いられるディザテーブルが、複数のディザテーブルから選択されてもよい。図１３は、このような構成の８色処理回路部２３ｅの構成を示すブロック図である。図１３に図示されている８色処理回路部２３ｅの構成は、図１２に図示されている８色処理回路部２３ｄの構成とほぼ同一である。図１３に図示されている８色処理回路部２３ｅにおいても、ディザ値供給部４２Ｃが、ディザ処理部４３Ｒ、４３Ｇ、４３Ｂに、それぞれ、ディザ値ＤＤＩＴＨＥＲＲ、ＤＤＩＴＨＥＲＧ、ＤＤＩＴＨＥＲＢを供給するように構成されている。ただし、図１３に図示されている８色処理回路部２３ｅでは、ディザ値供給部４２Ｃが、ディザ値ＤＤＩＴＨＥＲＲ、ＤＤＩＴＨＥＲＧ、ＤＤＩＴＨＥＲＢのそれぞれについて複数のディザテーブル４４Ａ−１〜４４Ａ−Ｍのうちからディザテーブルを選択し、該選択したディザテーブルからディザ値ＤＤＩＴＨＥＲＲ、ＤＤＩＴＨＥＲＧ、ＤＤＩＴＨＥＲＢを選択する。
【0118】
詳細には、ディザ値供給部４２Ｃは、ガンマ補正制御信号において指定されている赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）についてのガンマ補正のガンマ値γＲ、γＧ、γＢに基づいて赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のそれぞれについて、複数のディザテーブル４４Ａ−１〜４４Ａ−Ｍのうちからディザテーブルを選択する。例えば赤色（Ｒ）について、ディザ値供給部４２Ｃは、ディザテーブル４４Ａ−１〜４４Ａ−Ｍのうちから、ガンマ値γＲに対応するディザテーブルを選択する。緑色（Ｇ）、青色（Ｂ）についても同様である。ディザ値供給部４２Ｃは、更に、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）について選択した該ディザテーブルから、それぞれディザ値ＤＤＩＴＨＥＲＲ、ＤＤＩＴＨＥＲＧ、ＤＤＩＴＨＥＲＢを選択する。該選択されたディザテーブルの要素からのディザ値ＤＤＩＴＨＥＲの選択は、注目画素（８色処理の対象の画素１１）のアドレスＸ、Ｙに応じて行われる。このような構成によれば、各色の画像データＤＩＮのガンマ補正のガンマ値を、色毎に個別に設定すると共に、各色のガンマ補正におけるガンマ値γを切り替えることができる。
【0119】
なお、上記では８色処理の実施形態が記載されているが、階調電圧の調整によるソース線駆動回路２４のガンマ特性の設定が機能しないという問題は、一般に、多くのビットを減らす減色処理を実行する場合に当てはまることに留意されたい。８色処理以外の多くのビットを減らす減色処理についても、ガンマ補正を実現するように生成されたディザテーブルを用いてディザ処理部４３Ｒ、４３Ｇ、４３Ｂにおいてディザ処理を行うことが有用である。この場合、一実施形態では、ディザ処理部４３Ｒ、４３Ｇ、４３Ｂは、各副画素１４の階調をｍビットで示すＲデータＤＩＮＲ、ＧデータＤＩＮＧ、ＢデータＤＩＮＢに対してｎビット（ｎは、２以上ｍ以下の整数）のディザ値ＤＤＩＴＨＥＲを用いてディザ処理を行って処理後ＲデータＤＯＵＴＲ、処理後ＧデータＤＯＵＴＧ、処理後ＢデータＤＯＵＴＢを生成する。ただし、階調電圧の調整によるソース線駆動回路２４のガンマ特性の設定が機能しないという問題は８色処理において特に顕著に表れるので、ディザテーブルの要素の値の度数分布を適切に決めることによるガンマ補正とディザ処理とを行う本実施形態の手法は、８色処理が行われる場合に特に有用である。
【0120】
また、上記にはガンマ補正について説明されているが、一般に、ディザテーブルの要素の値の度数分布を適切に決めることにより、様々な画像処理、例えば、コントラスト補正を行うことができる。特に、入力画像データＤＩＮのｍビットの画像データＤＩＮｋに対し、各要素の値がｍビットであるディザテーブルを用いる場合（即ち、ｎがｍに等しい場合）、画像データＤＩＮｋに示された色ｋの副画素１４の階調ｐについて表示される画像における当該副画素１４の所望の輝度をｆ（ｐ）として、下記のような条件を満足するディザテーブルを用意すれば、所望の画像処理を実現することができる：条件（ａ）：ｐ＜（２ｍ−１）／２なるｐについて、ディザテーブルの２ｍ個の要素のうちｆ（ｐ）個が（２ｍ−ｐ）以上であり、且つ、
条件（ｂ） ｐ＞（２ｍ−１）／２なるｐについて、ディザテーブルの２ｎ個の要素のうちｆ（ｐ）個が（２ｍ−ｐ−１）以上である。
ここで、ｆ（ｐ）は、所望の画像処理に対応する関数である。
【0121】
一実施形態では、ガンマ補正を輝度演算部４１Ｒ、４１Ｇ、４１Ｂによって行う一方で、ディザ処理部４３Ｒ、４３Ｇ、４３Ｂにおけるディザ処理において同時にコントラスト補正を行ってもよい。図１４は、このように構成された８色処理回路部２３ｆの構成を示すブロック図である。図１４に図示されている８色処理回路部２３ｆは、図６に図示されている８色処理回路部２３ａと類似した構成を有している。ただし、図１４に図示されている８色処理回路部２３ｆでは、コントラスト補正に対応したディザテーブル４４Ｃを保持するディザ値供給部４２Ｄが用いられる。ディザ値供給部４２Ｄは、注目画素（８色処理の対象の画素１１）のアドレスＸ、Ｙに応じて、ディザ値ＤＤＩＴＨＥＲをディザテーブル４４Ｃの要素から選択する。
【0122】
例えば、図１５に図示されているような形状のグラフを描く関数ｆ（ｐ）を用いて上記の条件（ａ）、（ｂ）を満たすように定義したディザテーブル４４Ｃを用いることで、コントラスト補正を実現することができる。なお、実際のディザテーブル４４Ｃの作成においては、関数ｆ（ｐ）をルックアップテーブルによって指定してもよい。図１６は、図１５に図示されている関数ｆ（ｐ）を用いた場合のディザテーブル４４Ｃの内容を示している。図１６に図示されているディザテーブル４４Ｃを用いれば、ディザ処理において同時にコントラスト補正を行うことができる。
【0123】
図１４の構成において、異なる形状のカーブを描く関数で指定されるコントラスト補正に対応する複数のディザテーブルを用意し、該複数のディザテーブルのうちから所望のディザテーブルを切り替えることにより、コントラスト補正を切り替えることもできる。図１７は、このような構成の８色処理回路部２３ｃの構成を示すブロック図である。
【0124】
図１７に図示されている８色処理回路部２３ｇの構成は、図１４に図示されている８色処理回路部２３ｆの構成とほぼ同一であるが、複数のディザテーブル４４Ｃ−１〜４４Ｃ−Ｍを保持するディザ値供給部４２Ｅが用いられる。ディザテーブル４４Ｃ−１〜４４Ｃ−Ｍは、それぞれ異なるコントラスト補正＃１〜＃Ｍに対応している。ディザ値供給部４２Ｅは、命令制御回路２１からコントラスト補正制御信号を受け取り、ディザテーブル４４Ｃ−１〜４４Ｃ−Ｍのうちからコントラスト補正制御信号に指定されたコントラスト補正に対応するディザテーブルを選択する。例えば、コントラスト補正制御信号によりコントラスト補正＃ｔが指定されると、ディザ値供給部４２Ｅは、ディザテーブル４４Ｃ−ｔを選択する。ディザ値供給部４２Ｅは、該選択されたディザテーブルの要素からディザ値ＤＤＩＴＨＥＲを選択する。該選択されたディザテーブルの要素からのディザ値ＤＤＩＴＨＥＲの選択は、注目画素（８色処理の対象の画素１１）のアドレスＸ、Ｙに応じて行われる。このような構成によれば、ディザ処理において同時にコントラスト補正を行う場合に、該コントラスト補正を切り替えることができる。
【0125】
また、ディザテーブルを色毎に個別に選択し、選択されたディザテーブルを用いて生成したディザ値をディザ処理部４３Ｒ、４３Ｇ、４３Ｂに個別に供給することで、コントラスト補正を、色毎に個別に設定することもできる。図１８は、このような構成の８色処理回路部２３ｈの構成を示すブロック図である。図１８に図示されている８色処理回路部２３ｈの構成は、図１７に図示されている８色処理回路部２３ｇと類似した構成を有している。
【0126】
図１８に図示されている８色処理回路部２３ｈでは、ディザ値供給部４２Ｆが、ディザ処理部４３Ｒ、４３Ｇ、４３Ｂに、それぞれ、ディザ値ＤＤＩＴＨＥＲＲ、ＤＤＩＴＨＥＲＧ、ＤＤＩＴＨＥＲＢを供給するように構成されている。詳細には、図１８の構成では、ディザ値供給部４２Ｂが、ディザテーブル４４Ｃ−１〜４４Ｃ−Ｍを備えており、これらのディザテーブルを用いてディザ値ＤＤＩＴＨＥＲＲ、ＤＤＩＴＨＥＲＧ、ＤＤＩＴＨＥＲＢを供給する。
【0127】
詳細には、ディザ値供給部４２Ｆは、複数のディザテーブル４４Ｃ−１〜４４Ｃ−Ｍのうちから、コントラスト補正制御信号において指定されている赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のそれぞれについて指定されているディザテーブルを選択する。ディザ値供給部４２Ｃは、更に、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）について選択した該ディザテーブルから、それぞれディザ値ＤＤＩＴＨＥＲＲ、ＤＤＩＴＨＥＲＧ、ＤＤＩＴＨＥＲＢを選択する。該選択されたディザテーブルの要素からのディザ値ＤＤＩＴＨＥＲの選択は、注目画素（８色処理の対象の画素１１）のアドレスＸ、Ｙに応じて行われる。このような構成によれば、各色のコントラスト補正を色毎に個別に設定すると共に、各色のコントラスト補正を切り替えることができる。
【0128】
（第３の実施形態）第１の実施形態及び第２の実施形態においては、８色処理（又は多ビットの減色処理）においてディザ処理を行うことにより、階調の変化を疑似的に表現し、これにより画質の向上を実現している。
【0129】
その一方で、８色処理においてディザ処理を行うことの一つの問題は、各ソース線１３の電圧の変動が大きくなるために、消費電力が増大することである。上述のように、８色処理においては、各副画素１４が「点灯」されるか又は「消灯」される。ディザ処理では、「点灯」される副画素１４を空間的に分布させることで階調を疑似的に表現するので、特に中間の階調を表現する場合には、「点灯」される副画素１４に「消灯」される副画素１４が隣接して位置する場合が多くなる。ここで、同一のソース線１３に接続されている副画素１４について、「点灯」される副画素１４に「消灯」される副画素１４が隣接して位置している場合、該ソース線１３を、最低階調に対応する電圧から最高階調に対応する電圧に駆動し、又は、最低階調に対応する電圧から最高階調に対応する電圧に駆動する必要がある。これは、消費電力が増大することを意味している。
【0130】
以下に議論されるように、本実施形態では、ディザ処理の実行による消費電力の増大を抑制するようにディザテーブルの要素の値が決定されている。以下、本実施形態において使用されるディザテーブルの内容について説明する。なお、以下の説明においては、ソース線１３が延伸する方向（Ｙ軸方向）に並ぶ１列の画素１１を「画素列」と記載する。この表記によれば、各画素１１のアドレスＸは、当該画素１１が属する画素列を指定することになる。
【0131】
図１９Ｂは、本実施形態における、各画素列についてのディザ値ＤＤＩＴＨＥＲの選択法を示す概念図である。図１９Ｂにおいては、下位４ビットＸ［３：０］が０〜３であるアドレスＸの画素列が図示されている。本実施形態では、図１９Ｂに図示されているように、ディザテーブルの隣接する２列の一方の列（第１列）の全ての要素が、ディザテーブルの２ｎ個の要素のうち値が小さい方の半数に属しており、他方の列（第２列）の全ての要素が、ディザテーブルの２ｎ個の要素のうち値が大きい方の半数に属している。ここで、図１９では、ディザテーブルの要素の値が小さい方の半数からディザ値ＤＤＩＴＨＥＲが選択される画素列を記号「ＤＤＩＴＨＥＲ 小」により示しており、大きい方の半数からディザ値ＤＤＩＴＨＥＲが選択される画素列を記号「ＤＤＩＴＨＥＲ 大」として示している。
【0132】
このような構成によれば、ディザテーブルの該一方の列（第１列）の要素からディザ値が選択される画素列の画素１１の副画素１４の多くが「消灯」し、ディザテーブルの該他方の列（第２列）の要素からディザ値が選択される画素列の画素１１の副画素１４の多くが「点灯」する。したがって、各ソース線１３に接続されている副画素１４について、「点灯」される副画素１４と「消灯」される副画素１４とが隣接しにくくなる。これにより、該ソース線１３を最低階調に対応する電圧から最高階調に対応する電圧に駆動し、又は、最低階調に対応する電圧から最高階調に対応する電圧に駆動する回数が少なくなり、消費電力を低減することができる。
【0133】
実際の実装においては、ディザテーブルの各要素を記憶する記憶素子は空間的に（物理的に）行列に並んでいるとは限らないことに留意されたい。本明細書においてディザテーブルの「列」とは、物理的又は空間的な配置における列を意味しているのではなく、同一のアドレスＸに対応する一群の要素を意味している。以下では、上記のように各要素の値が決められたディザテーブルの具体例について説明する。
【0134】
図２０は、図６の構成の８色処理回路部２３ａが用いられる場合に消費電力を低減するために好適なディザテーブル４４の内容を示す図である。図２０に図示されているディザテーブル４４は、１６×１６個の要素を有しており、アドレスＸの下位４ビットＸ［３：０］及びアドレスＹの下位４ビットＹ［３：０］によって選択された要素が、ディザ値ＤＤＩＴＨＥＲとしてディザ処理部４３Ｒ、４３Ｇ、４３Ｂに供給される。ディザ値ＤＤＩＴＨＥＲのビット数は８であり、ディザテーブル４４の２５６個の要素は、それぞれが０以上２５５以下の値をとり、互いに異なっている。上述のように、このようなディザテーブル４４を用いた場合、ガンマ値γが１であるガンマ特性のディザ処理が行われることになる。
【0135】
図２０に図示されているディザテーブル４４では、下位４ビットＸ［３：０］が偶数である（即ち、最下位ビットが“０”である）アドレスＸに対応するディザテーブル４４の列の要素は、いずれも、ディザテーブル４４の要素のうち値が小さい方の半数に属しおり、下位４ビットＸ［３：０］が奇数である（即ち、最下位ビットが“１”である）アドレスＸに対応するディザテーブル４４の列の要素は、いずれも、ディザテーブル４４の要素のうち値が大きい方の半数に属している。例えば、下位４ビットＸ［３：０］が０であるアドレスＸに対応する列の要素の値は、順に、０、７１、１１０、５、８３、・・・、１０５であり、いずれも、ディザテーブル４４の要素のうち値が小さい方の半数に属している。また、下位４ビットＸ［３：０］が１であるアドレスＸに対応する列の要素の値は、順に、１５９、２１６、２４１、１５４、・・・、２４６であり、いずれも、ディザテーブル４４の要素のうち値が大きい方の半数に属している。なお、図２０に図示されているディザテーブル４４は、図６に図示されているディザテーブル４４の要素を並び替えることで得ることができる。
【0136】
このように決められたディザテーブル４４を用いてディザ処理を行った場合、下位４ビットＸ［３：０］が偶数であるアドレスＸに対応する画素列の画素１１の副画素１４の多くが「消灯」し、下位４ビットＸ［３：０］が奇数であるアドレスＸに対応する画素列の画素１１の副画素１４の多くが「点灯」する。したがって、ソース線１３を最低階調に対応する電圧から最高階調に対応する電圧に駆動し、又は、最低階調に対応する電圧から最高階調に対応する電圧に駆動する回数が少なくなり、消費電力を低減することができる。
【0137】
なお、ディザテーブル４４の各要素の値は、下位４ビットＸ［３：０］が偶数である（即ち、最下位ビットが“０”である）アドレスＸに対応するディザテーブル４４の列の全ての要素が、ディザテーブル４４の要素のうち値が大きい方の半数に属しており、下位４ビットＸ［３：０］が奇数である（即ち、最下位ビットが“１”である）アドレスＸに対応するディザテーブル４４の列の全ての要素が、ディザテーブル４４の要素のうち値が小さい方の半数に属しているように決定されてもよい。この場合でも、同様の原理により、消費電力を低減することができる。
【0138】
図２１は、図９の構成の８色処理回路部２３ｂが用いられる場合において消費電力を低減するために好適なディザテーブル４４Ａの内容を示す図である。ディザ値ＤＤＩＴＨＥＲのビット数は８であり、ディザテーブル４４Ａの２５６個の要素は、それぞれが０以上２５５以下の値をとる。ただし、ディザテーブル４４Ａの要素の値の度数分布は、ガンマ値γが２．２であるようなガンマ補正に対応するディザ処理を行うように決定されている。
【0139】
図２１に図示されているディザテーブル４４Ａでは、下位４ビットＸ［３：０］が偶数である（即ち、最下位ビットが“０”である）アドレスＸに対応するディザテーブル４４Ａの列の要素は、いずれも、ディザテーブル４４Ａの要素のうち値が小さい方の半数に属している。また、下位４ビットＸ［３：０］が奇数である（即ち、最下位ビットが“１”である）アドレスＸに対応するディザテーブル４４Ａの列の要素は、いずれも、ディザテーブル４４Ａの要素のうち値が大きい方の半数に属している。なお、図２１に図示されているディザテーブル４４Ａは、図１０に図示されているディザテーブル４４Ａの要素を並び替えることで得ることができる。
【0140】
このように決められたディザテーブル４４Ａを用いてディザ処理を行った場合、下位４ビットＸ［３：０］が偶数であるアドレスＸに対応する画素列の画素１１の副画素１４の多くが「消灯」し、下位４ビットＸ［３：０］が奇数であるアドレスＸに対応する画素列の画素１１の副画素１４の多くが「点灯」する。したがって、ソース線１３を最低階調に対応する電圧から最高階調に対応する電圧に駆動し、又は、最低階調に対応する電圧から最高階調に対応する電圧に駆動する回数が少なくなり、消費電力を低減することができる。
【0141】
なお、ディザテーブル４４Ａの各要素の値は、下位４ビットＸ［３：０］が偶数である（即ち、最下位ビットが“０”である）アドレスＸに対応するディザテーブル４４Ａの列の全ての要素が、ディザテーブル４４Ａの要素のうち値が大きい方の半数に属しており、下位４ビットＸ［３：０］が奇数である（即ち、最下位ビットが“１”である）アドレスＸに対応するディザテーブル４４Ａの列の全ての要素が、ディザテーブル４４Ａの要素のうち値が小さい方の半数に属しているように決定されてもよい。この場合でも、同様の原理により、消費電力を低減することができる。
【0142】
また、図１１、図１２、図１３に図示されている８色処理回路部２３ｃ、２３ｄ、２３ｅについても、ディザテーブル４４Ａ−１〜４４Ａ−Ｍ、４４Ｒ、４４Ｇ、４４Ｂの要素の値を同様に決めることで、消費電力を低減することができる。
【0143】
図２２は、図１４の構成の８色処理回路部２３ｆが用いられる場合において消費電力を低減するために好適なディザテーブル４４Ｃの内容を示す図である。ディザ値ＤＤＩＴＨＥＲのビット数は８であり、ディザテーブル４４Ｃの２５６個の要素は、それぞれが０以上２５５以下の値をとる。ただし、ディザテーブル４４Ｃの要素の値の度数分布は、図１５に図示されている関数ｆ（ｐ）によるコントラスト補正に対応するディザ処理を行うように決められている。
【0144】
図２２に図示されているディザテーブル４４Ｃでは、下位４ビットＸ［３：０］が偶数である（即ち、最下位ビットが“０”である）アドレスＸに対応するディザテーブル４４Ｃの列の要素は、いずれも、ディザテーブル４４Ｃの要素のうち値が小さい方の半数に属しており、下位４ビットＸ［３：０］が奇数である（即ち、最下位ビットが“１”である）アドレスＸに対応するディザテーブル４４Ｃの列の要素は、いずれも、ディザテーブル４４Ｃの要素のうち値が大きい方の半数に属している。なお、図２２に図示されているディザテーブル４４Ｃは、図１６に図示されているディザテーブル４４Ｃの要素を並び替えることで得ることができる。
【0145】
このように決められたディザテーブル４４Ｃを用いてディザ処理を行った場合、下位４ビットＸ［３：０］が偶数であるアドレスＸに対応する画素列の画素１１の副画素１４の多くが「消灯」し、下位４ビットＸ［３：０］が奇数であるアドレスＸに対応する画素列の画素１１の副画素１４の多くが「点灯」する。したがって、ソース線１３を最低階調に対応する電圧から最高階調に対応する電圧に駆動し、又は、最低階調に対応する電圧から最高階調に対応する電圧に駆動する回数が少なくなり、消費電力を低減することができる。
【0146】
なお、ディザテーブル４４Ｃの各要素の値は、下位４ビットＸ［３：０］が偶数である（即ち、最下位ビットが“０”である）アドレスＸに対応するディザテーブル４４Ｃの列の全ての要素が、ディザテーブル４４Ｃの要素のうち値が大きい方の半数に属しており、下位４ビットＸ［３：０］が奇数である（即ち、最下位ビットが“１”である）アドレスＸに対応するディザテーブル４４Ｃの列の全ての要素が、ディザテーブル４４Ｃの要素のうち値が小さい方の半数に属しているように決定されてもよい。この場合でも、同様の原理により、消費電力を低減することができる。
【0148】
なお、消費電力を低減するという目的を考えると、本実施形態においてガンマ補正を行うことは必須ではないことに留意されたい。例えば、図６に図示されている構成から輝度演算部４１Ｒ、４１Ｇ、４１Ｂを取り除いても、ディザ処理部４３Ｒ、４３Ｇ、４３Ｂによってディザ処理を行うことで、ある程度は良好な画質を得ることができる。この場合でも、ディザテーブルの隣接する２列の一方の列（第１列）の全ての要素が該ディザテーブルの要素のうち値が小さい方の半数に属しており、他方の列（第２列）の要素が大きい方の半数に属しているようにディザテーブルの各要素の値を決定することで、消費電力を低減することができる。
【0149】
（第４の実施形態）第３の実施形態において議論したように、ディザテーブルの各要素の値をディザテーブルの隣接する２列の一方の列（第１列）の全ての要素が、該ディザテーブルの要素のうち値が小さい方の半数に属しており、他方の列（第２列）の要素が大きい方の半数に属しているように決定する手法は、消費電力の低減に有効である。しかしながら、この手法をカラム反転駆動と併用すると、液晶表示パネル３のソース線１３の平均の電位が液晶表示パネル３の対向電極の電位（共通電位）から大きくずれる事態が生じ得る。これは、フリッカの発生の要因になり得るため好ましくない。特に、リーク電流が大きい液晶表示パネル３が使用される場合には、フリッカが観測されやすい。
【0150】
図２３は、カラム反転駆動が行われる場合に液晶表示パネル３のソース線１３の平均の電位が液晶表示パネル３の対向電極の電位（共通電位）から大きくずれる事態が生じる例を示す概念図である。
【0151】
カラム反転駆動が行われる場合、隣接するソース線１３に接続された副画素１４が、異なる極性の駆動電圧で駆動される。例えば、図２３では、左から奇数番目のソース線１３に接続されている副画素１４が、正極性の駆動電圧で駆動され、偶数番目のソース線１３に接続されている副画素１４が、負極性の駆動電圧で駆動される。
【0152】
その一方で、ディザテーブルの各要素の値をディザテーブルの隣接する２列の一方の列（第１列）の全ての要素が該ディザテーブルの要素のうち値が小さい方の半数に属しており、他方の列（第２列）の要素が大きい方の半数に属ように決定する場合、隣接する画素列の一方に属する画素１１については「点灯」する副画素１４が多く、他方に属する「消灯」する副画素１４が多くなる。例えば、図２３の例では、下位４ビットＸ［３：０］の値が“０”、“２”であるアドレスＸに対応する画素列に属する画素１１については、「点灯」する副画素が少なく、下位４ビットＸ［３：０］の値が“１”、“３”であるアドレスＸに対応する画素列に属する画素１１については、「点灯」する副画素が多い。
【0153】
この結果、「点灯」される副画素１４のうち正極性の駆動電圧で駆動される副画素１４の数と、「点灯」される副画素１４のうち負極性の駆動電圧で駆動される副画素１４の数とが大きく相違してしまう。図２３の例では、下位４ビットＸ［３：０］の値が“０”、“２”であるアドレスＸに対応する画素列においては、「点灯」する副画素１４が少ない一方で、正極性の駆動電圧で駆動される副画素１４が多い。一方、下位４ビットＸ［３：０］の値が“１”、“３”であるアドレスＸに対応する画素列においては、「点灯」する副画素１４が多い一方で、負極性の駆動電圧で駆動される副画素１４が多い。この結果、「点灯」される副画素１４のうち負極性の駆動電圧で駆動される副画素１４の数が、「点灯」される副画素１４のうち正極性の駆動電圧で駆動される副画素１４の数よりも多くなる。これは、液晶表示パネル３のソース線１３の平均の電位が液晶表示パネル３の対向電極の電位（共通電位）よりも低くなることを意味している。
【0154】
このような問題に対応するためには、全ての要素の値が該ディザテーブルの要素のうち値が小さい方の半数に属している２列と、全ての要素の値が該ディザテーブルの要素のうち値が大きい方の半数に属している２列とが交互に繰り返されて構成されたディザテーブルを用いればよい。図２４は、このように決定されたディザテーブルを用いてディザ処理を行い、且つ、カラム反転駆動を行う場合の動作の例を示す概念図である。
【0155】
図２４に図示されている例では、下位４ビットＸ［３：０］の値が“０”、“１”であるアドレスＸに対応する２列の全ての要素の値が該ディザテーブルの要素のうち値が小さい方の半数に属しており、下位４ビットＸ［３：０］の値が“２”、“３”であるアドレスＸに対応する２列の全ての要素の値が大きい方の半数に属しているディザテーブルが用いられる（このようなディザテーブルの具体例については、後述する）。この場合、下位４ビットＸ［３：０］の値が“０”、“１”であるアドレスＸに対応する画素列の画素１１の副画素１４については、ディザ処理に用いられるディザ値ＤＤＩＴＨＥＲが小さくなる。その結果、下位４ビットＸ［３：０］の値が“０”、“１”であるアドレスＸに対応する画素列においては、「点灯」する副画素１４が少なくなる。また、下位４ビットＸ［３：０］の値が“２”、“３”であるアドレスＸに対応する画素列においては、「点灯」する副画素１４が多くなる。
【0156】
その一方で、隣接するソース線１３に接続された副画素１４が、異なる極性の駆動電圧で駆動される。例えば、図２４では、左から奇数番目のソース線１３に接続されている副画素１４が、正極性の駆動電圧で駆動され、偶数番目のソース線１３に接続されている副画素１４が、負極性の駆動電圧で駆動される。
【0157】
この結果、「点灯」される副画素１４のうち正極性の駆動電圧で駆動される副画素１４の数と、「点灯」される副画素１４のうち負極性の駆動電圧で駆動される副画素１４の数の差が小さくなる。図２４の例では、下位４ビットＸ［３：０］の値が“０”、“１”であるアドレスＸに対応する画素列については、３本のソース線１３に接続されている副画素１４が正極性の駆動電圧で駆動され、他の３本のソース線１３に接続されている副画素１４が負極性の駆動電圧で駆動される。ここで、下位４ビットＸ［３：０］の値が“０”、“１”であるアドレスＸに対応する画素列においては「点灯」する副画素１４が少ないが、「点灯」する副画素１４のうち正極性の駆動電圧で駆動される副画素１４と負極性の駆動電圧で駆動される副画素１４の数は概ね同じである。
【0158】
下位４ビットＸ［３：０］の値が“２”、“３” アドレスＸに対応する画素列についても類似の議論が成立する。下位４ビットＸ［３：０］の値が“２”、“３”であるアドレスＸに対応する画素列についても、３本のソース線１３に接続されている副画素１４が正極性の駆動電圧で駆動され、他の３本のソース線１３に接続されている副画素１４が負極性の駆動電圧で駆動される。ここで、下位４ビットＸ［３：０］の値が“０”、“１”であるアドレスＸに対応する画素列においては多くの副画素１４の数が「点灯」するが、「点灯」する副画素１４のうち正極性の駆動電圧で駆動される副画素１４と負極性の駆動電圧で駆動される副画素１４の数は概ね同じである。
【0159】
したがって、カラム反転駆動が行われる場合でも、液晶表示パネル３のソース線１３の平均の電位が液晶表示パネル３の対向電極の電位（共通電位）から大きくずれる事態が生じにくい。
【0160】
図２５〜図２７は、カラム反転駆動が行われる場合でも、液晶表示パネル３のソース線１３の平均の電位が液晶表示パネル３の対向電極の電位（共通電位）から大きくずれる事態が生じにくいディザテーブルの内容の具体例を示す。
【0161】
図２５は、図６の構成の８色処理回路部２３ａが用いられる場合に好適なディザテーブル４４の内容を示す図である。図２５に図示されているディザテーブル４４は、１６×１６個の要素を有しており、アドレスＸの下位４ビットＸ［３：０］及びアドレスＹの下位４ビットＹ［３：０］によって選択された要素が、ディザ値ＤＤＩＴＨＥＲとしてディザ処理部４３Ｒ、４３Ｇ、４３Ｂに供給される。ディザ値ＤＤＩＴＨＥＲのビット数は８であり、ディザテーブル４４の２５６個の要素は、それぞれが０以上２５５以下の値をとり、互いに異なっている。上述のように、このようなディザテーブル４４を用いた場合、ガンマ値γが１であるガンマ特性のディザ処理が行われることになる。
【0162】
図２５に図示されているディザテーブル４４では、下位４ビットＸ［３：０］が４ｉ、４ｉ＋１（ｉは、０以上４以下の整数）であるアドレスＸに対応するディザテーブル４４の列の要素は、いずれも、ディザテーブル４４の要素のうち値が小さい方の半数に属しており、また、下位４ビットＸ［３：０］が４ｉ＋２、４ｉ＋３であるアドレスＸに対応するディザテーブル４４の列の要素は、いずれも、該ディザテーブルの要素のうち値が大きい方の半数に属している。例えば、下位４ビットＸ［３：０］が０であるアドレスＸに対応する列の要素の値は、順に、０、７１、１１０、５、８３、・・・、１０５であり、いずれも、ディザテーブル４４の要素のうち値が小さい方の半数に属している。下位４ビットＸ［３：０］が１であるアドレスＸについても同様に、該アドレスＸに対応する列の要素の値は、順に、３２、３９、１１３、２６、５１、・・・、７３であり、いずれも、ディザテーブル４４の要素のうち値が小さい方の半数に属している。一方、下位４ビットＸ［３：０］が２であるアドレスＸに対応する列の要素の値は、順に、１５９、２１６、２４１、１５４、２０４、・・・、２４６であり、いずれも、ディザテーブル４４の要素のうち値が大きい方の半数に属している。下位４ビットＸ［３：０］が３であるアドレスＸについても同様に、該アドレスＸに対応する列の要素の値は、順に、１９１、１８４、２３８、１３３、１７２、・・・、２１４であり、いずれも、ディザテーブル４４の要素のうち値が大きい方の半数に属している。
【0163】
このように決められたディザテーブル４４を用いてディザ処理を行った場合、下位４ビットＸ［３：０］が４ｉ、４ｉ＋１であるアドレスＸに対応する画素列の画素１１の副画素１４の多くが「消灯」し、下位４ビットＸ［３：０］が４ｉ＋２、４ｉ＋３であるアドレスＸに対応する画素列の画素１１の副画素１４の多くが「点灯」する。したがって、ソース線１３を最低階調に対応する電圧から最高階調に対応する電圧に駆動し、又は、最低階調に対応する電圧から最高階調に対応する電圧に駆動する回数が少なくなり、消費電力を低減することができる。加えて、カラム反転駆動が行われる場合でも、「点灯」する副画素１４のうち正極性の駆動電圧で駆動される副画素１４と負極性の駆動電圧で駆動される副画素１４の数は概ね同じである。したがって、カラム反転駆動が行われる場合でも、液晶表示パネル３のソース線１３の平均の電位が液晶表示パネル３の対向電極の電位（共通電位）から大きくずれる事態が生じにくい。
【0164】
なお、ディザテーブル４４の各要素の値は、下位４ビットＸ［３：０］が４ｉ、４ｉ＋１であるアドレスＸに対応するディザテーブル４４の列の全ての要素がディザテーブル４４の要素のうち値が大きい方の半数に属しており、下位４ビットＸ［３：０］が４ｉ＋２、４ｉ＋３であるアドレスＸに対応するディザテーブル４４の列の全ての要素が、小さい方の半数に属しているように決定されてもよい。
【0165】
図２６は、図９の構成の８色処理回路部２３ｂが用いられる場合に好適なディザテーブル４４Ａの内容を示す図である。ディザ値ＤＤＩＴＨＥＲのビット数は８であり、ディザテーブル４４Ａの２５６個の要素は、それぞれが０以上２５５以下の値をとる。ただし、ディザテーブル４４Ａの要素の値の度数分布は、ガンマ値γが２．２であるようなガンマ補正に対応するディザ処理を行うように決定されている。
【0166】
図２６に図示されているディザテーブル４４Ａでは、下位４ビットＸ［３：０］が４ｉ、４ｉ＋１（ｉは、０以上４以下の整数）であるアドレスＸに対応するディザテーブル４４Ａの列の要素は、いずれも、ディザテーブル４４Ａの要素のうち値が小さい方の半数に属している。また、下位４ビットＸ［３：０］が４ｉ＋２、４ｉ＋３であるアドレスＸに対応するディザテーブル４４の列の要素は、いずれも、ディザテーブル４４の要素のうち値が大きい方の半数に属している。なお、図２６に図示されているディザテーブル４４Ａは、図１０に図示されているディザテーブル４４Ａの要素を並び替えることで得ることができる。
【0167】
このように決められたディザテーブル４４Ａを用いてディザ処理を行っても、消費電力を低減すると共に、カラム反転駆動が行われる場合でも液晶表示パネル３のソース線１３の平均の電位が液晶表示パネル３の対向電極の電位（共通電位）から大きくずれる事態を生じにくくすることができる。
【0168】
なお、ディザテーブル４４Ａの各要素の値は、下位４ビットＸ［３：０］が４ｉ、４ｉ＋１であるアドレスＸに対応するディザテーブル４４Ａの列の全ての要素がディザテーブル４４Ａの要素のうち値が大きい方の半数に属しており、下位４ビットＸ［３：０］が４ｉ＋２、４ｉ＋３であるアドレスＸに対応するディザテーブル４４Ａの列の全ての要素が、小さい方の半数に属しているように決定されてもよい。
【0169】
なお、図１１、図１２、図１３に図示されている８色処理回路部２３ｃ、２３ｄ、２３ｅについても、ディザテーブル４４Ａ−１〜４４Ａ−Ｍ、４４Ｒ、４４Ｇ、４４Ｂの要素の値を同様に決めることで、消費電力を低減すると共に、カラム反転駆動が行われる場合でも液晶表示パネル３のソース線１３の平均の電位が液晶表示パネル３の対向電極の電位（共通電位）から大きくずれる事態を生じにくくすることができる。
【0170】
図２７は、図１４の構成の８色処理回路部２３ｆが用いられる場合に好適なディザテーブル４４Ｃの内容を示す図である。ディザ値ＤＤＩＴＨＥＲのビット数は８であり、ディザテーブル４４Ｃの２５６個の要素は、それぞれが０以上２５５以下の値をとる。ただし、ディザテーブル４４Ｃの要素の値の度数分布は、図１５に図示されている関数ｆ（ｐ）によるコントラスト補正に対応するディザ処理を行うように決められている。
【0171】
図２７に図示されているディザテーブル４４Ｃでは、下位４ビットＸ［３：０］が４ｉ、４ｉ＋１（ｉは、０以上４以下の整数）であるアドレスＸに対応するディザテーブル４４Ｃの列の要素は、いずれも、ディザテーブル４４Ｃの要素のうち値が小さい方の半数に属している。また、下位４ビットＸ［３：０］が４ｉ＋２、４ｉ＋３であるアドレスＸに対応するディザテーブル４４の列の要素は、いずれも、ディザテーブル４４Ｃの要素のうち値が大きい方の半数に属している。なお、図２６に図示されているディザテーブル４４Ｃは、図１６に図示されているディザテーブル４４Ｃの要素を並び替えることで得ることができる。
【0172】
このように決められたディザテーブル４４Ｃを用いてディザ処理を行った場合、下位４ビットＸ［３：０］が４ｉ、４ｉ＋１であるアドレスＸに対応する画素列の画素１１の副画素１４の多くが「消灯」し、下位４ビットＸ［３：０］が４ｉ＋２、４ｉ＋３であるアドレスＸに対応する画素列の画素１１の副画素１４の多くが「点灯」する。したがって、ソース線１３を最低階調に対応する電圧から最高階調に対応する電圧に駆動し、又は、最低階調に対応する電圧から最高階調に対応する電圧に駆動する回数が少なくなり、消費電力を低減することができる。加えて、カラム反転駆動が行われる場合でも、「点灯」する副画素１４のうち正極性の駆動電圧で駆動される副画素１４と負極性の駆動電圧で駆動される副画素１４の数は概ね同じである。したがって、カラム反転駆動が行われる場合でも、液晶表示パネル３のソース線１３の平均の電位が液晶表示パネル３の対向電極の電位（共通電位）から大きくずれる事態が生じにくい。
【0173】
なお、ディザテーブル４４Ｃの各要素の値は、下位４ビットＸ［３：０］が４ｉ、４ｉ＋１であるアドレスＸに対応するディザテーブル４４Ｃの列の全ての要素がディザテーブル４４Ｃの要素のうち値が大きい方の半数に属しており、下位４ビットＸ［３：０］が４ｉ＋２、４ｉ＋３であるアドレスＸに対応するディザテーブル４４Ｃの列の全ての要素が、ディザテーブル４４の要素のうち値が小さい方の半数に属しているように決定されてもよい。
【0174】
また、図１７、図１８に図示されている８色処理回路部２３ｇ、２３ｈについても、ディザテーブル４４Ｃ−１〜４４Ｃ−Ｍの要素の値を同様に決めることで、消費電力を低減すると共に、カラム反転駆動が行われる場合でも液晶表示パネル３のソース線１３の平均の電位が液晶表示パネル３の対向電極の電位（共通電位）から大きくずれる事態を生じにくくすることができる。
【0175】
なお、第３の実施形態と同様に、消費電力を低減するという目的を考えると、第４の実施形態においてガンマ補正を行うことは必須ではないことに留意されたい。例えば、図６に図示されている構成から輝度演算部４１Ｒ、４１Ｇ、４１Ｂを取り除いても、ディザ処理部４３Ｒ、４３Ｇ、４３Ｂによってディザ処理を行うことで、ある程度は良好な画質を得ることができる。この場合でも、全ての要素がディザテーブルの要素のうち値が小さい方の半数に属している２列と、全ての要素がディザテーブルの要素のうち値が大きい方の半数に属している２列とが交互に繰り返されて構成されたディザテーブルを用いることで、消費電力を低減すると共に、カラム反転駆動が行われる場合でも、液晶表示パネル３のソース線１３の平均の電位が液晶表示パネル３の対向電極の電位（共通電位）から大きくずれる事態が生じにくくすることができる。
【0176】
以上には、本発明の実施形態が具体的に記述されているが、本発明は、上記の実施形態に限定されると解釈してはならない。本発明が様々な変更と共に実施され得ることは、当業者には自明的であろう。また、上記の実施形態は、技術的な矛盾がない限り、組み合わせて実施され得ることに留意されたい。
【符号の説明】
【0177】
１ ：表示装置２ ：処理装置
３ ：液晶表示パネル
４ ：コントローラドライバ
５ ：バックライト
６ ：バックライト制御ＩＣ
７ ：表示領域
８ ：ゲート線駆動回路
１１ ：画素
１２ ：ゲート線
１３ ：ソース線
１４ ：副画素
１４Ｂ ：Ｂ副画素
１４Ｇ ：Ｇ副画素
１４Ｒ ：Ｒ副画素
２１ ：命令制御回路
２２ ：画像メモリ
２３ ：画像処理回路
２３ａ〜２３ｈ：８色処理回路部
２４ ：ソース線駆動回路
２４ａ ：表示ラッチ部
２４ｂ ：ＤＡ変換部
２５ ：階調電圧発生回路
２６ ：パネルインタフェース回路
２７ ：タイミング制御回路
３１ ：階調基準電圧生成回路
３２ ：正側ガンマアンプ
３３ ：負側ガンマアンプ
３４ ：正側ラダー抵抗
３５ ：負側ラダー抵抗
３６ ：制御回路
４１Ｒ、４１Ｇ、４１Ｂ：輝度演算部
４２、４２Ａ〜４２Ｆ：ディザ値供給部
４３Ｒ、４３Ｇ、４３Ｂ：ディザ処理部
４４、４４Ａ、４４Ｃ：ディザテーブル
４４Ｒ ：Ｒディザテーブル
４４Ｇ ：Ｇディザテーブル
４４Ｂ ：Ｂディザテーブル
４５Ｒ、４５Ｇ、４５Ｂ：加算器
４６Ｒ、４６Ｇ、４６Ｂ：２値化回路