特開2017-157701(P2017-157701A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ イビデン株式会社の特許一覧
<>
  • 特開2017157701-プリント配線板 図000003
  • 特開2017157701-プリント配線板 図000004
  • 特開2017157701-プリント配線板 図000005
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2017-157701(P2017-157701A)
(43)【公開日】2017年9月7日
(54)【発明の名称】プリント配線板
(51)【国際特許分類】
   H05K 3/34 20060101AFI20170810BHJP
   H05K 1/18 20060101ALI20170810BHJP
   H05K 3/28 20060101ALI20170810BHJP
【FI】
   H05K3/34 502E
   H05K1/18 J
   H05K1/18 S
   H05K3/28 B
【審査請求】未請求
【請求項の数】3
【出願形態】OL
【全頁数】7
(21)【出願番号】特願2016-39960(P2016-39960)
(22)【出願日】2016年3月2日
(71)【出願人】
【識別番号】000000158
【氏名又は名称】イビデン株式会社
(74)【代理人】
【識別番号】100095795
【弁理士】
【氏名又は名称】田下 明人
(72)【発明者】
【氏名】黒田 展久
【テーマコード(参考)】
5E314
5E319
5E336
【Fターム(参考)】
5E314AA24
5E314BB06
5E314BB07
5E314BB12
5E314CC01
5E314CC15
5E314EE01
5E314EE03
5E314FF01
5E314GG17
5E314GG26
5E319AA03
5E319AA08
5E319AB05
5E319AC01
5E319AC20
5E319CC22
5E319GG01
5E319GG20
5E336AA04
5E336AA14
5E336AA16
5E336BB02
5E336BB03
5E336BC32
5E336CC34
5E336CC44
5E336EE01
5E336GG11
5E336GG30
(57)【要約】
【課題】 接続信頼性の高いプリント配線板の提供
【解決手段】 実施形態の回路基板10は、上側の実装面と下側の実装面とを有する。そして、上側の実装面は第1電子部品を実装するための上側のパッドを有し、下側の実装面はマザーボードと接続するための第1パッドと第2電子部品を実装するための第2パッドとを有する。下側の実装面下に下側の第1ソルダーレジスト層と下側の第1ソルダーレジスト層下の下側の第2ソルダーレジスト層が形成されている。下側の第2ソルダーレジスト層は全ての第2パッドを露出する第2開口部と第1パッドを個々に露出する第3開口部を有する。第2電子部品は第2開口部内に収容される。
【選択図】 図1
【特許請求の範囲】
【請求項1】
第1電子部品を実装するための上側のパッドを有する上側の実装面と、
マザーボードと接続するための第1パッドと第2電子部品を実装するための第2パッドとを含む下側のパッドを有すると共に、前記第上側の実装面と反対側に位置する下側の実装面と、
前記下側の実装面下に形成され、前記下側のパッドを個々に露出する第1開口部を有する下側の第1ソルダーレジスト層と、
前記下側の第1ソルダーレジスト層下に形成され、前記第2パッドを一括に露出する第2開口部と前記第1パッドを個々に露出する第3開口部を有する下側の第2ソルダーレジスト層と、を有するプリント配線板であって、
前記第1開口部は前記下側の第1ソルダーレジスト層と前記下側の第2ソルダーレジスト層との間の界面に第2開口を有し、前記第3開口部は前記下側の第1ソルダーレジスト層と前記下側の第2ソルダーレジスト層との間の界面に第3開口を有し、前記第3開口の大きさは前記第2開口の大きさより大きく、前記第3開口は前記第1開口部の周りの前記下側の第1ソルダーレジスト層を露出している。
【請求項2】
請求項1のプリント配線板であって、さらに、前記上側の実装面上に形成され、前記上側のパッドを個々に露出する開口を有する上側のソルダーレジスト層を有し、前記下側の第1ソルダーレジスト層の厚みと前記下側の第2ソルダーレジスト層の厚みとの和は前記上側のソルダーレジスト層の厚みより厚い。
【請求項3】
請求項1のプリント配線板であって、前記下側の第1ソルダーレジスト層は、前記第1パッドと前記第2パッドとの間に前記下側の実装面を露出する溝を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子部品を実装するためのパッドを両面に有するプリント配線板に関する。
【背景技術】
【0002】
特許文献1はダムを有するプリント配線板の製造方法を開示している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2013−131714号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
[特許文献1の課題]
特許文献1の図1によれば、特許文献1は基板の表面に熱硬化性樹脂組成物からなる層と光硬化性樹脂組成物からなる層で形成されている樹脂絶縁層を形成している。そして、特許文献1の図2によれば、特許文献1は、光硬化性樹脂組成物からなる層にダムを形成し、樹脂絶縁層を貫通する開口部を形成している。開口部により、部品実装部が露出されている。それから、特許文献1は、開口部にはんだボールを形成している。特許文献1の図2(B)によれば、熱硬化性樹脂組成物からなる層に形成されている開口部の径と光硬化性樹脂組成物からなる層に形成されている開口部の径は同じと思われる。そのため、半田ボールが開口部から露出する部品実装部に到達することは難しいと考えられる。
【課題を解決するための手段】
【0005】
本発明は、第1電子部品を実装するための上側のパッドを有する上側の実装面と、マザーボードと接続するための第1パッドと第2電子部品を実装するための第2パッドとを含む下側のパッドを有すると共に、前記第上側の実装面と反対側に位置する下側の実装面と、前記下側の実装面下に形成され、前記下側のパッドを個々に露出する第1開口部を有する下側の第1ソルダーレジスト層と、前記下側の第1ソルダーレジスト層下に形成され、前記第2パッドを一括に露出する第2開口部と前記第1パッドを個々に露出する第3開口部を有する下側の第2ソルダーレジスト層と、を有する。そして、前記第1開口部は前記下側の第1ソルダーレジスト層と前記下側の第2ソルダーレジスト層との間の界面に第2開口を有し、前記第3開口部は前記下側の第1ソルダーレジスト層と前記下側の第2ソルダーレジスト層との間の界面に第3開口を有し、前記第3開口の大きさは前記第2開口の大きさより大きく、前記第3開口は前記第1開口部の周りの前記下側の第1ソルダーレジスト層を露出している。
【0006】
本発明の実施形態によれば、第2電子部品とプリント配線板との間の接続信頼性やプリント配線板とマザーボードとの間の接続信頼性を高くすることができる。
【図面の簡単な説明】
【0007】
図1図1(A)は、実施形態のプリント配線板の断面を示し、図1(B)はプリント配線板の応用例の断面を示し、図1(C)は下側の第2ソルダーレジスト層と下側の第1ソルダーレジスト層と下側のパッドを示す平面図である。
図2図2(A)と図2(B)、図2(C)、図2(D)は実施形態に係るプリント配線板の製造方法を示し、図2(E)は溝を有する下側の第1ソルダーレジスト層を示す。
図3図3(A)と図3(B)、図3(C)は上側のソルダーレジスト層と下側のソルダーレジスト層を形成する方法の例を示し、図3(D)と図3(E)は第1開口部と第3開口部を説明するための図である。
【発明を実施するための形態】
【0008】
図1(A)は、実施形態のプリント配線板10の断面を示し、図1(B)はプリント配線板10とプリント配線板10に実装されている半導体素子90、92とからなる応用例100の断面を示す。図1(A)に示されるように、プリント配線板10は、回路基板30を有する。回路基板30は上側の実装面Fと上側の実装面Fと反対側の下側の実装面Sとを有する。上側の実装面Fは第1電子部品90を実装するための上側のパッド73Fを有する。複数の上側のパッド73Fが上側の実装面Fの中央領域に形成されている。
下側の実装面Sはマザーボードと接続するための第1パッド73Spと第2電子部品92を実装するための第2パッド73Scを有する。複数の第1パッド73Spと複数の第2パッド73Scで複数の下側のパッド73Sが形成される。下側のパッド73Sは下側の実装面Sのほとんど全領域に形成されている。複数の第2パッド73Scは所定の領域に集中して形成されている。
上側のパッド73Fと下側のパッド73Sは図示されていない回路基板30内の配線で接続されている。
【0009】
上側の実装面F上に上側のパッド73Fを露出する開口71Fを有する上側のソルダーレジスト層70Fが形成されている。開口71Fは上側のパッド73Fを個々に露出する。上側のパッド73F上に上側の半田バンプ76Fが形成されている。半田バンプ76Fを介しプリント配線板10に第1電子部品90が搭載される(図1(B))。図1(B)に示されるように、第1電子部品90と上側の実装面Fとの間にアンダーフィル96が形成されている。
【0010】
下側の実装面Sの下にマザーボードと接続するための第1パッド73Spと第2電子部品を実装するための第2パッド73Scとを含む下側のパッド73Sが形成されている。そして、下側の実装面Sと下側のパッド73Sの下に下側のパッド73Sを露出する第1開口部71Sを有する下側の第1ソルダーレジスト層70Sfが形成されている。第1開口部71Sは下側のパッド73Sを個々に露出している。下側のパッド73Sが第3電子部品を実装するための第3パッドを有すると、下側の第1ソルダーレジスト層70Sfは第3パッドを個々に露出する第1開口部71Sを有する。
下側の第1ソルダーレジスト層70Sfの下に下側の第2ソルダーレジスト層70Ssが形成されている。下側の第2ソルダーレジスト層70Ssは第2パッド73Scを露出する第2開口部81S2と第1パッド73Spを露出する第3開口部81S3を有する。第2開口部81S2は全ての第2パッド73Scを露出している。一つの第2開口部81S2で全ての第2パッド73Scが露出されている。第3開口部81S3は複数存在し、第3開口部81S3は個々に第1パッド73Spを露出している。下側のパッド73Sが第3電子部品を実装するための第3パッドを有すると、下側の第2ソルダーレジスト層70Ssは全ての第3パッドを露出する1つの第4開口部を有する。
第1パッド73Sp下にマザーボードと接続するための第1半田バンプ76Spと第2電子部品92を搭載するための第2半田バンプ76Scが形成される。
【0011】
図1(C)は図1(A)のプリント配線板10を下側の第2ソルダーレジスト層70Ssの下から観察することで得られるプリント配線板10の平面図である。図1(A)は、図1(C)のX1とX1との間のプリント配線板10の断面図である。
図1(C)に示されるように、第2パッド73Scは所定のエリア80内に集中して形成されている。図1(C)内の点線はエリア80の外周を示している。そして、エリア80内に下側の第2ソルダーレジスト層70Ssは形成されていない。エリア80のサイズは第2電子部品のサイズより大きい。エリア80のサイズSZ1と第2電子部品のサイズSZ2との比SZ1/SZ2は1.03以上、1.1である。第2パッド73Sc下に第2電子部品が実装されても、第2電子部品は第2開口部81S2内に収容される。応用例の厚みを薄くすることができる。
全ての第2パッド73Scを含むエリア80の外に下側の第2ソルダーレジスト層70Ssが形成されている。下側の第1ソルダーレジスト層70Sfと第2電子部品との間にアンダーフィル94が形成されても、下側の第2ソルダーレジスト層70Ssがダムとして機能する。第1パッド73Spがアンダーフィル94で汚れがたい。
【0012】
下側の第1ソルダーレジスト層70Sfと下側の第2ソルダーレジスト層70Ssは同一の材料で形成されている。下側の第1ソルダーレジスト層70Sfと下側の第2ソルダーレジスト層70Ssとからなる下側のソルダーレジスト層70Sの厚みtsは、上側のソルダーレジスト層70Fの厚みtfより厚い。
【0013】
図3(D)は下側の第1ソルダーレジスト層70Sfと下側の第2ソルダーレジスト層70Ssを拡大して示している。図3(D)に第1開口部71Sと第3開口部81S3が示されている。下側の第1ソルダーレジスト層70Sfと下側の第2ソルダーレジスト層70Ssとの間に下側の第1ソルダーレジスト層70Sfは下面S1を有し、下側の第2ソルダーレジスト層70Ssは上面S2を有する。下側の第2ソルダーレジスト層70Ssは上面S2と反対側の下面S3を有する。図3(E)は第1開口部71Sの径と第3開口部81S3の径を説明するための図である。第1開口部71Sは、下面S1から下側のパッド73Sに向かってテーパーしている。第1開口部71Sは下側のパッド73S上に径d4を有する。第1開口部71Sは下側の第1ソルダーレジスト層70Sfの下面S1に径d3を有する。径d4は、径d3より小さい。
第3開口部81S3は下面S3から上面S2に向かってテーパーしている。第3開口部81S3は上面S2に径d2を有し、下面S3に径d1を有する。径d2は径d1より小さい。
径d2は径d3より大きい。第3開口部81S3により、第1開口部71Sの周りの下側の第1ソルダーレジスト層70Sfの下面S1は露出されている。第3開口部81S3と第1開口部71Sとの間に必ず第1ソルダーレジスト層70Sfの下面S1が存在している。その部分はステップ82と称される。図1(C)に示されるように、ステップ82の形状は、リングであり、リングの内径は径d3であり、外径は径d2である。
実施形態のプリント配線板10では、下側のソルダーレジスト層70Sが下側の第1ソルダーレジスト層70Sfと下側の第2ソルダーレジスト層70Ssで形成されている。そのため、下側のソルダーレジスト層70Sの厚みが厚くなりやすい。しかしながら、プリント配線板10はステップ82を有するため、第1半田バンプ76Spが第1パッド73Spと接しやすい。第1パッド73Sp上に半田バンプ76Spを容易に形成することができる。
半田バンプ76Spを介する接続信頼性を高くすることができる。
【0014】
[実施形態の製造方法]
図2は実施形態のプリント配線板10の製造方法を示す。
【0015】
上面USと上面と反対側の下面LSを有する絶縁層301が準備される。絶縁層301の上面US上に上側のパッド73Fが形成される。絶縁層301の下面LS下に下側のパッド73Sが形成される。絶縁層301に上側のパッド73Fと下側のパッド73Sを接続するビア導体が形成される。ビア導体は図に示されていない。上側の実装面Fと上側の実装面Fと反対側の下側の実装面Sとを有する中間基板302が得られる。上側の実装面Fは上側のパッド73Fを有し、下側の実装面Sは下側のパッド73Sを有する。上側の実装面F上に上側のソルダーレジスト層70Fを形成するための組成物70Fiが形成され、下側の実装面S下に下側の第1ソルダーレジスト層70Sfを形成するための組成物70Siが形成される(図2(A))。組成物70Fiと組成物70Siは光で硬化する。あるいは、組成物70Fiと組成物70Siは熱で硬化する。実施形態では、写真技術により、上側のソルダーレジスト層70Fと下側の第1ソルダーレジスト層70Sfが形成される(図2(B))。
【0016】
下側の第1ソルダーレジスト層70Sf下に下側の第2ソルダーレジスト層70Ssを形成するための組成物70Ssiが形成される(図2(C))。組成物70Ssiは光で硬化する。あるいは、組成物70Ssiは熱で硬化する。実施形態では、写真技術により、下側の第1ソルダーレジスト層70Sf下に下側の第2ソルダーレジスト層70Ssが形成される(図2(D))。回路基板30が完成する。
【0017】
各パッド73F、73S上に半田ボールが搭載される。ステップ82が存在するので、パッド73Sと半田ボールが接しやすい。リフローにより各パッド73F、73S上に半田バンプ76F、76Sc、76Spが形成される。半田バンプ76Fに第1電子部品90が実装され、半田バンプ76Scに第2電子部品92が実装される(図1(B))。
【0018】
上側のソルダーレジスト層70Fの開口71Fと下側の第1ソルダーレジスト層70Sfの第1開口部71Sと下側の第2ソルダーレジスト層70Ssの第2開口部81S2と第3開口部81S3を同時に形成することができる。その例が以下に示される。
下側の実装面S下に下側の第1ソルダーレジスト層70Sfを形成するための組成物70Siが形成される(図3(A))。この時、上側の実装面F上に組成物70Fiは形成されない。第1開口部71Sを形成するための露光処理が組成物70Siに行われる。しかしながら、現像は行われない。下側の実装面S下に下側の第1ソルダーレジスト層70Sfが形成される。第1開口部71Sは形成されない。第1開口部71Sは組成物70Siで充填されている。その後、図3(B)に示されるように、上側の実装面F上に上側のソルダーレジスト層70Fを形成するための組成物70Fiが形成される。下側の第1ソルダーレジスト層70Sf下に下側の第2ソルダーレジスト層70Ssを形成するための組成物70Ssiが形成される。開口71Fを形成するための露光処理が組成物70Fiに行われる。第2開口部81S2と第3開口部81S3を形成するための露光処理が組成物70Ssiに行われる。それから、現像が行われる。図3(C)に示されるように、上側のソルダーレジスト層70Fの開口71Fと下側の第1ソルダーレジスト層70Sfの第1開口部71Sと下側の第2ソルダーレジスト層70Ssの第2開口部81S2と下側の第2ソルダーレジスト層70Ssの第3開口部81S3が同時に形成される。上側のソルダーレジスト層70Fと下側のソルダーレジスト層70Sが形成される。
【0019】
図2(E)はプリント配線板10の拡大図であり、第1パッド73Spと第2パッド73Scと下側の第1ソルダーレジスト層70Sfとの下側の第2ソルダーレジスト層70Ssを示す。
図2(E)に示されるように、実施形態のプリント配線板の下側の第1ソルダーレジスト層70Sfは、第1パッド73Spと第2パッド73Scとの間に下側の実装面Sを露出する溝99を有してもよい。溝99は全ての第2パッド73Scを囲むことができる。溝99は下側の第1ソルダーレジスト層70Sfと下側の第2ソルダーレジスト層70Ssを貫通することができる。第1パッド73Spがアンダーフィル94で汚染され難い。
【符号の説明】
【0020】
10 プリント配線板
30 回路基板
70F 上側のソルダーレジスト層
70S 下側のソルダーレジスト層
70Sf 下側の第1ソルダーレジスト層
70Ss 下側の第2ソルダーレジスト層
71F 開口
71S 第1開口部
73Sp 第1パッド
73Sc 第2パッド
76Sp 第1半田バンプ
76Sc 第2半田バンプ
80 エリア
81S2 第2開口部
81S3 第3開口部
82 ステップ
図1
図2
図3