特開2017-157792(P2017-157792A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ イビデン株式会社の特許一覧
<>
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000003
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000004
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000005
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000006
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000007
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000008
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000009
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000010
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000011
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000012
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000013
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000014
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000015
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000016
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000017
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000018
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000019
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000020
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000021
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000022
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000023
  • 特開2017157792-電子部品内蔵基板及びその製造方法 図000024
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2017-157792(P2017-157792A)
(43)【公開日】2017年9月7日
(54)【発明の名称】電子部品内蔵基板及びその製造方法
(51)【国際特許分類】
   H05K 3/46 20060101AFI20170810BHJP
   H01L 23/12 20060101ALI20170810BHJP
   H01L 25/00 20060101ALI20170810BHJP
【FI】
   H05K3/46 Q
   H05K3/46 B
   H05K3/46 N
   H01L23/12 B
   H01L23/12 N
   H01L25/00 B
【審査請求】未請求
【請求項の数】10
【出願形態】OL
【全頁数】20
(21)【出願番号】特願2016-42435(P2016-42435)
(22)【出願日】2016年3月4日
(71)【出願人】
【識別番号】000000158
【氏名又は名称】イビデン株式会社
(74)【代理人】
【識別番号】100112472
【弁理士】
【氏名又は名称】松浦 弘
(74)【代理人】
【識別番号】100188226
【弁理士】
【氏名又は名称】池田 俊達
(74)【代理人】
【識別番号】100202223
【弁理士】
【氏名又は名称】軸見 可奈子
(72)【発明者】
【氏名】真野 靖彦
(72)【発明者】
【氏名】渡辺 裕之
【テーマコード(参考)】
5E316
【Fターム(参考)】
5E316AA06
5E316AA43
5E316CC04
5E316CC05
5E316CC08
5E316CC32
5E316DD02
5E316DD12
5E316DD23
5E316DD24
5E316DD32
5E316DD33
5E316EE31
5E316FF07
5E316FF13
5E316FF14
5E316GG15
5E316GG17
5E316GG28
5E316HH11
5E316HH21
5E316HH40
5E316JJ12
5E316JJ13
5E316JJ26
5E316JJ28
5E316JJ29
(57)【要約】
【課題】内蔵する電子部品の数を増やしつつ、剛性の低下を抑制することが可能な電子部品内蔵基板及びその製造方法の提供を目的とする。
【解決手段】本発明に係る電子部品内蔵基板10は、開口52Aに電子部品としてのキャパシタ17を収容する第1のコア層50と、第1のコア層50の表側に配置される第2のコア層60と、第2のコア層60の表側に配置されると共に、開口72Aに電子部品としてのインダクタ18を収容する第3のコア層70と、複数の導体層22と複数の層間樹脂絶縁層21とからなり、第1のコア層50の裏側と第3のコア層70の表側のそれぞれに配置される外側のビルドアップ部20と、を有し、第2のコア層60は、第1のコア層50と第3のコア層70の何れのコア層よりも剛性が高い。
【選択図】図2
【特許請求の範囲】
【請求項1】
開口を備え且つその開口に電子部品を収容する第1のコア層と、
前記第1のコア層の表側に配置される第2のコア層と、
前記第2のコア層の表側に配置されると共に、開口を備え且つその開口に電子部品を収容する第3のコア層と、
複数の導体層と複数の層間樹脂絶縁層とからなり、前記第1のコア層の裏側と前記第3のコア層の表側のそれぞれに配置される外側のビルドアップ部と、を有し、
前記第2のコア層は、前記第1のコア層と前記第3のコア層の何れのコア層よりも剛性が高い電子部品内蔵基板。
【請求項2】
請求項1に記載の電子部品内蔵基板であって、
前記第2のコア層の厚みは、前記第1のコア層の厚みと前記第3のコア層の厚みのそれぞれに対して1.5倍以上である。
【請求項3】
請求項1又は2に記載の電子部品内蔵基板であって、
導体層と層間樹脂絶縁層とからなり、前記第1のコア層の表裏の両面上と前記第3のコア層の表裏の両面上とに形成されて、前記第1のコア層の裏側に配置される前記外側のビルドアップ部と前記第1のコア層との間、前記第1のコア層と前記第2のコア層との間、前記第2のコア層と前記第3のコア層との間、前記第3のコア層の表側に配置される前記外側のビルドアップ部と前記第3のコア層との間のそれぞれに配置される内側のビルドアップ部をさらに有する。
【請求項4】
請求項3に記載の電子部品内蔵基板であって、
前記第1のコア層の裏側に配置される前記外側のビルドアップ部と前記第1のコア層との間の前記内側のビルドアップ部に含まれる前記層間樹脂絶縁層には、前記第1のコア層の開口に収容された電子部品の電極に接続されるビア導体が形成され、
前記第3のコア層の表側に配置される前記外側のビルドアップ部と前記第3のコア層との間の前記内側のビルドアップ部に含まれる前記層間樹脂絶縁層には、前記第3のコア層の開口に収容された電子部品の電極に接続されるビア導体が形成されている。
【請求項5】
請求項4に記載の電子部品内蔵基板であって、
前記第1のコア層と前記第2のコア層との間の前記内側のビルドアップ部に含まれる前記層間樹脂絶縁層には、前記第1のコア層の開口に収容された電子部品の電極に接続されるビア導体が形成され、
前記第2のコア層と前記3のコア層との間の前記内側のビルドアップ部に含まれる前記層間樹脂絶縁層には、前記第3のコア層の開口に収容された電子部品の電極に接続されるビア導体が形成されている。
【請求項6】
請求項3乃至5のうち何れか1の請求項に記載の電子部品内蔵基板であって、
前記内側のビルドアップ部に含まれる前記層間樹脂絶縁層には、熱硬化性樹脂と無機フィラーとが含まれる。
【請求項7】
請求項1乃至6のうち何れか1の請求項に記載の電子部品内蔵基板であって、
前記第1のコア層と前記第2のコア層とは、接着層を介して接着され、
前記第2のコア層と前記第3のコア層とは、接着層を介して接着されている。
【請求項8】
請求項7に記載の電子部品内蔵基板であって、
前記接着層には、心材と樹脂とが含まれる。
【請求項9】
請求項1乃至8のうち何れか1の請求項に記載の電子部品内蔵基板であって、
前記外側のビルドアップ部に含まれる前記層間樹脂絶縁層には、熱硬化性樹脂と無機フィラーとが含まれる。
【請求項10】
開口を備え且つその開口に電子部品を収容する第1のコア層と、前記第1のコア層の表裏の両面に配置される導体層及び層間樹脂絶縁層と、前記層間樹脂絶縁層に形成され且つ前記第1のコア層の開口に収容された電子部品の電極に接続されるビア導体と、を含む第1中間基材を準備することと、
前記第2のコア層を含む第2中間基材を準備することと、
開口を備え且つその開口に電子部品を収容する第3のコア層と、前記第1のコア層の表裏の両面に配置される導体層及び層間樹脂絶縁層と、前記層間樹脂絶縁層に形成され且つ前記第3のコア層の開口に収容された電子部品の電極に接続されるビア導体と、を含む第3中間基材を準備することと、
前記第1中間基材と前記第2中間基材との間、及び、前記第2中間基材と前記第3中間基材との間に、接着層を介在させて、前記第1中間基材と前記第2中間基材と前記第3中間基材とを積層一体化することと、
前記第1中間基材の外側と前記第3中間基材の外側とに、複数の導体層と複数の層間樹脂絶縁層とを含むビルドアップ部を形成することと、を含む電子部品内蔵基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子部品内蔵基板及びその製造方法に関する。
【背景技術】
【0002】
従来、この種の電子部品内蔵基板として、コア基板を貫通する開口に電子部品が収容されるものが知られている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2015−2196号公報(段落[0014]〜[0015]、図1
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述した従来の電子部品内蔵基板では、内蔵する電子部品の数を増やすために、コア基板を貫通する開口の数を増やすと、電子部品内蔵基板の剛性が低下するという問題が考えられる。
【0005】
本発明は、上記事情に鑑みてなされたもので、内蔵する電子部品の数を増やしつつ、剛性の低下を抑制することが可能な電子部品内蔵基板及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するためなされた請求項1に係る発明は、開口を備え且つその開口に電子部品を収容する第1のコア層と、前記第1のコア層の表側に配置される第2のコア層と、前記第2のコア層の表側に配置されると共に、開口を備え且つその開口に電子部品を収容する第3のコア層と、複数の導体層と複数の層間樹脂絶縁層とからなり、前記第1のコア層の裏側と前記第3のコア層の表側のそれぞれに配置される外側のビルドアップ部と、を有し、前記第2のコア層は、前記第1のコア層と前記第3のコア層の何れのコア層よりも剛性が高い電子部品内蔵基板である。
【図面の簡単な説明】
【0007】
図1】電子部品内蔵基板の(A)使用状態を説明する図、(B)断面図
図2】電子部品内蔵基板の一部を拡大した断面図
図3】キャパシタ部品の(A)斜視図、(B)断面図
図4】インダクタ部品の(A)断面図、(B)平面図、(C)側面図
図5】(A)第1中間基材の断面図、(B)第2中間基材の断面図、(C)第3中間基材の断面図
図6】第1中間基材の製造工程を示す図
図7】第1中間基材の製造工程を示す図
図8】第1中間基材の製造工程を示す図
図9】第2中間基材の製造工程を示す図
図10】第3中間基材の製造工程を示す図
図11】第3中間基材の製造工程を示す図
図12】第3中間基材の製造工程を示す図
図13】電子部品内蔵基板の製造工程を示す図
図14】電子部品内蔵基板の製造工程を示す図
図15】電子部品内蔵基板の製造工程を示す図
図16】電子部品内蔵基板の製造工程を示す図
図17】電子部品内蔵基板の製造工程を示す図
図18】電子部品内蔵基板の製造工程を示す図
図19】電子部品内蔵基板の製造工程を示す図
図20】電子部品内蔵基板の製造工程を示す図
図21】電子部品内蔵基板の製造工程を示す図
図22】電子部品内蔵基板の製造工程を示す図
【発明を実施するための形態】
【0008】
以下、本実施形態を、図1図22に基づいて説明する。図1(A)に示すように、本実施形態の電子部品内蔵基板10は、例えば、半導体部品に用いられ、電子部品内蔵基板10上には、半導体素子101(例えば、LSI)や半導体素子101を駆動するための電源素子100(例えば、DC−DCコンバータ)といった電子部品が実装される。図1(B)に示すように、電子部品内蔵基板10は、コア基板11の表側(図1(B)の上側)と裏側(図1(B)の下側)のそれぞれに、外側のビルドアップ部20を有する構造になっている。
【0009】
「ビルドアップ基板用の絶縁フィルム」に一括変換
図1(B)に示すように、外側のビルドアップ部20は、複数の層間樹脂絶縁層21と複数の導体層22とが交互に積層されてなる。隣り合う導体層22,22同士は、層間樹脂絶縁層21に形成されたビア導体23により接続されている。層間樹脂絶縁層21は、例えば、ビルドアップ基板用の絶縁フィルム(熱硬化性絶縁樹脂に補強材としての無機フィラーを30〜70重量%含有してなるフィルム)で構成されている。
【0010】
外側のビルドアップ部20のうち最も外側(即ち、コア基板11から最も離れた側)に配置される最外の導体層22A上には、ソルダーレジスト層25が積層されている。ソルダーレジスト層25には、開口25Aが形成されていて、最外の導体層22Aのうち開口25Aにより露出する部分によりパッド27が形成されている。電子部品内蔵基板10の表側に形成されるパッド27は、電子部品内蔵基板10上に実装される部品としての電源素子100や半導体素子101(図1(A)参照)に接続される。
【0011】
図2に示すように、コア基板11は、第1のコア層50と、第2のコア層60と、第3のコア層70とを、裏側から順に備えている。第1のコア層50の表裏の両面と、第3のコア層70の表裏の両面とには、内側のビルドアップ部83が積層されている。なお、第1のコア層50の裏側に形成された内側のビルドアップ部83上と、第3のコア層70の表側に形成された内側のビルドアップ部83上のそれぞれに、上述した外側のビルドアップ部20が積層されている。
【0012】
第2のコア層60の表側と裏側とには、接着層65が形成されている。そして、第1のコア層50の表側に形成された内側のビルドアップ部83と第2のコア層60とが、第2のコア層60の裏側に形成された接着層65を介して接着され、第3のコア層70の裏側に形成された内側のビルドアップ部83と第2のコア層60とが、第2のコア層60の表側に形成された接着層65を介して接着されている。接着層65は、例えば、プリプレグ(心材を樹脂含浸してなるBステージの樹脂シート)や上述のビルドアップ基板用の絶縁フィルムで構成されている。
【0013】
第1のコア層50は、第1絶縁性基材52により構成されている。第1絶縁性基材52には、複数の開口52Aが貫通形成されていて、各開口52Aには、電子部品としてのキャパシタ部品17又はインダクタ部品18が収容されている(図2には、キャパシタ部品17が収容された例が示されている。)。
【0014】
図3(A)に示すように、キャパシタ部品17は、ブロック状をなす素子本体171と、素子本体171の外面を覆う金属膜状の端子電極172,172と、を備える。素子本体171は、複数のセラミックシート173を積層してなる(図3(B)参照)。なお、セラミックシート173には、片面に内部電極174が形成されているものと片面に内部電極174が形成されていないものの2種類がある。
【0015】
図4(A)に示すように、インダクタ部品18は、磁性体材料を含む磁性体187を開口181A内に備える樹脂製のコア基材181と、コア基材181の表側面であるF面181F側に形成された第1樹脂絶縁層182Fと、コア基材の裏側面であるS面181S側に形成された第2樹脂絶縁層182Sと、第1樹脂絶縁層182F上に形成された第1導体層183と、第2樹脂絶縁層182S上に形成された第2導体層184と、第1導体層183と第2導体層184を接続する複数の導体185と、を備える。
【0016】
図4(B)及び図4(C)に示すように、第1導体層183は、導体185の直上に形成されるランド183Rと、近接するランド183R,183R同士を接続する接続パターン183Lとからなる。第2導体層184についても同様に、導体185の直上に形成されるランド184Rと、近接するランド184R,184R同士を接続する接続パターン184Lとからなる。第1導体層183と第2導体層184は、導体185を介してヘリカル状(インダクタ部品18の表裏面に対して平行な軸線上に沿った螺旋状)に配置されている。
【0017】
図2に示すように、第1のコア層50の表側面であるF面50F上と裏側面であるS面50S上には、所定パターンの導体層55が形成されている。表裏の各導体層55上には、層間樹脂絶縁層56が積層され、各層間樹脂絶縁層56上には、所定パターンの導体層57が積層されている。また、層間樹脂絶縁層56には、ビア導体58が形成されている。そして、ビア導体58によって、導体層55と導体層57との間、及び、開口52Aに収容されているキャパシタ部品17又はインダクタ部品18(図2には、キャパシタ部品17の例が示されている。)の電極と導体層57との間が接続されている。なお、F面50F側の層間樹脂絶縁層56と導体層57とは、第1のコア層50の表側に配置される内側のビルドアップ部83を構成する。
【0018】
第1のコア層50のS面50S側の導体層57上には、層間樹脂絶縁層82が積層され、層間樹脂絶縁層82上には、上述した導体層85が積層されている。また、層間樹脂絶縁層82には、ビア導体84が形成されている。そして、ビア導体84によって、導体層57と導体層85との間が接続されている。なお、S面50S側の層間樹脂絶縁層56,82と導体層57,85とは、第1のコア層50の裏側に配置される内側のビルドアップ部83を構成する。
【0019】
第3のコア層70は、第3絶縁性基材72によって構成されている。第3絶縁性基材72には、複数の開口72Aが貫通形成されていて、各開口72Aには、電子部品としてのキャパシタ部品17又はインダクタ部品18が収容されている(図2には、インダクタ部品18が収容された例が示されている。)。
【0020】
第3のコア層70の表側面であるF面70Fと裏側面であるS面70Sの上には、所定パターンの導体層75が形成されている。表裏の各導体層75上には、層間樹脂絶縁層76が積層され、各層間樹脂絶縁層76上には、所定パターンの導体層77が積層されている。また、層間樹脂絶縁層76には、ビア導体78が形成されている。そして、ビア導体78によって、導体層75と導体層77との間、及び、開口72Aに収容されているキャパシタ部品17又はインダクタ部品18(図2には、キャパシタ18の例が示されている。)の電極と導体層77との間が接続されている。なお、S面70S側の層間樹脂絶縁層76及び導体層77は、第3のコア層70の裏側に配置される内側のビルドアップ部83を構成する。
【0021】
第3のコア層70のF面70F側の導体層77上には、層間樹脂絶縁層82が積層され、層間樹脂絶縁層82上には、導体層85が積層されている。また、層間樹脂絶縁層82には、ビア導体84が形成されている。そして、ビア導体84によって、導体層77と導体層85との間が接続されている。なお、F面70F側の層間樹脂絶縁層76,82と導体層57,85とは、第3のコア層70の表側に配置される内側のビルドアップ部83を構成する。
【0022】
第2のコア層60は、第2絶縁性基材62により構成されている。第2絶縁性基材62は、上述した第1絶縁性基材52及び第3絶縁性基材72と異なり、電子部品を収容するための開口を有しない。そして、第2のコア層60は、第1のコア層50と第3のコア層70の何れよりも剛性が高くなっている。具体的には、第2のコア層60の厚み(例えば、約800μm)は、第1のコア層50の厚み(例えば、約400μm)と第3のコア層の厚み(例えば、約400μm)のそれぞれに対して1.5倍以上となっている。また、第2のコア層60の厚みを厚くすることの他に、第2のコア層60を構成する材料を、第1のコア層50及び第3のコア層70を構成する材料と異ならせることで、第2のコア層60の剛性が高くなっていてもよい。具体的には、コア層に含まれる補強材としてのガラスクロスの厚みや枚数、コア層に含まれる熱硬化性樹脂の分子量などを異ならせることが挙げられる。なお、第2のコア層60は、複数の第2絶縁性基材62が接着層を介して積層されてなる多層コアで構成されていてもよい。
【0023】
第2のコア層60の表側面と裏側面の上には、所定パターンの導体層63が形成されている。そして、表側と裏側の各導体層63の上に、上述した接着層65が積層されている。裏側の接着層65は、第1のコア層50のF面50F側の導体層57上に積層されている。そして、裏側の接着層65は、第2のコア層60の裏側に形成された隣り合う導体層63,63同士の間に充填されると共に、第1のコア層50のF面50F側の隣り合う導体層57,57同士の間にも充填されている。また、表側の接着層65上には、第3のコア層70のS面70S側の導体層77が積層されている。そして、表側の接着層65は、第2のコア層60の表側に形成された隣り合う導体層63,63同士の間に充填されると共に、第3のコア層70のS面70S側の隣り合う導体層77,77同士の間にも充填されている。
【0024】
第1のコア層50の裏側に形成された内側のビルドアップ部83に含まれる導体層85と、第3のコア層70の表側に形成された内側のビルドアップ部83に含まれる導体層85とは、コア基板11を貫通するスルーホール導体13によって接続されている。スルーホール導体13は、コア基板11を貫通する貫通孔13Aの壁面に、例えば、銅めっきが形成されることで形成されている。なお、スルーホール導体13の内側には、非導電性の充填剤14が充填されている。
【0025】
スルーホール導体13は、コア基板11の裏側に形成された外側のビルドアップ20に含まれる導体層22を介して、第1のコア層50の開口52Aに収容される電子部品(図1,2の例では、キャパシタ部品17)に接続されている。具体的には、図2に示されるように、第1のコア層50に収容されるキャパシタ部品17のうち裏側に配置される電極は、ビア導体23,58,84を介して導体層22に接続され、この導体層22が、別のビア導体23を介して、スルーホール導体13の裏側に配置される導体層85に接続される。
【0026】
また、スルーホール導体13は、電子部品内蔵基板10の表側に形成されるパッド27に接続されている。これにより、第1のコア層50の開口52Aに収容される電子部品はと電子部品内蔵基板10上に実装される電子部品とが電気的に接続される。具体的には、コア基板11の表側に形成された外側のビルドアップ部20に含まれる複数の導体層22は、スルーホール導体13に重ねて配置されていて、スルーホール導体13の表側に配置される導体層85と複数の導体層22とが、複数のビア導体23を介して接続されている。なお、スルーホール13上の導体層85と複数の導体層22とを接続する複数のビア導体23は、電子部品内蔵基板10の厚み方向で直線状に並ぶスタックビアを形成している。
【0027】
第3のコア層70の開口72Aに収容される電子部品は、電子部品内蔵基板10の表側に形成されるパッド27に接続されている。これにより、第3のコア層70に収容される電子部品と電子部品内蔵基板10に実装される電子部品とが電気的に接続される。具体的には、図2に示されるように、第3のコア層70に収容されるインダクタ18のうち表側に配置される電極は、ビア導体78,84を介して、コア基板11の表側の導体層85に接続されている。また、コア基板11の表側に配置される外側のビルドアップ部20に含まれる複数の導体層22は、インダクタ18の電極に接続される導体層85の上に重ねて配置されていて、その導体層85と複数の導体層22とが、複数のビア導体23を介して接続されている。なお、インダクタ18の電極に接続される複数のビア導体23は、電子部品内蔵基板10の厚み方向で直線状に並ぶスタックビアを形成している。
【0028】
次に、本実施形態の電子部品内蔵基板10の製造方法について説明する。ここで、電子部品内蔵基板10は、図5(A)に示す第1中間基材50Kと、図5(B)に示す第2中間基材60Kと、図5(C)に示す第3中間基材70Kと、を用いて製造されるので、まず、以下の[A]〜[C]において、第1中間基材50K、第2中間基材60K及び第3中間基材70Kの製造方法について説明する。
【0029】
[A]第1中間基材50Kの製造方法
第1中間基材50Kは、公知の方法(例えば、国際公開公報WO2013/008552に記載の方法)により製造される。具体的には、第1中間基材50Kは、以下のようにして製造される。
【0030】
[A1]第1絶縁性基材52の表裏の両面に銅箔52Cがラミネートされている第1銅張積層板51が用意される(図6(A)参照)。
【0031】
[A2]レーザ加工により第1銅張積層板51を貫通する導電用貫通孔53が形成されると共に(図6(B)参照)、無電解めっき処理により銅箔52C上と導電用貫通孔53の内面に無電解めっき膜(図示せず)が形成される。次いで、銅箔52C上の無電解めっき膜上に、所定パターンのめっきレジスト55Rが形成される(図6(C)参照)。
【0032】
[A3]電解めっき処理が行われ、電解めっきが導電用貫通孔53内に充填されて導体54が形成されると共に、銅箔52C上の無電解めっき膜(図示せず)のうちめっきレジスト55Rの非形成部分に電解めっき膜(図示せず)が形成される。次いで、めっきレジスト55Rが剥離されると共に、めっきレジスト55Rの下方の無電解めっき膜(図示せず)及び銅箔52が除去される。すると、第1絶縁性基材52の表側面であるF面52Fと裏側面であるS面52Sとに、銅箔52C、無電解めっき膜及び電解めっき膜からなる導体層55が形成され、表側の導体層55と裏側の導体層55とが導体54によって接続される(図6(D)参照)。
【0033】
[A4]ルータ加工又はレーザ加工により、第1絶縁性基材52を貫通する開口52Aが形成され、その開口52Aが塞がれるように、PETフィルムからなるテープ91が第1絶縁性基材52のS面52S上に張り付けられる(図7(A)参照)。そして、キャパシタ部品17がマウンター(図示せず)によって開口52A内に収められる(図7(B)参照)。
【0034】
[A5]第1絶縁性基材52のF面52F上の導体層55上に、層間樹脂絶縁層56としてのビルドアップ基板用の絶縁フィルムと、銅箔56Cとが積層されてから、加熱プレスされる。このとき、第1絶縁性基材52のF面52F上の導体層55,55同士の間がビルドアップ基板用の絶縁フィルムにて埋められ、ビルドアップ基板用の絶縁フィルムの熱硬化性樹脂が開口52Aの内面とキャパシタ部品17との隙間に充填される(図7(C)参照)。
【0035】
[A6]テープ91が除去され、第1絶縁性基材52のS面52S上の導体層55上に層間樹脂絶縁層56としてのビルドアップ基板用の絶縁フィルムと、銅箔56Cとが積層されてから、加熱プレスされる。このとき、第1絶縁性基材52のS面52S上の導体層55,55同士の間がビルドアップ基板用の絶縁フィルムにて埋められ、ビルドアップ基板用の絶縁フィルムの熱硬化性樹脂が開口52Aの内面とキャパシタ部品17との隙間に充填される(図7(D)参照)。
【0036】
[A7]表側と裏側の層間樹脂絶縁層56,56にCO2レーザが照射されて、複数のビアホール58Aが形成される。それら複数のビアホール58Aの一部のビアホール58Aは、導体層55上に配置され、他の一部のビアホール58Aはキャパシタ部品17の電極上に配置される(図8(A)参照)。次いで、無電解めっき処理により銅箔56C上とビアホール58Aの内面に無電解めっき膜(図示せず)が形成され、銅箔56C上の無電解めっき膜上に、所定パターンのめっきレジスト57Rが形成される(図8(B)参照)。
【0037】
[A8]電解めっき処理が行われ、電解めっき膜がビアホール58A内に充填されてビア導体58が形成されると共に、銅箔56C上の無電解めっき膜(図示せず)のうちめっきレジスト57Rの非形成部分に電解めっき膜(図示せず)が形成される。次いで、めっきレジスト57Rが剥離されると共に、めっきレジスト57Rの下方の無電解めっき膜(図示せず)及び銅箔56Cが除去される。すると、第1絶縁性基材52の表裏の各層間樹脂絶縁層56上に、銅箔56C、無電解めっき膜及び電解めっき膜からなる導体層57が形成され、導体層57の一部と導体層55とがビア導体58によって接続されると共に、導体層57の他の一部とキャパシタ部品17の電極とがビア導体58によって接続される(図8(C)参照)。以上により、図5(A)に示した第1中間基材50Kが得られる。
【0038】
[B]第2中間基材60Kの製造方法
第2中間基材60Kは、以下のようにして製造される。
【0039】
[B1]第2絶縁性基材62の表裏の両面に銅箔62Cがラミネートされている第2銅張積層板61が用意される(図9(A)参照)。
【0040】
[B2]第2銅張積層板61の表裏の両面に無電解めっき処理と電解めっき膜が施され、銅箔62C上に無電解めっき膜と電解めっき膜が形成される。次いで、電解めっき膜の上に所定パターンのエッチングレジスト(図示せず)が形成される。次いで、エッチングレジストの非形成部分の電解めっき膜、無電解めっき膜及び銅箔62Cがエッチング液にて除去される。すると、第2絶縁性基材62の表側面であるF面62Fと裏側面であるS面62Sとに、銅箔62Cと無電解めっき膜と電解めっき膜とからなる導体層63が形成される(図9(B)参照)。以上により、図5(B)に示した第2中間基材60Kが得られる。
【0041】
[C]第3中間基材70Kの製造方法
第3中間基材70Kは、上述した第1中間基材50Kの製造方法と同様の方法で製造される。具体的には、第3中間基材70Kは、以下のようにして製造される。
【0042】
[C1]第3絶縁性基材72の表裏の両面に銅箔72Cがラミネートされている第3銅張積層板71が用意される(図10(A)参照)。
【0043】
[C2]レーザ加工により第3銅張積層板71を貫通する導電用貫通孔73が形成されると共に(図10(B)参照)、無電解めっき処理により銅箔72C上と導電用貫通孔73の内面に無電解めっき膜(図示せず)が形成され、銅箔72C上の無電解めっき膜上に、所定パターンのめっきレジスト75Rが形成される(図10(C)参照)。
【0044】
[C3]電解めっき処理が行われ、電解めっきが導電用貫通孔73内に充填されて導体74が形成されると共に、銅箔72C上の無電解めっき膜(図示せず)のうちめっきレジスト75Rの非形成部分に電解めっき膜(図示せず)が形成される。次いで、めっきレジスト75Rが剥離されると共に、めっきレジスト75Rの下方の無電解めっき膜(図示せず)及び銅箔72が除去される。すると、第1絶縁性基材72の表側面であるF面72Fと裏側面であるS面72Sとに、銅箔72C、無電解めっき膜及び電解めっき膜からなる導体層75が形成され、表側の導体層75と裏側の導体層75とが導体74によって接続される(図10(D)参照)。
【0045】
[C4]ルータ加工又はレーザ加工により、第3絶縁性基材72に開口72Aが形成され、その開口72Aが塞がれるように、PETフィルムからなるテープ92が第3絶縁性基板72の表側面であるF面72F上に張り付けられる(図11(A)参照)。そして、インダクタ部品18がマウンター(図示せず)によって開口72Aに収められる(図11(B)参照)。なお、インダクタ部品18は、公知の方法(例えば、特開2014―116465号公報に示される方法)によって得られる。
【0046】
[C5]第3絶縁性基材72の裏側面であるS面72S側の導体層75上に、層間樹脂絶縁層76としてのビルドアップ基板用の絶縁フィルムと、銅箔76Cとが積層されてから、加熱プレスされる。このとき、第3絶縁性基材72のS面72S上の導体層75,75同士の間がビルドアップ基板用の絶縁フィルムにて埋められ、ビルドアップ基板用の絶縁フィルムの熱硬化性樹脂が開口72Aの内面とインダクタ部品18との隙間に充填される(図11(C)参照)。
【0047】
[C6]テープ92が除去され、第3絶縁性基材72のF面72F上の導体層75上に層間樹脂絶縁層76としてのビルドアップ基板用の絶縁フィルムと、銅箔76Cとが積層されてから、加熱プレスされる。このとき、第3絶縁性基材72のF面72F上の導体層75,75同士の間がビルドアップ基板用の絶縁フィルムにて埋められ、ビルドアップ基板用の絶縁フィルムの熱硬化性樹脂が開口72Aの内面とインダクタ部品18との隙間に充填される(図11(D)参照)。
【0048】
[C7]表側と裏側の層間樹脂絶縁層76,76にCO2レーザが照射されて、複数のビアホール78Aが形成される。それら複数のビアホール78Aの一部のビアホール78Aは、導体層75上に配置され、他の一部のビアホール78Aはインダクタ部品18の電極上に配置される(図12(A)参照)。次いで、無電解めっき処理により銅箔76C上とビアホール78Aの内面に無電解めっき膜(図示せず)が形成され、銅箔76C上の無電解めっき膜上に、所定パターンのめっきレジスト77Rが形成される(図12(B)参照)。
【0049】
[C8]電解めっき処理が行われ、電解めっき膜がビアホール78A内に充填されてビア導体78が形成されると共に、銅箔76C上の無電解めっき膜(図示せず)のうちめっきレジスト77Rの非形成部分に電解めっき膜(図示せず)が形成される。次いで、めっきレジスト77Rが剥離されると共に、めっきレジスト77Rの下方の無電解めっき膜(図示せず)及び銅箔76Cが除去される。すると、第3絶縁性基材72の表裏の各層間樹脂絶縁層76上に、銅箔76C、無電解めっき膜及び電解めっき膜からなる導体層77が形成され、導体層77の一部と導体層75とがビア導体78によって接続されると共に、導体層77の他の一部とインダクタ部品18の電極とがビア導体78によって接続される(図12(C)参照)。以上により、図5(C)に示した第3中間基材70Kが得られる。
【0050】
以上が、第1中間基材50K、第2中間基材60K及び第3中間基材70Kの製造方法に関する説明である。次に、第1中間基材50K、第2中間基材60K及び第3中間基材70Kを用いた電子部品内蔵基板10の製造方法について説明する。
【0051】
電子部品内蔵基板10は、以下のようにして製造される。
(1)第1中間基材50K、第2中間基材60K及び第3中間基材70Kにアライメントマーク(図示せず)が形成される。アライメントマークの例としては、各中間基材50K,60K,70Kを貫通するピン孔が挙げられる。
【0052】
(2)第1中間基材50Kの表側に第2中間基材60Kが重ねられると共に、第2中間基材60Kの表側に第3中間基材70Kが重ねられる(図13参照)。このとき、第1中間基材50Kの裏側に、層間樹脂絶縁層82としてのプリプレグと銅箔82Cが順に重ねられると共に、第3中間基材70Kの表側に、層間樹脂絶縁層82としてのビルドアップ基板用の絶縁フィルムと銅箔82Cが順に重ねられる。また、第1中間基材50Kと第2中間基材60Kとの間、及び、第2中間基材60Kと第3中間基材70Kとの間には、接着層65としてのプリプレグが配置される。第1中間基材50K、第2中間基材60K及び第3中間基材70Kの水平方向の配置は、アライメントマークを基準にして決定される。なお、接着層65として、ビルドアップ基板用の絶縁フィルムが用いられてもよい。
【0053】
(3)加熱プレスが行われ、第1中間基材50Kの下に層間樹脂絶縁層82と銅箔82Cが積層されると共に、第1中間基材50Kの上に、接着層65を介して第2中間基材60Kが積層される。また、第2中間基材60Kの上に、接着層65を介して第3中間基材70Kが積層されると共に、第3中間基材70Kの上に層間樹脂絶縁層82と銅箔82Cが積層される(図14(A)参照)。すると、第1中間基材50Kと、第2中間基材60Kと、第3中間基材70Kとが順に積み重ねられて一体となった多層基材81が形成される。このとき、第1絶縁性基材52と第2絶縁性基材62と第3絶縁性基材72によって、第1のコア層50と第2のコア層60と第3のコア層70が形成され、第1絶縁性基材52のF面52F及びS面52Sが、第1のコア層50のF面50F及びS面50Sとなり、第3絶縁性基材72のF面72F及びS面72Sが第3のコア層70のF面70F及びS面70Sとなる。また、第1のコア層50のF面50F側の層間樹絶縁層56と導体層57とによって、第1のコア層50と第2のコア層60との間に配置される内側のビルドアップ部83が形成され、第3のコア層70のS面70S側の層間樹脂絶縁層76と導体層77とによって、第2のコア層60と第3のコア層70との間に配置される内側のビルドアップ部83が形成される。
【0054】
(4)ルータ加工により、多層基材81を貫通する貫通孔13Aが形成される(図14(B)参照)。さらに、貫通孔13A内にデスミア処理が行われる。
【0055】
(5)無電解めっき処理及び電解めっき処理が行われ、銅箔82C上に無電解めっき膜と電解めっき膜(共に図示せず)が形成されると共に、貫通孔13Aの内壁に形成される無電解めっき膜と電解めっき膜とからなるスルーホール導体13が形成される(図15(A)参照)。
【0056】
(6)スクリーン印刷により、貫通孔13A内(詳細には、スルーホール導体13の内側)に充填剤14が充填される(図15(B)参照)。
【0057】
(7)多層基板81の表裏の両側からレーザが照射され、表側と裏側の層間樹脂絶縁層82の所定の位置にビアホール(図示せず)が形成される。
【0058】
(8)無電解めっき処理と電解めっき処理が順に行われ、図16(A)に示すように、ビア導体84が形成されると共に、層間樹脂絶縁層82上に、銅箔82Cとめっき膜とからなる導体層85が形成される。このとき、スルーホール13に充填された充填剤14が導体層85によって覆われ、導体層77と導体層85とがビア導体84によって接続される。
【0059】
(9)めっき膜上に所定パターンのエッチングレジスト(図示せず)が形成される。次いで、エッチングレジストが形成されていない部分の導体層85がエッチング液にて除去され、残った導体層85の一部がスルーホール13の充填剤14を覆い、残った導体層85の他の一部がビア導体84を介して導体層57,77に接続される(図16(B)参照)。これにより、コア基板11が形成される。このとき、第1のコア層50のS面50S側の層間樹脂絶縁層56,82と導体層57,87とによって、第1のコア層50の下側に配置される内側のビルドアップ部83が形成され、第3のコア層70のF面70F側の層間樹脂絶縁層76,82と導体層77,85とによって、第3のコア層70の上側に配置される内側のビルドアップ部83が形成される。
【0060】
(10)コア基板11の表裏の両面に、層間樹脂絶縁層21としてのビルドアップ基板用の絶縁フィルムが積層される(図17(A)参照)。次いで、コア基板11の表側と裏側の両方からレーザが照射され、層間樹脂絶縁層21の所定の位置にビアホール23Aが形成される(図17(B)参照)。
【0061】
(11)層間樹脂絶縁層21上に所定パターンのめっきレジスト24が形成される(図18参照)。次いで、電解めっき処理が行われ、電解めっき膜がビアホール23A内に充填されてビア導体23が形成されると共に、めっきレジスト77Rの非形成部分に導体層22が形成される(図19参照)。
【0062】
(12)上述の工程(10)〜(11)が繰り返されて、コア基板11の表側と裏側とに、複数の層間樹脂絶縁層21と導体層22とが交互に積層されてなる外側のビルドアップ部20が形成される(図20参照)。
【0063】
(13)外側のビルドアップ部20のうち最も外側(即ち、コア基板11から最も離れた側)に配置される最外の導体層22A上に、ソルダーレジスト層25が積層される(図21参照)。
【0064】
(14)コア基板11の表側と裏側とからソルダーレジスト層25の所定位置にレーザが照射されて、ソルダーレジスト層25に開口25Aが形成される(図22参照)。そして、最外の導体層22Aのうち開口25Aによって露出する部分によって、パッド27が形成される。以上により、図2に示した電子部品内蔵基板10が完成する。
【0065】
本実施形態の電子部品内蔵基板10の構造及び製造方法に関する説明は以上である。次に電子部品内蔵基板10の作用効果について説明する。
【0066】
本実施形態の電子部品内蔵基板10では、コア基板11が、第1のコア層50と、第2のコア層60と、第3のコア層70という3つのコア層を厚み方向に重ねて有し、それら3つのコア層のうちの第1のコア層50と第3のコア層70が備える開口52A,72Aに、電子部品としてのキャパシタ部品17又はインダクタ部品18が収容されている。このように、本実施形態の電子部品内蔵基板10では、第1のコア層50と第3のコア層70という2つのコア層に電子部品が収容されるので、従来のように、1つのコア層のみを備えて、そのコア層に電子部品を収容する構成と比較して、内蔵する電子部品を多くすることが可能となる。しかも、本実施形態では、電子部品を収容する2つのコア層(第1のコア層50と第3のコア層70)が、電子部品内蔵基板10の厚み方向に重ねて配置されるので、電子部品内蔵基板10の剛性の低下が抑えられる。
【0067】
また、本実施形態の電子部品内蔵基板10では、電子部品を収容する2つのコア層(第1のコア層50と第3のコア層70)のほかに、開口を備えない第2のコア層60が含まれているので、電子部品を収容する2つのコア層のみを備える場合と比較して、コア基板11の剛性の低下が抑えられ、電子部品内蔵基板10の剛性の低下を抑制することが可能となる。しかも、第2のコア層60は、第1のコア層50と第3のコア層70の何れのコア層よりも剛性が高くなっているので、電子部品内蔵基板10の剛性の向上を図ることが可能となる。さらに、第2のコア層60は、第1のコア層50と第3のコア層70との間に配置されるので、電子部品内蔵基板10の表側と裏側の両方でバランスよく剛性の向上を図ることが可能となる。
【0068】
また、本実施形態の電子部品内蔵基板10では、第1のコア層50と第3のコア層70に収容される電子部品(キャパシタ部品17とインダクタ18)の表側の電極と裏側の電極のそれぞれに、ビア導体58が接続されることで、表裏の片側の電極だけにビア導体58が接続される場合よりも、電子部品を良好に作動させることが可能となる。
【0069】
[他の実施形態]
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【0070】
(1)上記実施形態では、本発明の「電子部品」の例としてキャパシタ部品17及びインダクタ部品18を例示したが、例えば、インターポーザであってもよいし、抵抗であってもよい。なお、本発明の「電子部品」は、受動部品に限られるものでなく、能動部品であってもよい。
【0071】
(2)上記実施形態では、内側のビルドアップ部83が1又は2の層間樹脂絶縁層と、1又は2の導体層とからなる例が示されていたが、3つ以上の層間樹脂絶縁層と、3つ以上の導体層とからなっていてもよい。
【0072】
(3)上記実施形態では、第1のコア層50と第3のコア層70に収容される電子部品(キャパシタ部品17とインダクタ18)の表側の電極と裏側の電極のそれぞれにビア導体58が接続される構成であったが、第1のコア層50に収容される電子部品については、裏側の電極にのみビア導体58が接続され、第3のコア層70に収容される電子部品については、表側の電極にのみビア導体58が接続される構成であってもよい。
【符号の説明】
【0073】
10 電子部品内蔵基板
11 コア基板
13 スルーホール導体
20 外側のビルドアップ部
21 層間樹脂絶縁層
22 導体層
50 第1のコア層
55,57 導体層
56 層間樹脂絶縁層
60 第2のコア層
65 接着層
70 第3のコア層
75,77 導体層
76 層間樹脂絶縁層
82 層間樹脂絶縁層
85 導体層
83 内側のビルドアップ部
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
【手続補正書】
【提出日】2017年2月7日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0009
【補正方法】変更
【補正の内容】
【0009】
1(B)に示すように、外側のビルドアップ部20は、複数の層間樹脂絶縁層21と複数の導体層22とが交互に積層されてなる。隣り合う導体層22,22同士は、層間樹脂絶縁層21に形成されたビア導体23により接続されている。層間樹脂絶縁層21は、例えば、ビルドアップ基板用の絶縁フィルム(熱硬化性絶縁樹脂に補強材としての無機フィラーを30〜70重量%含有してなるフィルム)で構成されている。