特開 2017-163324 発振回路及び発振方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2017-163324(P2017-163324A)

(43)【公開日】2017年9月14日

(54)【発明の名称】発振回路及び発振方法

(51)【国際特許分類】

   H03L 7/22 20060101AFI20170818BHJP

   H03L 7/185 20060101ALN20170818BHJP

【ＦＩ】

   H03L7/22

   H03L7/185

【審査請求】有

【請求項の数】7

【出願形態】ＯＬ

【全頁数】18

(21)【出願番号】特願2016-45778(P2016-45778)

(22)【出願日】2016年3月9日

(71)【出願人】

【識別番号】000000572

【氏名又は名称】アンリツ株式会社

(74)【代理人】

【識別番号】100072604

【弁理士】

【氏名又は名称】有我 軍一郎

(72)【発明者】

【氏名】倉光 康太

【テーマコード（参考）】

5J106

【Ｆターム（参考）】

5J106PP01

5J106PP05

5J106QQ02

5J106RR01

5J106RR04

5J106RR20

(57)【要約】

【課題】広範な発振周波数が得られ、しかも回路規模の縮小化を図ることができる発振回路及び発振方法を提供する。
【解決手段】発振回路１は、粗調整信号生成回路２０、微調整信号生成回路４０、メインＰＬＬ５０を有し、微調整信号生成回路４０は、比較信号生成部４１により生成された信号に対して所定の周波数の信号に基づいてアップコンバートを行うミキサ４５を備え、メインＰＬＬ５０は、入力電圧に応じた周波数の信号を出力するＶＣＯ５３と、ＶＣＯ５３の出力信号と粗調整信号生成回路２０の出力信号とを混合するミキサ５４と、ミキサ５４の出力信号と微調整信号生成回路４０の出力信号とを比較して位相誤差信号を出力するＰＦＤ５１と、ＰＦＤ５１の出力信号を所定のループ帯域幅で通過させてＶＣＯ５３に出力するＬＦ５２と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

信号生成回路（４０）と、位相同期ループ回路（５０）と、を有し、
前記信号生成回路は、
予め定められた周波数の信号を生成する信号生成手段（４１）と、
前記信号生成手段により生成された信号に対して所定の周波数の信号に基づいてアップコンバートを行うアップコンバート手段（４５）と、
を備え、
前記位相同期ループ回路は、
入力電圧に応じた周波数の信号を出力する電圧制御発振器（５３）と、
前記電圧制御発振器の出力信号と所定の入力信号とを混合する混合手段（５４）と、
前記混合手段の出力信号と前記アップコンバート手段の出力信号とを比較して位相誤差信号を出力する位相周波数比較器（５１）と、
前記位相周波数比較器の出力信号を所定のループ帯域幅で通過させて前記電圧制御発振器に出力するフィルタ手段（５２）と、
を備えたことを特徴とする発振回路。

【請求項2】

信号生成回路（４０）と、第１及び第２の位相同期ループ回路（５０、３０）と、を有し、
前記信号生成回路は、
予め定められた周波数の信号を生成する信号生成手段（４１）と、
前記信号生成手段により生成された信号に対して所定の周波数の信号に基づいてアップコンバートを行うアップコンバート手段（４５）と、
を備え、
前記第１の位相同期ループ回路は、
入力電圧に応じた周波数の信号を出力する第１の電圧制御発振器（５３）と、
前記第１の電圧制御発振器の出力信号と第１の入力信号とを混合する第１の混合手段（５４）と、
前記第１の混合手段の出力信号と前記アップコンバート手段の出力信号とを比較して位相誤差信号を出力する第１の位相周波数比較器（５１）と、
前記第１の位相周波数比較器の出力信号を所定のループ帯域幅で通過させて前記電圧制御発振器に出力する第１のフィルタ手段（５２）と、
を備え、
前記第２の位相同期ループ回路は、
入力電圧に応じた周波数の信号を前記第１の入力信号として前記第１の混合手段に出力する第２の電圧制御発振器（３３）と、
前記第２の電圧制御発振器の出力信号と第２の入力信号とを混合する第２の混合手段（３４）と、
前記第２の混合手段の出力信号と第３の入力信号とを比較して位相誤差信号を出力する第２の位相周波数比較器（３１）と、
前記第２の位相周波数比較器の出力信号を所定のループ帯域幅で通過させて前記電圧制御発振器に出力する第２のフィルタ手段（３２）と、
を備えたことを特徴とする発振回路。

【請求項3】

前記信号生成回路は、
互いに異なる周波数の信号を生成する複数の信号生成手段（４２、４３）と、
前記複数の信号生成手段の出力信号のうちの１つを選択する出力信号選択手段（４４）と、
をさらに備え、
前記アップコンバート手段は、前記出力信号選択手段により選択された出力信号に基づいて前記アップコンバートを行うものであることを特徴とする請求項１又は請求項２に記載の発振回路。

【請求項4】

前記信号生成回路は、前記信号生成手段の出力信号に対して前記アップコンバートを行わないで出力する出力手段（４６ａ、４６ｂ）をさらに備えたことを特徴とする請求項１から請求項３までのいずれか１項に記載の発振回路。

【請求項5】

前記混合手段は、前記所定の入力信号として、複数の周波数の中から選択された１つの周波数の信号を入力するものであることを特徴とする請求項１に記載の発振回路。

【請求項6】

前記第２の混合手段は、前記第２の入力信号として、複数の周波数の中から選択された１つの周波数の信号を入力するものであることを特徴とする請求項２に記載の発振回路。

【請求項7】

請求項１に記載の発振回路（１）を用いた発振方法であって、
前記信号生成回路は、前記信号生成手段により生成された信号に対して所定の周波数の信号に基づいてアップコンバートを行うステップ（Ｓ１５〜Ｓ１９）を実行し、
前記位相同期ループ回路は、
前記電圧制御発振器の出力信号と所定の入力信号とを混合するステップ（Ｓ２１）と、
前記混合手段の出力信号と前記アップコンバート手段の出力信号とを比較して位相誤差信号を出力するステップ（Ｓ２２）と、
前記位相周波数比較器の出力信号を所定のループ帯域幅で通過させて前記電圧制御発振器に出力するステップ（Ｓ２３）と、
入力電圧に応じた周波数の信号を出力するステップ（Ｓ２４）と、
を実行することを特徴とする発振方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば、信号発生装置や信号解析装置等の測定装置に用いられる発振回路及び発振方法に関する。

【背景技術】

【0002】

従来、例えば、信号発生装置や信号解析装置等の測定装置には位相同期ループ（Phase Locked Loop：ＰＬＬ）回路が使用されている。この種のＰＬＬ回路としては、例えば、特許文献１に示されているような、メインループ及びサブループの２つの制御ループを有するマルチループ構成のＰＬＬ周波数シンセサイザが知られている。

【0003】

特許文献１に示されたＰＬＬ回路は、例えばスペクトラムアナライザのような測定装置において、広範なローカル信号を発生する発振回路に適用することができる。この場合の発振回路は、具体的には図７に示すような構成となる。図７に示した発振回路１００は、出力可能な発振周波数を２２５０ＭＨｚ〜５４００ＭＨｚとした場合の構成例である。

【0004】

図７に示すように、発振回路１００は、基準信号生成部１１０、サブループ１２０、メインループ１４０、比較信号生成部１０１及び１０２を備えている。比較信号生成部１０１及び１０２は、それぞれ、１５０ＭＨｚ及び５０ＭＨｚの各信号を出力するものである。基準信号生成部１１０は、２４００ＭＨｚ〜５２００ＭＨｚの各信号を４００ＭＨｚステップで生成する発振器１１１〜１１８と、これらの発振器１１１〜１１８のいずれか１つを選択するスイッチ（ＳＷ）１１９と、を備えている。

【0005】

サブループ１２０は、ＰＦＤ（位相周波数比較器）１２１、ＬＦ（ループフィルタ）１２２、ミキサ１２３、ＶＣＯ（電圧制御発振器）回路１３０を備えている。

【0006】

ＰＦＤ１２１は、比較信号生成部１０１とミキサ１２３とに接続され、両者の出力信号を比較して位相誤差信号を出力するようになっている。

【0007】

ＶＣＯ回路１３０は、ＶＣＯ１３１〜１３８と、これらを切り替えるＳＷ１３９ａ及び１３９ｂと、を備えている。ＳＷ１３９ａ及び１３９ｂは、基準信号生成部１１０の発振器１１１〜１１８の選択に合わせてＶＣＯ１３１〜１３８を選択するようになっている。例えば、基準信号生成部１１０の発振器１１１がＳＷ１１９により選択された場合には、ＳＷ１３９ａ及び１３９ｂは、ＶＣＯ１３１を選択する。

【0008】

メインループ１４０は、ＰＦＤ１４１、ＬＦ１４２、ＶＣＯ１４３、ミキサ１４４を備えている。

【0009】

ＰＦＤ１４１は、比較信号生成部１０２とミキサ１４４とに接続され、両者の出力信号を比較して位相誤差信号を出力するようになっている。

【0010】

前述の構成により、サブループ１２０は、比較信号生成部１０１及び基準信号生成部１１０の各信号から２４００ＭＨｚ±１５０ＭＨｚ〜５２００ＭＨｚ±１５０ＭＨｚの信号を生成してメインループ１４０に出力する。その結果、発振回路１００は、メインループ１４０により、比較信号生成部１０２及びサブループ１２０の各信号から２２５０ＭＨｚ〜５４００ＭＨｚの信号を生成して出力することができる。

【先行技術文献】

【特許文献】

【0011】

【特許文献1】特開２００７−１３４８３２号公報

【発明の概要】

【発明が解決しようとする課題】

【0012】

しかしながら、従来の発振回路では、図７に示したように、広範な発振周波数を得ようとすると回路規模が大きくなり、発振回路を適用する装置の小型化が図れないという課題があった。

【0013】

本発明は、従来の課題を解決するためになされたものであり、広範な発振周波数が得られ、しかも回路規模の縮小化を図ることができる発振回路及び発振方法を提供することを目的とする。

【課題を解決するための手段】

【0014】

本発明の請求項１に係る発振回路は、信号生成回路（４０）と、位相同期ループ回路（５０）と、を有し、前記信号生成回路は、予め定められた周波数の信号を生成する信号生成手段（４１）と、前記信号生成手段により生成された信号に対して所定の周波数の信号に基づいてアップコンバートを行うアップコンバート手段（４５）と、を備え、前記位相同期ループ回路は、入力電圧に応じた周波数の信号を出力する電圧制御発振器（５３）と、前記電圧制御発振器の出力信号と所定の入力信号とを混合する混合手段（５４）と、前記混合手段の出力信号と前記アップコンバート手段の出力信号とを比較して位相誤差信号を出力する位相周波数比較器（５１）と、前記位相周波数比較器の出力信号を所定のループ帯域幅で通過させて前記電圧制御発振器に出力するフィルタ手段（５２）と、を備えた構成を有している。

【0015】

この構成により、本発明の請求項１に係る発振回路は、所定の入力信号とアップコンバート手段の出力信号とに基づいて信号を生成する位相同期ループ回路を備えるので、従来よりも広範な発振周波数を発生することができる。

【0016】

また、この構成により、本発明の請求項１に係る発振回路は、従来のもののように、複数の発振器やＶＣＯ、これらのいずれか１つを選択するスイッチ等を含む複雑な構成を大幅に簡略化できるので、回路規模の縮小化を図ることもできる。

【0017】

したがって、本発明の請求項１に係る発振回路は、広範な発振周波数が得られ、しかも回路規模の縮小化を図ることができる。

【0018】

本発明の請求項２に係る発振回路は、信号生成回路（４０）と、第１及び第２の位相同期ループ回路（５０、３０）と、を有し、前記信号生成回路は、予め定められた周波数の信号を生成する信号生成手段（４１）と、前記信号生成手段により生成された信号に対して所定の周波数の信号に基づいてアップコンバートを行うアップコンバート手段（４５）と、を備え、前記第１の位相同期ループ回路は、入力電圧に応じた周波数の信号を出力する第１の電圧制御発振器（５３）と、前記第１の電圧制御発振器の出力信号と第１の入力信号とを混合する第１の混合手段（５４）と、前記第１の混合手段の出力信号と前記アップコンバート手段の出力信号とを比較して位相誤差信号を出力する第１の位相周波数比較器（５１）と、前記第１の位相周波数比較器の出力信号を所定のループ帯域幅で通過させて前記電圧制御発振器に出力する第１のフィルタ手段（５２）と、を備え、前記第２の位相同期ループ回路は、入力電圧に応じた周波数の信号を前記第１の入力信号として前記第１の混合手段に出力する第２の電圧制御発振器（３３）と、前記第２の電圧制御発振器の出力信号と第２の入力信号とを混合する第２の混合手段（３４）と、前記第２の混合手段の出力信号と第３の入力信号とを比較して位相誤差信号を出力する第２の位相周波数比較器（３１）と、前記第２の位相周波数比較器の出力信号を所定のループ帯域幅で通過させて前記電圧制御発振器に出力する第２のフィルタ手段（３２）と、を備えた構成を有している。

【0019】

この構成により、本発明の請求項２に係る発振回路は、第２の位相同期ループ回路からの入力信号とアップコンバート手段の出力信号とに基づいて信号を生成する第１の位相同期ループ回路を備えるので、従来よりも広範な発振周波数を発生することができる。

【0020】

また、この構成により、本発明の請求項２に係る発振回路は、従来のもののように、複数の発振器やＶＣＯ、これらのいずれか１つを選択するスイッチ等を含む複雑な構成を大幅に簡略化できるので、回路規模の縮小化を図ることもできる。

【0021】

したがって、本発明の請求項２に係る発振回路は、広範な発振周波数が得られ、しかも回路規模の縮小化を図ることができる。

【0022】

本発明の請求項３に係る発振回路は、前記信号生成回路は、互いに異なる周波数の信号を生成する複数の信号生成手段（４２、４３）と、前記複数の信号生成手段の出力信号のうちの１つを選択する出力信号選択手段（４４）と、をさらに備え、前記アップコンバート手段は、前記出力信号選択手段により選択された出力信号に基づいて前記アップコンバートを行うものである構成を有している。

【0023】

この構成により、本発明の請求項３に係る発振回路は、互いに異なる周波数の信号に基づいてアップコンバートを行うことにより、広範な発振周波数が得られ、しかも回路規模の縮小化を図ることができる。

【0024】

本発明の請求項４に係る発振回路は、前記信号生成回路は、前記信号生成手段の出力信号に対して前記アップコンバートを行わないで出力する出力手段（４６ａ、４６ｂ）をさらに備えた構成を有している。

【0025】

この構成により、本発明の請求項４に係る発振回路は、アップコンバートを行わないで信号生成手段の出力信号に基づいて信号を生成することにより、発振周波数の広範化を図ることができる。

【0026】

本発明の請求項５に係る発振回路は、前記混合手段は、前記所定の入力信号として、複数の周波数の中から選択された１つの周波数の信号を入力するものである構成を有している。

【0027】

この構成により、本発明の請求項５に係る発振回路は、複数の周波数の中から選択された１つの周波数の信号とアップコンバート手段の出力信号とに基づいて信号を生成することができる。

【0028】

本発明の請求項６に係る発振回路は、前記第２の混合手段は、前記第２の入力信号として、複数の周波数の中から選択された１つの周波数の信号を入力するものである構成を有している。

【0029】

この構成により、本発明の請求項６に係る発振回路は、複数の周波数の中から選択された１つの周波数の信号とアップコンバート手段の出力信号とに基づいて信号を生成することができる。

【0030】

本発明の請求項７に係る発振方法は、請求項１に記載の発振回路（１）を用いた発振方法であって、前記信号生成回路は、前記信号生成手段により生成された信号に対して所定の周波数の信号に基づいてアップコンバートを行うステップ（Ｓ１５〜Ｓ１９）を実行し、前記位相同期ループ回路は、前記電圧制御発振器の出力信号と所定の入力信号とを混合するステップ（Ｓ２１）と、前記混合手段の出力信号と前記アップコンバート手段の出力信号とを比較して位相誤差信号を出力するステップ（Ｓ２２）と、前記位相周波数比較器の出力信号を所定のループ帯域幅で通過させて前記電圧制御発振器に出力するステップ（Ｓ２３）と、入力電圧に応じた周波数の信号を出力するステップ（Ｓ２４）と、を実行する構成を有している。

【0031】

この構成により、本発明の請求項７に係る発振方法は、所定の入力信号とアップコンバート手段の出力信号とに基づいて信号を生成する位相同期ループ回路を備えるので、従来よりも広範な発振周波数を発生することができる。

【0032】

また、この構成により、本発明の請求項７に係る発振方法は、従来のもののように、複数の発振器やＶＣＯ、これらのいずれか１つを選択するスイッチ等を含む複雑な構成を大幅に簡略化できるので、回路規模の縮小化を図ることもできる。

【0033】

したがって、本発明の請求項７に係る発振方法は、広範な発振周波数が得られ、しかも回路規模の縮小化を図ることができる。

【発明の効果】

【0034】

本発明は、広範な発振周波数が得られ、しかも回路規模の縮小化を図ることができるという効果を有する発振回路及び発振方法を提供することができるものである。

【図面の簡単な説明】

【0035】

【図1】本発明の第１実施形態における発振回路のブロック構成図である。

【図2】本発明の第１実施形態における発振回路が出力可能な発振周波数の説明図である。

【図3】本発明の第１実施形態における発振回路の動作を説明するためのフローチャートである。

【図4】本発明の第２実施形態における発振回路のブロック構成図である。

【図5】本発明の第２実施形態における発振回路が出力可能な発振周波数の説明図である。

【図6】本発明の第２実施形態における発振回路の動作を説明するためのフローチャートである。

【図7】従来の発振回路のブロック構成図である。

【発明を実施するための形態】

【0036】

以下、本発明の実施形態について図面を用いて説明する。

【0037】

（第１実施形態）
まず、本発明に係る発振回路の第１実施形態における構成について説明する。

【0038】

図１に示すように、本実施形態における発振回路１は、操作部１１、制御部１２、粗調整信号生成回路２０、微調整信号生成回路４０、メインＰＬＬ５０を備えている。

【0039】

操作部１１は、例えば、発振回路１の発振周波数を設定するために利用者が操作するものである。この操作部１１は、例えば、キーボード、ダイヤル又はマウスのような入力デバイス、所定の情報を表示するディスプレイ、これらを制御する制御回路やソフトウェア等で構成されている。

【0040】

制御部１２は、ＣＰＵ、ＲＯＭ、ＲＡＭ、各種インタフェースが接続される入出力回路等を備えたマイクロコンピュータを含む。例えば、制御部１２は、ＲＯＭに予め格納された制御プログラムを実行させることにより、操作部１１によって設定された発振周波数に基づいて、粗調整信号生成回路２０、微調整信号生成回路４０、メインＰＬＬ５０を制御するようになっている。

【0041】

粗調整信号生成回路２０は、比較信号生成部２１、基準信号生成部２２、サブＰＬＬ３０を備えている。

【0042】

比較信号生成部２１は、所定周波数の比較信号を生成し、サブＰＬＬ３０に出力するようになっている。本実施形態では、比較信号生成部２１は、５０ＭＨｚ〜１５０ＭＨｚの比較信号を生成するものとする。

【0043】

基準信号生成部２２は、所定周波数の基準信号を生成し、サブＰＬＬ３０に出力するようになっている。本実施形態では、基準信号生成部２２は、３２００ＭＨｚの基準信号を生成するものとする。

【0044】

サブＰＬＬ３０は、第２の位相同期ループ回路の一例であって、位相周波数比較器（Phase Frequency Detector：ＰＦＤ）３１、ＬＦ（ループフィルタ）３２、電圧制御発振器（Voltage Controlled Oscillator：ＶＣＯ）３３、ミキサ３４、極性切替部３５を備えている。このサブＰＬＬ３０の出力信号、すなわち、粗調整信号生成回路２０の出力信号をＳ１、その周波数をｆ１で表す。

【0045】

ＰＦＤ３１は、比較信号生成部２１が出力する比較信号とミキサ３４の出力信号とを比較して位相誤差信号をＬＦ３２に出力するようになっている。このＰＦＤ３１は、第２の位相周波数比較器の一例である。

【0046】

ＬＦ３２は、所定のループ帯域幅を有し、ＰＦＤ３１の出力信号をループ帯域幅で通過させてＶＣＯ３３に出力するようになっている。このＬＦ３２は、第２のフィルタ手段の一例である。

【0047】

ＶＣＯ３３は、ＬＦ３２からの入力電圧に応じた周波数の信号をミキサ３４及びミキサ５４（後述）に出力するようになっている。このＶＣＯ３３は、第２の電圧制御発振器の一例である。

【0048】

ミキサ３４は、基準信号生成部２２の出力信号とＶＣＯ３３の出力信号とを混合してＰＦＤ３１に出力するようになっている。このミキサ３４は、第２の混合手段の一例である。

【0049】

極性切替部３５は、ミキサ３４の極性を正又は負のいずれか一方に切り替えることにより、出力信号Ｓ１の周波数ｆ１を変更することができるようになっている。例えば、ＰＦＤ３１が比較信号生成部２１から周波数５０ＭＨｚの信号を入力し、ミキサ３４が３２００ＭＨｚの信号を入力する状態において、極性切替部３５によりミキサ３４の極性が正に設定された場合には、周波数３２００ＭＨｚに５０ＭＨｚを加算した周波数ｆ１＝３２５０ＭＨｚの信号Ｓ１をサブＰＬＬ３０は出力する。一方、極性切替部３５によりミキサ３４の極性が負に設定された場合には、周波数３２００ＭＨｚから５０ＭＨｚを減算した周波数ｆ１＝３１５０ＭＨｚの信号Ｓ１をサブＰＬＬ３０は出力する。

【0050】

微調整信号生成回路４０は、比較信号生成部４１、発振部４２及び４３、スイッチ（ＳＷ）４４、ミキサ４５、ＳＷ４６ａ及び４６ｂ、極性切替部４７を備えている。この微調整信号生成回路４０の出力信号をＳ０、その周波数をｆ０で表す。この微調整信号生成回路４０は、信号生成回路の一例である。

【0051】

比較信号生成部４１は、所定周波数の信号を生成する信号生成手段の一例であって、例えばＤＤＳ（Direct Digital Synthesizer）で構成され、生成した信号をＳＷ４６ａに出力するようになっている。本実施形態では、比較信号生成部４１は、５０ＭＨｚの信号を生成するものとする。なお、比較信号生成部４１は、信号生成手段の一例である。

【0052】

発振部４２及び４３は、それぞれ、所定周波数の信号を生成し、ＳＷ４４に出力するようになっている。本実施形態では、発振部４２及び４３は、それぞれ、４００ＭＨｚ及び８００ＭＨｚの信号を生成するものとする。なお、発振部４２及び４３は、信号生成手段の一例である。

【0053】

ＳＷ４４は、発振部４２及び４３のいずれか一方の出力信号を選択してミキサ４５に出力するようになっている。このＳＷ４４は、出力信号選択手段の一例である。なお、ＳＷ４４が出力する信号の周波数をｆ_ＬＣで表す。

【0054】

ミキサ４５は、比較信号生成部４１が生成した信号に対して複数の周波数の中から選択された１つの周波数の信号に基づいてアップコンバートを行うアップコンバート手段の一例であって、比較信号生成部４１が生成した信号に対してＳＷ４４によって選択された１つの周波数の信号に基づいてアップコンバートを行って、ＳＷ４６ｂに出力するようになっている。なお、本実施形態では、ミキサ４５は、４００ＭＨｚ又は８００ＭＨｚの信号に基づいてアップコンバートすることとしているが、本発明はこれに限定されず、例えば、１つの周波数の信号や、３つ以上の周波数から選択された１つの周波数の信号に基づいてアップコンバートする構成でもよい。

【0055】

ＳＷ４６ａ及び４６ｂは、アップコンバートを行うための、ミキサ４５を経由する経路４８と、アップコンバートを行わないための経路４９とを切り替えるようになっている。このＳＷ４６ａ及び４６ｂは、出力手段の一例である。

【0056】

極性切替部４７は、ミキサ４５の極性を正又は負のいずれか一方に切り替えるようになっている。例えば、ミキサ４５が比較信号生成部４１から周波数５０ＭＨｚ、ＳＷ４４から周波数ｆ_ＬＣ＝４００ＭＨｚの信号を入力する状態において、極性切替部４７によりミキサ４５の極性が正に設定された場合には、ミキサ４５は周波数４５０ＭＨｚの信号を出力する。一方、極性切替部４７によりミキサ４５の極性が負に設定された場合には、ミキサ４５は周波数３５０ＭＨｚの信号を出力する。

【0057】

メインＰＬＬ５０は、位相同期ループ回路及び第１の位相同期ループ回路の一例であって、ＰＦＤ５１、ＬＦ５２、ＶＣＯ５３、ミキサ５４、極性切替部５５を備えている。このメインＰＬＬ５０の出力信号をＳ２、その周波数をｆ２で表す。

【0058】

ＰＦＤ５１は、微調整信号生成回路４０の出力信号とミキサ５４の出力信号とを比較して位相誤差信号をＬＦ５２に出力するようになっている。このＰＦＤ５１は、位相周波数比較器、第１の位相周波数比較器の一例である。

【0059】

ＬＦ５２は、所定のループ帯域幅を有し、ＰＦＤ５１の出力信号をループ帯域幅で通過させてＶＣＯ５３に出力するようになっている。このＬＦ５２は、フィルタ手段、第１のフィルタ手段の一例である。

【0060】

ＶＣＯ５３は、ＬＦ５２からの入力電圧に応じた周波数の信号をミキサ５４に出力するとともに、発振回路１の出力信号Ｓ２として出力するようになっている。このＶＣＯ５３は、電圧制御発振器、第１の電圧制御発振器の一例である。

【0061】

ミキサ５４は、粗調整信号生成回路２０の出力信号Ｓ１とＶＣＯ５３の出力信号Ｓ２とを混合してＰＦＤ５１に出力するようになっている。このミキサ５４は、混合手段、第１の混合手段の一例である。

【0062】

極性切替部５５は、ミキサ５４の極性を正又は負のいずれか一方に切り替えることにより、出力信号Ｓ２の周波数ｆ２を変更することができるようになっている。例えば、ＰＦＤ５１が微調整信号生成回路４０から周波数ｆ０＝５０ＭＨｚの信号Ｓ０を入力する状態において、極性切替部５５によりミキサ５４の極性が正に設定された場合には、信号Ｓ１の周波数ｆ１に５０ＭＨｚを加算した周波数の信号Ｓ２をメインＰＬＬ５０は出力する。一方、極性切替部５５によりミキサ５４の極性が負に設定された場合には、信号Ｓ１の周波数ｆ１から５０ＭＨｚを減算した周波数の信号Ｓ２をメインＰＬＬ５０は出力する。

【0063】

次に、本実施形態における発振回路１が出力可能な発振周波数について図２を用いて説明する。

【0064】

まず、比較信号生成部２１が生成する信号の周波数範囲は５０ＭＨｚ〜１５０ＭＨｚであり、基準信号生成部２２が生成する信号の周波数は３２００ＭＨｚであるから、サブＰＬＬ３０が出力可能な周波数ｆ１は、図２に示すように、周波数ｆ１＝３０５０ＭＨｚ〜３１５０ＭＨｚの周波数帯域６０（ミキサ３４が負極性）と、周波数ｆ１＝３２５０ＭＨｚ〜３３５０ＭＨｚの周波数帯域６１（ミキサ３４が正極性）とになる。

【0065】

次に、微調整信号生成回路４０において、ＳＷ４６ａ及び４６ｂにより経路４９が選択された場合、すなわち、アップコンバートしない場合（ｆ_ＬＣ＝０Ｈｚと記す）について説明する。この場合には、比較信号生成部４１の出力信号がメインＰＬＬ５０に直接入力され、ＰＦＤ５１に入力される信号Ｓ０の周波数ｆ０＝５０ＭＨｚである。

【0066】

ミキサ５４の極性が正に設定された場合において、周波数ｆ１＝３０５０ＭＨｚ〜３１５０ＭＨｚの周波数帯域６０に５０ＭＨｚを加算すると、周波数ｆ２＝３１００ＭＨｚ〜３２００ＭＨｚの周波数帯域６０１が得られる。一方、ミキサ５４の極性が負に設定された場合において、周波数ｆ１＝３０５０ＭＨｚ〜３１５０ＭＨｚの周波数帯域６０から５０ＭＨｚを減算すると、周波数ｆ２＝３０００ＭＨｚ〜３１００ＭＨｚの周波数帯域６０２が得られる。

【0067】

同様に、ミキサ５４の極性が正に設定された場合において、周波数ｆ１＝３２５０ＭＨｚ〜３３５０ＭＨｚの周波数帯域６１に５０ＭＨｚを加算すると、周波数ｆ２＝３３００ＭＨｚ〜３４００ＭＨｚの周波数帯域６１１が得られる。一方、ミキサ５４の極性が負に設定された場合において、周波数ｆ１＝３２５０ＭＨｚ〜３３５０ＭＨｚの周波数帯域６１から５０ＭＨｚを減算すると、周波数ｆ２＝３２００ＭＨｚ〜３３００ＭＨｚの周波数帯域６１２が得られる。

【0068】

以上より、発振回路１は、ｆ_ＬＣ＝０Ｈｚの場合においては、周波数ｆ２＝３０００ＭＨｚ〜３４００ＭＨｚの信号を出力可能である。

【0069】

次に、微調整信号生成回路４０において、ＳＷ４６ａ及び４６ｂにより経路４８が選択され、ｆ_ＬＣ＝４００ＭＨｚでアップコンバートする場合について説明する。この場合は、ミキサ５４の極性が正に設定される場合（ｆ_ＬＣ＝４００ＭＨｚ（＋）と記す）と、負に設定される場合（ｆ_ＬＣ＝４００ＭＨｚ（−）と記す）とがある。

【0070】

まず、ｆ_ＬＣ＝４００ＭＨｚ（＋）の場合においては、周波数ｆ１＝３０５０ＭＨｚ〜３１５０ＭＨｚの周波数帯域６０は、３４５０ＭＨｚ〜３５５０ＭＨｚの周波数帯域６２になり、周波数ｆ１＝３２５０ＭＨｚ〜３３５０ＭＨｚの周波数帯域６１は、３６５０ＭＨｚ〜３７５０ＭＨｚの周波数帯域６３になる。

【0071】

ここで、ミキサ５４の極性が正に設定された場合において、３４５０ＭＨｚ〜３５５０ＭＨｚの周波数帯域６２に５０ＭＨｚを加算すると、周波数ｆ２＝３５００ＭＨｚ〜３６００ＭＨｚの周波数帯域６２１が得られる。一方、ミキサ５４の極性が負に設定された場合において、３４５０ＭＨｚ〜３５５０ＭＨｚの周波数帯域６２から５０ＭＨｚを減算すると、周波数ｆ２＝３４００ＭＨｚ〜３５００ＭＨｚの周波数帯域６２２が得られる。

【0072】

同様に、ミキサ５４の極性が正に設定された場合において、３６５０ＭＨｚ〜３７５０ＭＨｚの周波数帯域６３に５０ＭＨｚを加算すると、周波数ｆ２＝３７００ＭＨｚ〜３８００ＭＨｚの周波数帯域６３１が得られる。一方、ミキサ５４の極性が負に設定された場合において、３６５０ＭＨｚ〜３７５０ＭＨｚの周波数帯域６３から５０ＭＨｚを減算すると、周波数ｆ２＝３６００ＭＨｚ〜３７００ＭＨｚの周波数帯域６３２が得られる。

【0073】

以上より、発振回路１は、ｆ_ＬＣ＝４００ＭＨｚ（＋）の場合においては、周波数ｆ２＝３４００ＭＨｚ〜３８００ＭＨｚの信号を出力可能である。

【0074】

次に、ｆ_ＬＣ＝４００ＭＨｚ（−）の場合においては、周波数ｆ１＝３０５０ＭＨｚ〜３１５０ＭＨｚの周波数帯域６０は、２６５０ＭＨｚ〜２７５０ＭＨｚの周波数帯域６４になり、周波数ｆ１＝３２５０ＭＨｚ〜３３５０ＭＨｚの周波数帯域６１は、２８５０ＭＨｚ〜２９５０ＭＨｚの周波数帯域６５になる。

【0075】

ここで、ミキサ５４の極性が正に設定された場合において、２６５０ＭＨｚ〜２７５０ＭＨｚの周波数帯域６４に５０ＭＨｚを加算すると、周波数ｆ２＝２７００ＭＨｚ〜２８００ＭＨｚの周波数帯域６４１が得られる。一方、ミキサ５４の極性が負に設定された場合において、２６５０ＭＨｚ〜２７５０ＭＨｚの周波数帯域６４から５０ＭＨｚを減算すると、周波数ｆ２＝２６００ＭＨｚ〜２７００ＭＨｚの周波数帯域６４２が得られる。

【0076】

同様に、ミキサ５４の極性が正に設定された場合において、２８５０ＭＨｚ〜２９５０ＭＨｚの周波数帯域６５に５０ＭＨｚを加算すると、周波数ｆ２＝２９００ＭＨｚ〜３０００ＭＨｚの周波数帯域６５１が得られる。一方、ミキサ５４の極性が負に設定された場合において、２８５０ＭＨｚ〜２９５０ＭＨｚの周波数帯域６５から５０ＭＨｚを減算すると、周波数ｆ２＝２８００ＭＨｚ〜２９００ＭＨｚの周波数帯域６５２が得られる。

【0077】

以上より、発振回路１は、ｆ_ＬＣ＝４００ＭＨｚ（−）の場合においては、周波数ｆ２＝２６００ＭＨｚ〜３０００ＭＨｚの信号を出力可能である。

【0078】

次に、微調整信号生成回路４０において、ＳＷ４６ａ及び４６ｂにより経路４８が選択され、ｆ_ＬＣ＝８００ＭＨｚでアップコンバートする場合について説明する。この場合、ミキサ５４の極性が正に設定される場合（ｆ_ＬＣ＝８００ＭＨｚ（＋）と記す）と、負に設定される場合（ｆ_ＬＣ＝８００ＭＨｚ（−）と記す）とがあり、前述のｆ_ＬＣ＝４００ＭＨｚ（＋）及びｆ_ＬＣ＝４００ＭＨｚ（−）の場合と同様な計算により周波数ｆ２が得られる。

【0079】

すなわち、発振回路１は、ｆ_ＬＣ＝８００ＭＨｚ（＋）の場合においては、周波数ｆ２＝３８００ＭＨｚ〜４２００ＭＨｚの信号を出力可能である。また、発振回路１は、ｆ_ＬＣ＝８００ＭＨｚ（−）の場合においては、周波数ｆ２＝２２００ＭＨｚ〜２６００ＭＨｚの信号を出力可能である。

【0080】

以上まとめると、本実施形態における発振回路１は、周波数ｆ２＝２２００ＭＨｚ〜４２００ＭＨｚという広範な発振周波数の信号を出力可能である。

【0081】

一方、従来の発振回路では、アップコンバートを行う手段を微調整信号生成回路に備えていないので、３０００ＭＨｚ〜３４００ＭＨｚの周波数幅程度しか発振周波数が得られなかった。これに対して、本実施形態における発振回路１では、４００ＭＨｚのみでのアップコンバートを行った場合でも帯域Ａ〜Ｃという広範な発振周波数が得られ、これに８００ＭＨｚのアップコンバートを加えると、さらに広範な帯域Ａ〜Ｅという広範な発振周波数が得られる。

【0082】

次に、本実施形態における発振回路１の動作について図３を用いて説明する。なお、図２に示した周波数帯域において、３０００ＭＨｚ以上３４００ＭＨｚ未満を帯域Ａ、３４００ＭＨｚ以上３８００ＭＨｚ未満を帯域Ｂ、２６００ＭＨｚ以上３０００ＭＨｚ未満を帯域Ｃ、３８００ＭＨｚ以上４２００ＭＨｚ以下を帯域Ｄ、２２００ＭＨｚ以上２６００ＭＨｚ未満を帯域Ｅと呼ぶ。

【0083】

制御部１２は、操作部１１によって設定された発振周波数（以下「設定発振周波数」という）が帯域Ａに含まれる周波数であるか否かを判断する（ステップＳ１１）。

【0084】

ステップＳ１１において、制御部１２は、設定発振周波数が帯域Ａに含まれる周波数であると判断しなかった場合には、設定発振周波数が帯域Ｂに含まれる周波数であるか否かを判断する（ステップＳ１２）。

【0085】

ステップＳ１２において、制御部１２は、設定発振周波数が帯域Ｂに含まれる周波数であると判断しなかった場合には、設定発振周波数が帯域Ｃに含まれる周波数であるか否かを判断する（ステップＳ１３）。

【0086】

ステップＳ１３において、制御部１２は、設定発振周波数が帯域Ｃに含まれる周波数であると判断しなかった場合には、設定発振周波数が帯域Ｄに含まれる周波数であるか否かを判断する（ステップＳ１４）。

【0087】

ステップＳ１１において、制御部１２は、設定発振周波数が帯域Ａに含まれる周波数であると判断した場合には、ＳＷ４６ａ及び４６ｂに制御信号を出力して経路４９を選択させる。すなわち、制御部１２は、微調整信号生成回路４０においてアップコンバートしない状態（ｆ_ＬＣ＝０Ｈｚ）に設定する（ステップＳ１５）。

【0088】

また、制御部１２は、設定発振周波数に応じて極性切替部３５及び５５に制御信号を出力し、ミキサ３４及び５４の極性を設定させる。例えば、制御部１２は、設定発振周波数が３２１０ＭＨｚ（周波数帯域６１２）である場合には、極性切替部３５にミキサ３４を正極性に、極性切替部５５にミキサ５４を負極性に設定させる。

【0089】

ステップＳ１２において、制御部１２は、設定発振周波数が帯域Ｂに含まれる周波数であると判断した場合には、ＳＷ４４、ＳＷ４６ａ及び４６ｂ、極性切替部４７に制御信号を出力し、ＳＷ４４には発振部４２を選択させ、ＳＷ４６ａ及び４６ｂには経路４８を選択させ、極性切替部４７にミキサ４５を正極性に設定させる。すなわち、制御部１２は、微調整信号生成回路４０においてｆ_ＬＣ＝４００ＭＨｚ（＋）でアップコンバートを行う状態に設定する（ステップＳ１６）。

【0090】

また、制御部１２は、設定発振周波数に応じて極性切替部３５及び５５に制御信号を出力し、ミキサ３４及び５４の極性を設定させる。例えば、制御部１２は、設定発振周波数が３５１０ＭＨｚ（周波数帯域６２１）である場合には、極性切替部３５にミキサ３４を負極性に、極性切替部５５にミキサ５４を正極性に設定させる。

【0091】

ステップＳ１３において、制御部１２は、設定発振周波数が帯域Ｃに含まれる周波数であると判断した場合には、ＳＷ４４、ＳＷ４６ａ及び４６ｂ、極性切替部４７に制御信号を出力し、ＳＷ４４には発振部４２を選択させ、ＳＷ４６ａ及び４６ｂには経路４８を選択させ、極性切替部４７にミキサ４５を負極性に設定させる。すなわち、制御部１２は、微調整信号生成回路４０においてｆ_ＬＣ＝４００ＭＨｚ（−）でアップコンバートを行う状態に設定する（ステップＳ１７）。

【0092】

また、制御部１２は、設定発振周波数に応じて極性切替部３５及び５５に制御信号を出力し、ミキサ３４及び５４の極性を設定させる。

【0093】

ステップＳ１４において、制御部１２は、設定発振周波数が帯域Ｄに含まれる周波数であると判断した場合には、ＳＷ４４、ＳＷ４６ａ及び４６ｂ、極性切替部４７に制御信号を出力し、ＳＷ４４には発振部４３を選択させ、ＳＷ４６ａ及び４６ｂには経路４８を選択させ、極性切替部４７にミキサ４５を正極性に設定させる。すなわち、制御部１２は、微調整信号生成回路４０においてｆ_ＬＣ＝８００ＭＨｚ（＋）でアップコンバートを行う状態に設定する（ステップＳ１８）。

【0094】

また、制御部１２は、設定発振周波数に応じて極性切替部３５及び５５に制御信号を出力し、ミキサ３４及び５４の極性を設定させる。

【0095】

ステップＳ１４において、制御部１２は、設定発振周波数が帯域Ｄに含まれる周波数であると判断しなかった場合、すなわち、設定発振周波数が帯域Ｅに含まれる周波数であると判断した場合には、ＳＷ４４、ＳＷ４６ａ及び４６ｂ、極性切替部４７に制御信号を出力し、ＳＷ４４には発振部４３を選択させ、ＳＷ４６ａ及び４６ｂには経路４８を選択させ、極性切替部４７にミキサ４５を負極性に設定させる。すなわち、制御部１２は、微調整信号生成回路４０においてｆ_ＬＣ＝８００ＭＨｚ（−）でアップコンバートを行う状態に設定する（ステップＳ１９）。

【0096】

また、制御部１２は、設定発振周波数に応じて極性切替部３５及び５５に制御信号を出力し、ミキサ３４及び５４の極性を設定させる。

【0097】

メインＰＬＬ５０は、微調整信号生成回路４０から出力信号Ｓ０を、粗調整信号生成回路２０から出力信号Ｓ１を入力する（ステップＳ２０）。

【0098】

ミキサ５４は、粗調整信号生成回路２０の出力信号Ｓ１とＶＣＯ５３の出力信号Ｓ２とを混合してＰＦＤ５１に出力する（ステップＳ２１）。

【0099】

ＰＦＤ５１は、微調整信号生成回路４０の出力信号Ｓ０とミキサ５４の出力信号とを比較して位相誤差信号をＬＦ５２に出力する（ステップＳ２２）。

【0100】

ＬＦ５２は、ＰＦＤ５１の出力信号を所定のループ帯域幅で帯域制限して通過させ、ＶＣＯ５３に出力する（ステップＳ２３）。

【0101】

ＶＣＯ５３は、ＬＦ５２からの入力電圧に応じた周波数の信号をミキサ５４に出力する。そして、メインＰＬＬ５０がロックされた状態では、ＶＣＯ５３は、設定発振周波数に一致した周波数信号を出力することとなる（ステップＳ２４）。

【0102】

以上のように、本実施形態における発振回路１は、粗調整信号生成回路２０の出力信号Ｓ１と、微調整信号生成回路４０によってアップコンバートされた出力信号Ｓ０とに基づいて信号を生成するメインＰＬＬ５０を備える構成としたので、従来よりも広範な発振周波数を発生することができる。

【0103】

また、本実施形態における発振回路１は、図７に示した従来のものとは異なり、複数の発振器やＶＣＯ、これらのいずれか１つを選択するスイッチ等を含む複雑な構成を大幅に簡略化できるので、回路規模の縮小化を図ることもできる。

【0104】

したがって、本実施形態における発振回路１は、広範な発振周波数が得られ、しかも回路規模の縮小化を図ることができる。

【0105】

また、図７に示した従来のものでは、多数の発振器が存在するため周波数信号の漏れによるスプリアスが発生するのでその対策として発振器群の別体化やシールド追加の構成が取られ、装置が大型化していた。これに対し、本実施形態における発振回路１は、従来の複雑な構成を簡略化できるので装置の小型化が図れ、シールドも不要となるのでコスト低減化を図ることもできる。

【0106】

また、本実施形態における発振回路１は、所定周波数のアップコンバートが可能な微調整信号生成回路４０を備えるので、粗調整信号生成回路２０の基準信号生成部２２の狭帯域化を図ることもできる。すなわち、本実施形態における発振回路１は、粗調整信号生成回路２０のコスト低減化を図ることもできる。

【0107】

なお、前述の実施形態では、メインＰＬＬ５０のミキサ５４にサブＰＬＬ３０の出力信号を入力する構成としたが、本発明はこれに限定されず、例えば、複数の周波数の中から選択された１つの周波数の信号をミキサ５４に入力する構成としても、従来よりも広範な発振周波数が得られ、しかも回路規模の縮小化を図ることができる。

【0108】

以上説明した発振回路１は、信号発生装置や信号解析装置等の測定装置において、局部発振信号を発生する発振回路として用いることができる。この種の測定装置は、本実施形態における発振回路１を備えることにより、前述のように、発振周波数の広範化、回路規模の縮小化、装置の小型化、コスト低減化を図ることができる。

【0109】

（第２実施形態）
まず、本発明に係る発振回路の第２実施形態における構成について説明する。

【0110】

図４に示すように、本実施形態における発振回路２は、第１実施形態における発振回路１（図１参照）の一部を変更したものである。したがって、発振回路１と同様な構成には同一の符号を付して説明を省略する。

【0111】

発振回路２は、粗調整信号生成回路７０を備えている。この粗調整信号生成回路７０は、基準信号生成部７１、ＳＷ７２、サブＰＬＬ８０を備えている。サブＰＬＬ８０は、ＶＣＯ８１及び８２、ＳＷ８３を備え、出力信号Ｓ３をメインＰＬＬ５０のミキサ５４に出力するようになっている。なお、２つのＶＣＯ８１及び８２に代えて、例えば、ＶＣＯよりも広い掃引幅をもち信号純度の高い発振器であるＹＴＯ（YIG Tuned Oscillator）を１つ用いる構成としてもよい。

【0112】

メインＰＬＬ５０は、微調整信号生成回路４０の出力信号Ｓ０と、粗調整信号生成回路７０の出力信号Ｓ３とを入力し、これらの信号に基づいて出力信号Ｓ４を出力するようになっている。

【0113】

基準信号生成部７１は、本実施形態では４８００ＭＨｚの基準信号を生成するものである。

【0114】

ＳＷ７２には、基準信号生成部２２及び７２が接続されている。ＳＷ７２は、基準信号生成部２２及び７２のいずれか一方の基準信号を選択してミキサ３４に出力するようになっている。このＳＷ７２は、制御部１２からの制御信号に基づいて選択動作を行うようになっている。

【0115】

ＶＣＯ８１は、ＳＷ７２によって基準信号生成部２２が選択された場合には、ＬＦ３２からの入力電圧に応じた周波数の信号をＳＷ８３に出力するようになっている。

【0116】

ＶＣＯ８２は、ＳＷ７２によって基準信号生成部７１が選択された場合には、ＬＦ３２からの入力電圧に応じた周波数の信号をＳＷ８３に出力するようになっている。

【0117】

ＳＷ８３は、制御部１２からの制御信号に基づいて、ＶＣＯ８１及び８２のいずれか一方の出力信号を選択するようになっている。例えば、ＳＷ８３は、ＶＣＯ８１の出力信号を選択した場合には、その出力信号をミキサ３４及び５４に出力するようになっている。また、ＳＷ８３は、ＶＣＯ８２を選択した場合には、その出力信号をミキサ３４及び５４に出力するようになっている。

【0118】

次に、本実施形態における発振回路２が出力可能な発振周波数について図５を用いて説明する。

【0119】

基準信号生成部２２は、第１実施形態で述べたように３２００ＭＨｚの基準信号を生成するものとしているので、ＳＷ７２によって基準信号生成部２２が選択された場合には、図５に示すように、第１実施形態と同様に帯域Ａ〜Ｅを含む発振周波数、すなわち、２２００ＭＨｚ〜４２００ＭＨｚの発振周波数の信号Ｓ４を生成することができる。

【0120】

一方、基準信号生成部７１は、４８００ＭＨｚの基準信号を生成するので、ＳＷ７２によって基準信号生成部７１が選択された場合には、図５に示すように、帯域Ｆ〜Ｊを含む発振周波数、すなわち、３８００ＭＨｚ〜５８００ＭＨｚという広範な発振周波数の信号Ｓ４も生成することができる。なお、帯域Ｆ〜Ｊの発振周波数の生成は、第１実施形態で説明した帯域Ａ〜Ｅの発振周波数と同じ考え方で生成することができるので、その説明を省略する。

【0121】

したがって、発振回路２は、２２００ＭＨｚ〜５８００ＭＨｚという広範な発振周波数の信号Ｓ４を生成することができる。

【0122】

次に、本実施形態における発振回路２の動作について図６を用いて説明する。

【0123】

制御部１２は、操作部１１によって設定された設定発振周波数が２２００ＭＨｚ以上、４２００ＭＨｚ以下であるか否かを判断する（ステップＳ３１）。

【0124】

ステップＳ３１において、制御部１２は、設定発振周波数が２２００ＭＨｚ以上、４２００ＭＨｚ以下であると判断した場合、すなわち、設定発振周波数が帯域Ａ〜Ｅのいずれかに含まれる場合には、図３に示したフローチャートに示した各ステップの処理に基づいて設定発振周波数を生成する（ステップＳ３２）。

【0125】

ステップＳ３１において、制御部１２は、設定発振周波数が２２００ＭＨｚ以上、４２００ＭＨｚ以下であると判断しなかった場合には、設定発振周波数が４２００ＭＨｚを越え、５８００ＭＨｚ以下であるか否かを判断する（ステップＳ３３）。

【0126】

ステップＳ３３において、制御部１２は、設定発振周波数が４２００ＭＨｚを越え、５８００以下であると判断した場合、すなわち、設定発振周波数が帯域Ｆ〜Ｉのいずれかに含まれる場合には、図３に示したフローチャートに示した各ステップの処理に基づき、第１実施形態の基準信号生成部２２に代えて、４８００ＭＨｚの基準信号を生成する基準信号生成部７１を用いて設定発振周波数を生成する（ステップＳ３４）。

【0127】

以上のように、本実施形態における発振回路２は、第１実施形態の基準信号生成部２２に加えて基準信号生成部７１も選択可能な構成としたので、第１実施形態における発振回路１よりもさらに広範な発振周波数を生成することができる。

【0128】

なお、前述の実施形態では、２つの基準信号生成部２２及び７２を備える構成としたが、本発明はこれに限定されず、３つ以上の基準信号生成部を備え、これらのうちの１つをＳＷ７２が選択する構成とすれば、簡易な構成でさらに広範な発振周波数を生成することができる。

【産業上の利用可能性】

【0129】

以上のように、本発明に係る発振回路及び発振方法は、広範な発振周波数が得られ、しかも回路規模の縮小化を図ることができるという効果を有し、信号発生装置や信号解析装置等の測定装置に用いられる発振回路及び発振方法として有用である。

【符号の説明】

【0130】

１、２ 発振回路
３０ サブＰＬＬ（第２の位相同期ループ回路）
３１ ＰＦＤ（第２の位相周波数比較器）
３２ ＬＦ（第２のフィルタ手段）
３３ ＶＣＯ（第２の電圧制御発振器）
３４ ミキサ（第２の混合手段）
４０ 微調整信号生成回路（信号生成回路）
４１ 比較信号生成部（信号生成手段）
４２、４３ 発振部（信号生成手段）
４４ ＳＷ（出力信号選択手段）
４５ ミキサ（アップコンバート手段）
４６ａ、４６ｂ ＳＷ（出力手段）
５０ メインＰＬＬ（位相同期ループ回路、第１の位相同期ループ回路）
５１ ＰＦＤ（位相周波数比較器、第１の位相周波数比較器）
５２ ＬＦ（フィルタ手段、第１のフィルタ手段）
５３ ＶＣＯ（電圧制御発振器、第１の電圧制御発振器）
５４ ミキサ（混合手段、第１の混合手段）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】