特開 2017-175260 発振回路及び発振方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2017-175260(P2017-175260A)

(43)【公開日】2017年9月28日

(54)【発明の名称】発振回路及び発振方法

(51)【国際特許分類】

   H03L 7/185 20060101AFI20170901BHJP

   H03L 7/22 20060101ALI20170901BHJP

【ＦＩ】

   H03L7/185

   H03L7/22

【審査請求】有

【請求項の数】3

【出願形態】ＯＬ

【全頁数】10

(21)【出願番号】特願2016-56803(P2016-56803)

(22)【出願日】2016年3月22日

(71)【出願人】

【識別番号】000000572

【氏名又は名称】アンリツ株式会社

(74)【代理人】

【識別番号】100072604

【弁理士】

【氏名又は名称】有我 軍一郎

(72)【発明者】

【氏名】倉光 康太

(72)【発明者】

【氏名】大谷 暢

【テーマコード（参考）】

5J106

【Ｆターム（参考）】

5J106QQ12

5J106RR04

5J106RR06

5J106RR20

(57)【要約】

【課題】回路構成の簡易化を図ることができる発振回路及び発振方法を提供する。
【解決手段】発振回路１０は、メインＰＬＬ３０及びサブＰＬＬ２０を備え、メインＰＬＬ３０は、第１の信号の位相と第２の信号の位相との差に応じた電圧を有する電圧信号を出力するＰＦＤ３２と、電圧信号の電圧に応じた周波数の信号を出力信号として出力するＶＣＯ３４と、所定の入力信号とＶＣＯ３４の出力信号とを混合し、ＶＣＯ３４の出力信号の周波数から所定の入力信号の周波数を減算した周波数の信号を第２の信号としてＰＦＤ３２に出力するミキサ３５と、を備え、サブＰＬＬ２０は、入力電圧に応じた周波数の信号を所定の入力信号としてミキサ３５に出力するＶＣＯ２４と、ＶＣＯ３４の出力信号の周波数から第１の信号の周波数を減算した周波数の信号を出力させる電圧をＶＣＯ２４に印加する電圧印加回路２１と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１及び第２の位相同期ループ回路（２０、３０）を備え、
前記第１の位相同期ループ回路（３０）は、
第１の信号の位相と第２の信号の位相との差に応じた電圧を有する電圧信号を出力する電圧信号出力手段（３２）と、
前記電圧信号の電圧に応じた周波数の信号を出力信号として出力する第１の電圧制御発振器（３４）と、
所定の入力信号と前記出力信号とを混合し、前記出力信号の周波数（ｆ_Ｍａｉｎ（Ｖ_ｔ））から前記所定の入力信号の周波数（ｆ_Ｓｕｂ（Ｖ_ｔ））を減算した周波数の信号を前記第２の信号として前記電圧信号出力手段に出力する混合手段（３５）と、
を備え、
前記第２の位相同期ループ回路（２０）は、
入力電圧に応じた周波数の信号を前記所定の入力信号として前記混合手段に出力する第２の電圧制御発振器（２４）と、
前記出力信号の周波数（ｆ_Ｍａｉｎ（Ｖ_ｔ））から前記第１の信号の周波数（ｆ_Ｒｅｆ）を減算した周波数の信号（ｆ_Ｓｕｂ（Ｖ_ｔ））を出力させる電圧を前記第２の電圧制御発振器に印加する電圧印加手段（２１）と、
を備えたことを特徴とする発振回路。

【請求項2】

前記電圧信号の電圧と前記出力信号の周波数との関係を示す第１の電圧周波数テーブルと、前記第２の電圧制御発振器の入力電圧と出力周波数との関係を示す第２の電圧周波数テーブルとを記憶する記憶手段（１２ａ）をさらに備え、
前記電圧印加手段は、前記第１及び前記第２の電圧周波数テーブルに基づいて前記第２の電圧制御発振器に電圧を印加するものであることを特徴とする請求項１に記載の発振回路。

【請求項3】

請求項１に記載の発振回路を用いた発振方法であって、
前記電圧信号の電圧と前記出力信号の周波数との関係を示す第１の電圧周波数テーブルを取得する第１の電圧周波数テーブル取得ステップ（Ｓ１２）と、
前記第２の電圧制御発振器の入力電圧と出力周波数との関係を示す第２の電圧周波数テーブルを取得する第２の電圧周波数テーブル取得ステップ（Ｓ２３）と、
前記第１の電圧周波数テーブルに基づいて、設定された発振周波数に対応する前記第２の電圧制御発振器の出力周波数を求める出力周波数算出ステップ（Ｓ３２）と、
前記第２の電圧周波数テーブル及び前記出力周波数算出ステップで求めた出力周波数に基づいて前記第２の電圧制御発振器の入力電圧を取得する入力電圧取得ステップ（Ｓ３３）と、
前記入力電圧取得ステップで取得した前記第２の電圧制御発振器の入力電圧を前記第２の電圧制御発振器に印加する電圧印加ステップ（Ｓ３４）と、
を含むことを特徴とする発振方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、例えば、信号発生装置や信号解析装置等の測定装置に使用される発振回路及び発振方法に関する。

【背景技術】

【0002】

従来、例えば、信号発生装置や信号解析装置等の測定装置には位相同期ループ（Phase Locked Loop：ＰＬＬ）回路が使用されている。ＰＬＬ回路は、電圧制御発振器（Voltage Controlled Oscillator：ＶＣＯ）を備え、入力信号にＶＣＯの出力信号を位相同期させる構成を有している。

【0003】

ＰＬＬ回路により高周波のローカル信号を生成する構成の測定装置では、ＶＣＯの出力信号を低周波の信号に変換する手段が必要となり、その手段として例えばミキサが用いられる。従来、この種の測定装置は、一般に、複数のＰＬＬ回路がミキサを介して多段接続される構成を備えている（例えば、特許文献１参照）。

【0004】

図７は、特許文献１の図６に記載の従来の発振回路を簡略化して示した図である。図７に示すように、従来の発振回路１００は、比較信号生成部１０１、メインＰＬＬ１０２、比較信号生成部１０３、基準信号生成部１０４、サブＰＬＬ１１０を備えている。

【0005】

サブＰＬＬ１１０は、ＰＦＤ（位相周波数比較器）１１１、ＬＦ（ループフィルタ）１１２、ＶＣＯ１１３、ミキサ１１４、入力電圧取得部１２０を備えている。入力電圧取得部１２０は、サブＰＬＬ１１０が周波数ｆ_Ｓｕｂ（Ｖ_ｔ）の信号を出力する際のＶＣＯ１１３の入力電圧Ｖ_ｔを取得するものである。この入力電圧取得部１２０は、ＡＤＣ（アナログデジタルコンバータ）１２１、ＳＷ（スイッチ）１２２及び１２３、分周器１２４を備えている。入力電圧取得部１２０が必要な理由は、ＶＣＯ１１３の入力電圧Ｖ_ｔと出力周波数ｆ_Ｓｕｂ（Ｖ_ｔ）とが非線形であるからである。

【0006】

なお、図示を省略したが、メインＰＬＬ１０２もサブＰＬＬ１１０と同様に、メインＰＬＬ１０２が有するＶＣＯの入力電圧Ｖ_ｔを取得する入力電圧取得部を備えている。

【0007】

この構成において、従来の発振回路１００は、分周器１２４を経由する経路をＳＷ１２２及び１２３に選択させることにより、工場出荷時に、Ｖｔと周波数ｆ_Ｓｕｂ（Ｖ_ｔ）との関係を示すテーブルデータを記憶するようになっている。

【0008】

実使用時には、従来の発振回路１００は、ミキサ１１４を経由する経路をＳＷ１２２及び１２３に選択させ、予め記憶されたテーブルデータに基づいて、所望の周波数の信号をメインＰＬＬ１０２に出力することができるようになっている。

【先行技術文献】

【特許文献】

【0009】

【特許文献1】特開２０１５−８４０８号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

しかしながら、従来の発振回路では、ＶＣＯの入力電圧を予め取得するために入力電圧取得部という専用の回路が必要であるので、回路構成が複雑になるという課題があった。

【0011】

本発明は、前述のような事情に鑑みてなされたもので、回路構成の簡易化を図ることができる発振回路及び発振方法を提供することを目的とする。

【課題を解決するための手段】

【0012】

本発明の請求項１に係る発振回路は、第１及び第２の位相同期ループ回路（２０、３０）を備え、前記第１の位相同期ループ回路（３０）は、第１の信号の位相と第２の信号の位相との差に応じた電圧を有する電圧信号を出力する電圧信号出力手段（３２）と、前記電圧信号の電圧に応じた周波数の信号を出力信号として出力する第１の電圧制御発振器（３４）と、所定の入力信号と前記出力信号とを混合し、前記出力信号の周波数（ｆ_Ｍａｉｎ（Ｖ_ｔ））から前記所定の入力信号の周波数（ｆ_Ｓｕｂ（Ｖ_ｔ））を減算した周波数の信号を前記第２の信号として前記電圧信号出力手段に出力する混合手段（３５）と、を備え、前記第２の位相同期ループ回路（２０）は、入力電圧に応じた周波数の信号を前記所定の入力信号として前記混合手段に出力する第２の電圧制御発振器（２４）と、前記出力信号の周波数（ｆ_Ｍａｉｎ（Ｖ_ｔ））から前記第１の信号の周波数（ｆ_Ｒｅｆ）を減算した周波数（ｆ_Ｓｕｂ（Ｖ_ｔ））の信号を出力させる電圧を前記第２の電圧制御発振器に印加する電圧印加手段（２１）と、を備えた構成を有している。

【0013】

この構成により、本発明の請求項１に係る発振回路は、電圧印加手段が、出力信号の周波数から第１の信号の周波数を減算した周波数の信号を出力させる電圧を第２の電圧制御発振器に印加するので、従来のものとは異なり、第２の電圧制御発振器のチューニング電圧を予め取得するための専用の回路を必要としないので、回路構成の簡易化を図ることができる。

【0014】

本発明の請求項２に係る発振回路は、前記電圧信号の電圧と前記出力信号の周波数との関係を示す第１の電圧周波数テーブルと、前記第２の電圧制御発振器の入力電圧と出力周波数との関係を示す第２の電圧周波数テーブルとを記憶する記憶手段（１２ａ）をさらに備え、前記電圧印加手段は、前記第１及び前記第２の電圧周波数テーブルに基づいて前記第２の電圧制御発振器に電圧を印加するものである構成を有している。

【0015】

この構成により、本発明の請求項２に係る発振回路は、電圧印加手段が、第１及び第２の電圧周波数テーブルに基づいて第２の電圧制御発振器に電圧を印加するので、従来のものとは異なり、電圧制御発振器のチューニング電圧を予め取得するための専用の回路を必要としないので、回路構成の簡易化を図ることができる。

【0016】

本発明の請求項３に係る発振方法は、請求項１に記載の発振回路を用いた発振方法であって、前記電圧信号の電圧と前記出力信号の周波数との関係を示す第１の電圧周波数テーブルを取得する第１の電圧周波数テーブル取得ステップ（Ｓ１２）と、前記第２の電圧制御発振器の入力電圧と出力周波数との関係を示す第２の電圧周波数テーブルを取得する第２の電圧周波数テーブル取得ステップ（Ｓ２３）と、前記第１の電圧周波数テーブルに基づいて、設定された発振周波数に対応する前記第２の電圧制御発振器の出力周波数を求める出力周波数算出ステップ（Ｓ３２）と、前記第２の電圧周波数テーブル及び前記出力周波数算出ステップで求めた出力周波数に基づいて前記第２の電圧制御発振器の入力電圧を取得する入力電圧取得ステップ（Ｓ３３）と、前記入力電圧取得ステップで取得した前記第２の電圧制御発振器の入力電圧を前記第２の電圧制御発振器に印加する電圧印加ステップ（Ｓ３４）と、を含む構成を有している。

【0017】

この構成により、本発明の請求項３に係る発振方法は、第１及び第２の電圧周波数テーブルに基づいて第２の電圧制御発振器に電圧を印加するので、従来のものとは異なり、第２の電圧制御発振器のチューニング電圧を予め取得するための専用の回路を必要としないので、回路構成の簡易化を図ることができる。

【発明の効果】

【0018】

本発明は、回路構成の簡易化を図ることができるという効果を有する発振回路及び発振方法を提供することができるものである。

【図面の簡単な説明】

【0019】

【図1】本発明の一実施形態における発振回路のブロック構成図である。

【図2】本発明の一実施形態における発振回路において、メインＶＣＯテーブル取得モードにおける動作を説明するためのフローチャートである。

【図3】本発明の一実施形態における発振回路のメインＶＣＯテーブルの一例を示す図である。

【図4】本発明の一実施形態における発振回路において、サブＶＣＯテーブル取得モードにおける動作を説明するためのフローチャートである。

【図5】本発明の一実施形態における発振回路のサブＶＣＯテーブルの一例を示す図である。

【図6】本発明の一実施形態における発振回路において、通常モードにおける動作を説明するためのフローチャートである。

【図7】従来の発振回路を簡略化して示した図である。

【発明を実施するための形態】

【0020】

以下、本発明の実施形態について図面を用いて説明する。

【0021】

まず、本発明に係る発振回路の一実施形態における構成について説明する。

【0022】

図１に示すように、本実施形態における発振回路１０は、操作部１１、制御部１２、サブＰＬＬ２０、メインＰＬＬ３０を備えている。

【0023】

発振回路１０は、サブＰＬＬ２０の後述するＶＣＯ２４の入力電圧と出力周波数との関係を示すサブＶＣＯテーブルのデータを取得するためのサブＶＣＯテーブル取得モードを有する。また、発振回路１０は、メインＰＬＬ３０の後述するＶＣＯ３４の入力電圧と出力周波数との関係を示すメインＶＣＯテーブルのデータを取得するためのメインＶＣＯテーブル取得モードを有する。さらに、発振回路１０は、操作部１１を介して入力された情報に基づいて所定周波数の信号を出力するための通常モードを有する。なお、メインＶＣＯテーブルは、第１の電圧周波数テーブルの一例であり、サブＶＣＯテーブルは、第２の電圧周波数テーブルの一例である。

【0024】

操作部１１は、例えば、発振回路１０の発振周波数を設定するために利用者が操作するものである。この操作部１１は、例えば、キーボード、ダイヤル又はマウスのような入力デバイス、所定の情報を表示するディスプレイ、これらを制御する制御回路やソフトウェア等で構成されている。

【0025】

制御部１２は、ＣＰＵ、ＲＯＭ、ＲＡＭ、各種インタフェースが接続される入出力回路等を備えたマイクロコンピュータを含む。例えば、制御部１２は、ＲＯＭに予め格納された制御プログラムを実行させることにより、操作部１１によって設定された発振周波数に基づいて、サブＰＬＬ２０及びメインＰＬＬ３０を制御するようになっている。

【0026】

また、制御部１２は、メインＶＣＯテーブル及びサブＶＣＯテーブルのデータや、これらのテーブルに関連するデータ等を記憶するテーブルメモリ１２ａを備えている。このテーブルメモリ１２ａは、記憶手段の一例である。

【0027】

また、制御部１２は、後述するＶＣＯ２４及びＶＣＯ３４の出力周波数を取得する手段と、後述するＡＤＣ４１が取得したＶＣＯ３４の入力電圧を取得する手段と、を備えている。

【0028】

サブＰＬＬ２０は、電圧印加回路２１、ＰＬＬ回路２２、ＳＷ２３、ＶＣＯ２４を備えている。このサブＰＬＬ２０は、第２の位相同期ループ回路の一例である。

【0029】

電圧印加回路２１は、例えばＤＡＣ（デジタルアナログコンバータ）で構成され、制御部１２からの制御信号に基づいて、ＳＷ２３を介して所定の電圧をＶＣＯ２４に印加するようになっている。この電圧印加回路２１は、電圧印加手段の一例である。

【0030】

ＰＬＬ回路２２は、制御部１２からの制御信号に基づいて、ＶＣＯ２４の出力信号を入力し、ＳＷ２３を介して所定の電圧をＶＣＯ２４に印加するようになっている。

【0031】

ＳＷ２３は、制御部１２からの制御信号に基づいて、電圧印加回路２１又はＰＬＬ回路２２とＶＣＯ２４とを接続するようになっている。

【0032】

ＶＣＯ２４は、入力電圧（以下「Ｖ_ｔ」と表す）に応じた周波数の信号をＰＬＬ回路２２及びミキサ３５（後述）に出力するようになっている。このＶＣＯ２４の出力信号の周波数（以下「ｆ_Ｓｕｂ（Ｖ_ｔ）」と表す）は、制御部１２によって取得されるようになっている。なお、ＶＣＯ２４は、第２の電圧制御発振器の一例である。

【0033】

メインＰＬＬ３０は、比較信号生成部３１、ＰＦＤ３２、ＬＦ３３、ＶＣＯ３４、ミキサ３５、入力電圧取得部４０を備えている。このメインＰＬＬ３０は、第１の位相同期ループ回路の一例である。

【0034】

比較信号生成部３１は、例えばＤＤＳ（Direct Digital Synthesizer）で構成され、制御部１２からの制御信号に基づいて生成した比較信号をＰＦＤ３２に出力するようになっている。比較信号生成部３１が生成した比較信号の周波数を以下「ｆ_Ｒｅｆ」と表す。本実施形態では、比較信号生成部３１は、周波数ｆ_Ｒｅｆ＝５０ＭＨｚの比較信号を生成するものとする。

【0035】

ＰＦＤ３２は、比較信号生成部３１の出力信号とミキサ３５の出力信号とを比較して位相誤差信号（電圧信号）をＬＦ３３に出力するようになっている。このＰＦＤ３２は、電圧信号出力手段の一例である。

【0036】

ＬＦ３３は、所定のループ帯域幅を有し、ＰＦＤ３２の出力信号をループ帯域幅で通過させてＶＣＯ３４に出力するようになっている。

【0037】

ＶＣＯ３４は、通常モードにおいて、ＬＦ３３からの入力電圧に応じた周波数の信号をＳＷ４２（後述）を経由してミキサ３５に出力するとともに、発振回路１０の出力信号として外部に出力するようになっている。このＶＣＯ３４の出力信号の周波数は、制御部１２によって取得されるようになっている。なお、ＶＣＯ３４は、第１の電圧制御発振器の一例である。ＶＣＯ３４の入力電圧は、サブＰＬＬ２０のＶＣＯ２４の入力電圧Ｖｔによって変化するので、Ｖ_Ｍａｉｎ（Ｖ_ｔ）と表す。また、ＶＣＯ３４の出力周波数をｆ_Ｍａｉｎ（Ｖ_ｔ）と表す。

【0038】

ミキサ３５は、通常モードにおいて、サブＰＬＬ２０の出力信号とＶＣＯ３４の出力信号とを混合し、ＳＷ４３（後述）を経由してＰＦＤ３２に出力するようになっている。このミキサ３５の出力周波数は、ｆ_Ｍａｉｎ（Ｖ_ｔ）からｆ_Ｓｕｂ（Ｖ_ｔ）を減算した値となり、メインＰＬＬ３０のロック状態においてはｆ_Ｒｅｆと一致する周波数となる。なお、ミキサ３５は、混合手段の一例である。

【0039】

入力電圧取得部４０は、ＡＤＣ４１、ＳＷ４２及び４３、分周器４４を備えている。

【0040】

ＡＤＣ４１は、ＶＣＯ３４の入力電圧をアナログ値からデジタル値に変換するようになっている。ＡＤＣ４１によってデジタル値に変換された電圧値のデータは、制御部１２によって取得されるようになっている。

【0041】

ＳＷ４２及び４３は、制御部１２からの制御信号に基づいて、分周器４４を経由する経路と、ミキサ３５を経由する経路とを切り替えるようになっている。分周器４４を経由する経路は、メインＶＣＯテーブルのデータを取得する場合の経路である。ミキサ３５を経由する経路は、発振回路１０に通常の動作をさせる場合の経路である。すなわち、ＳＷ４２及び４３は、メインＶＣＯテーブル取得モードと通常モードとを切り替えるようになっている。

【0042】

分周器４４は、メインＶＣＯテーブル取得モードにおいて、制御部１２からの制御信号に基づいて、ＶＣＯ３４の出力周波数を１／Ｎ（Ｎ：２以上の整数）に分周するようになっている。

【0043】

次に、本実施形態における発振回路１０のメインＶＣＯテーブル取得モードにおける動作について図２を用いて説明する。このメインＶＣＯテーブル取得モードの動作は、例えば工場出荷時に実行される。

【0044】

制御部１２は、分周器４４を経由する経路をＳＷ４２及び４３に選択させるための制御信号をＳＷ４２及び４３に出力し、メインＶＣＯテーブル取得モードを設定する（ステップＳ１１）。その結果、ＳＷ４２及び４３は、分周器４４を経由する経路を選択する。

【0045】

制御部１２は、比較信号を生成させるための制御信号を比較信号生成部３１に出力するとともに、分周器４４の分周比を変化させるための制御信号を分周器４４に出力し、メインＶＣＯテーブルのデータを取得する（ステップＳ１２）。

【0046】

具体的には、制御部１２は、ｆ_Ｒｅｆ＝５０ＭＨｚの比較信号を比較信号生成部３１に生成させて出力させ、分周器４４の分周比に応じて変化するＶＣＯ３４の入力電圧Ｖ_Ｍａｉｎ（Ｖ_ｔ）をＡＤＣ４１に取得させる。これと並行して、制御部１２は、ＶＣＯ３４の入力電圧Ｖ_Ｍａｉｎ（Ｖ_ｔ）に対するＶＣＯ３４の出力周波数ｆ_Ｍａｉｎ（Ｖ_ｔ）を取得する。その結果、図３に示すようなテーブルが得られる。

【0047】

図３は、メインＶＣＯテーブルの一例を示している。図３に示すように、入力電圧Ｖ_Ｍａｉｎ（Ｖ_ｔ）＝Ｖ１１、Ｖ１２、Ｖ１３、・・・にそれぞれ対応したＶＣＯ３４の出力周波数ｆ_Ｍａｉｎ（Ｖ_ｔ）＝ｆ１１、ｆ１２、ｆ１３、・・・が得られている。

【0048】

制御部１２は、メインＶＣＯテーブルのデータを取得した後、メインＶＣＯテーブル及びｆ_Ｒｅｆのデータをテーブルメモリ１２ａに記憶する（ステップＳ１３）。

【0049】

次に、本実施形態における発振回路１０のサブＶＣＯテーブル取得モードにおける動作について図４を用いて説明する。このサブＶＣＯテーブル取得モードの動作は、例えば工場出荷時に実行される。

【0050】

制御部１２は、メインＶＣＯテーブル及びｆ_Ｒｅｆのデータをテーブルメモリ１２ａから読み出す（ステップＳ２１）。

【0051】

制御部１２は、ｆ_Ｒｅｆのデータと、メインＶＣＯテーブルに含まれるｆ_Ｍａｉｎ（Ｖ_ｔ）の各データとに基づいて、ｆ_Ｍａｉｎ（Ｖ_ｔ）ごとに、ＶＣＯ２４の出力信号の周波数ｆ_Ｓｕｂ（Ｖ_ｔ）を［数１］により算出する（ステップＳ２２）。

【0052】

［数１］
ｆ_Ｓｕｂ（Ｖ_ｔ）＝ｆ_Ｍａｉｎ（Ｖ_ｔ）−ｆ_Ｒｅｆ

【0053】

具体的には、ｆ_Ｒｅｆ＝５０ＭＨｚとしているので、図３に示された値を用いると、制御部１２は、ｆ_Ｓｕｂ（Ｖ_ｔ）＝ｆ１１−５０ＭＨｚ、ｆ１２−５０ＭＨｚ、ｆ１３−５０ＭＨｚ、・・・の各値を算出する。

【0054】

制御部１２は、ＳＷ２３を制御して電圧印加回路２１とＶＣＯ２４とを接続し、ステップＳ２２で算出した各ｆ_Ｓｕｂ（Ｖ_ｔ）の周波数が得られるＶ_ｔをｆ_Ｓｕｂ（Ｖ_ｔ）ごとに求め、サブＶＣＯテーブルのデータを取得する（ステップＳ２３）。

【0055】

図５は、サブＶＣＯテーブルの一例を示している。図５に示すように、ｆ_Ｓｕｂ（Ｖ_ｔ）＝ｆ２１、ｆ２２、ｆ２３、・・・に対応した入力電圧Ｖ_ｔ＝Ｖ２１、Ｖ２２、Ｖ２３、・・・が得られている。

【0056】

ここで、例えば、ｆ_Ｓｕｂ（Ｖ_ｔ）＝ｆ２１は、ｆ_Ｒｅｆ＝５０ＭＨｚのデータと、メインＶＣＯテーブル（図３参照）に含まれるｆ_Ｍａｉｎ（Ｖ_ｔ）＝ｆ１１のデータとに基づいて、［数１］により、ｆ１１−５０ＭＨｚ＝ｆ２１と算出した値である。

【0057】

制御部１２は、サブＶＣＯテーブルのデータを取得した後、サブＶＣＯテーブルのデータをテーブルメモリ１２ａに記憶する（ステップＳ２４）。

【0058】

制御部１２は、ミキサ３５を経由する経路を選択させるための制御信号をＳＷ４２及び４３に出力するとともに、ＰＬＬ回路２２とＶＣＯ２４とを接続させるための制御信号をＳＷ２３に出力し、通常モードに切り替える（ステップＳ２５）。

【0059】

以上のように、本実施形態における発振回路１０は、従来のものとは異なり、専用の回路を備えることなくサブＶＣＯテーブルのデータを取得することができるので、回路構成の簡易化を図ることができる。

【0060】

次に、本実施形態における発振回路１０の通常モードにおける動作について図６を用いて説明する。この通常モードの動作は、例えば、発振回路１０の工場出荷後に実行される。

【0061】

制御部１２は、操作部１１を介して設定された発振回路１０の発振周波数、すなわちｆ_Ｍａｉｎ（Ｖ_ｔ）の情報を取得する（ステップＳ３１）。

【0062】

制御部１２は、テーブルメモリ１２ａに記憶されたメインＶＣＯテーブルを参照し、ｆ_Ｒｅｆ及びｆ_Ｍａｉｎ（Ｖ_ｔ）に基づき、設定された発振周波数に対応するｆ_Ｓｕｂ（Ｖ_ｔ）を［数１］により算出する（ステップＳ３２）。

【0063】

制御部１２は、テーブルメモリ１２ａに記憶されたサブＶＣＯテーブルを参照し、ステップＳ３２において算出したｆ_Ｓｕｂ（Ｖ_ｔ）に基づき、Ｖ_ｔを取得する（ステップＳ３３）。なお、サブＶＣＯテーブルからＶ_ｔが取得できない場合には、例えば補間によりＶ_ｔを求める。

【0064】

制御部１２は、ＰＬＬ回路２２の出力電圧が、ステップＳ３３において取得したＶ_ｔになるよう制御信号をＰＬＬ回路２２に出力すると、ＶＣＯ２４にはＶ_ｔが印加される（ステップＳ３４）。その結果、発振回路１０は、操作部１１を介して設定された発振周波数を有する信号を出力することとなる。

【0065】

以上のように、本実施形態における発振回路１０は、メインＶＣＯテーブル及びサブＶＣＯテーブルに基づいてＶＣＯ２４に電圧を印加するため、従来のものとは異なり、ＶＣＯ２４のチューニング電圧を予め取得するための専用の回路を必要としないので、回路構成の簡易化を図ることができる。

【0066】

以上説明した発振回路１０は、信号発生装置や信号解析装置等の測定装置において、局部発振信号を発生する発振回路として用いることができる。この種の測定装置は、本実施形態における発振回路１０を備えることにより、前述のように、回路構成の簡易化を図ることができる。

【産業上の利用可能性】

【0067】

以上のように、本発明に係る発振回路及び発振方法は、回路構成の簡易化を図ることができるという効果を有し、信号発生装置や信号解析装置等の測定装置に使用される発振回路及び発振方法として有用である。

【符号の説明】

【0068】

１０ 発振回路
１２ａ テーブルメモリ（記憶手段）
２０ サブＰＬＬ（第２の位相同期ループ回路）
２１ 電圧印加回路（電圧印加手段）
２４ ＶＣＯ（第２の電圧制御発振器）
３０ メインＰＬＬ（第１の位相同期ループ回路）
３２ ＰＦＤ（電圧信号出力手段）
３４ ＶＣＯ（第１の電圧制御発振器）
３５ ミキサ（混合手段）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】