特開 2017-191688 電気特性の検査方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2017-191688(P2017-191688A)

(43)【公開日】2017年10月19日

(54)【発明の名称】電気特性の検査方法

(51)【国際特許分類】

   H01R 33/76 20060101AFI20170922BHJP

   H01R 11/01 20060101ALI20170922BHJP

【ＦＩ】

   H01R33/76 A

   H01R11/01 501E

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

【全頁数】10

(21)【出願番号】特願2016-79852(P2016-79852)

(22)【出願日】2016年4月12日

(71)【出願人】

【識別番号】000108410

【氏名又は名称】デクセリアルズ株式会社

(74)【代理人】

【識別番号】100113424

【弁理士】

【氏名又は名称】野口 信博

(72)【発明者】

【氏名】本庄 慶司

(72)【発明者】

【氏名】大和田 保

(72)【発明者】

【氏名】樋口 靖幸

(72)【発明者】

【氏名】金子 純一

【テーマコード（参考）】

5E024

【Ｆターム（参考）】

5E024CA08

5E024CA13

5E024CA18

5E024CB06

(57)【要約】

【課題】半導体装置の電極が突出していない場合でも半導体装置の電気特性の検査を行うことができる電気特性の検査方法を提供する。
【解決手段】半導体装置の電極に、導電性粒子を含有する異方性導電フィルムを貼り付ける貼付工程（Ａ）と、異方性導電フィルムを介して半導体装置の電極にプローブを押し当て、半導体装置の電気特性を検査する検査工程（Ｂ）とを有する。検査工程（Ｂ）では、半導体装置のパッド電極１３ａとプローブ３０とが異方性導電フィルム２０の導電性粒子２０ａを介して接続される。
【選択図】図２

【特許請求の範囲】

【請求項1】

半導体装置の電極に、導電性粒子を含有する異方性導電フィルムを貼り付ける貼付工程と、
前記異方性導電フィルムを介して前記半導体装置の電極にプローブを押し当て、電気特性を検査する検査工程と
を有する電気特性の検査方法。

【請求項2】

前記貼付工程では、前記半導体装置の第１の面の電極に、導電性粒子を含有する第１の異方性導電フィルムを貼り付けるとともに、前記半導体装置の第２の面の電極に、導電性粒子を含有する第２の異方性導電フィルムを貼り付け、
前記検査工程では、前記第１の異方性導電フィルムを介して前記半導体装置の第１の面の電極に第１のプローブを押し当てるとともに、前記第２の異方性導電フィルムを介して前記半導体装置の第２の面の電極に第２のプローブを押し当てる請求項１記載の電気特性の検査方法。

【請求項3】

前記検査工程後に、前記半導体装置から前記異方性導電フィルムを剥離する剥離工程をさらに有する請求項１又は２記載の電気特性検査方法。

【請求項4】

前記半導体装置が、ウェハ上に形成されてなる請求項１乃至３のいずれか１項に記載の電気特性の検査方法。

【請求項5】

前記導電性粒子が、樹脂粒子の表面に導電層を形成してなる請求項１乃至４のいずれか１項に記載の電気特性の検査方法。

【請求項6】

前記導電性粒子の平均粒径が、前記電極の幅よりも小さい請求項１乃至５のいずれか１項に記載の電気特性の検査方法。

【請求項7】

ウェハに半導体装置を形成する集積回路形成工程と、
前記半導体装置の電気特性を検査する第１の検査工程と、
前記第１の検査工程において正常である半導体装置のチップを基板に実装する実装工程と、
前記実装工程後の半導体装置の電気特性を検査する第２の検査工程とを有し、
前記第１の検査工程又は第２の検査工程の少なくとも一方では、半導体装置の電極に、導電性粒子を含有する異方性導電フィルムを貼り付け、前記異方性導電フィルムを介して前記半導体装置の電極にプローブを押し当て、電気特性を検査する半導体装置の製造方法。

【請求項8】

ウェハに貫通電極を形成する貫通電極形成工程と、
前記貫通電極の電気特性を検査する貫通電極検査工程とをさらに有し、
前記実装工程では、前記第１の検査工程及び前記貫通電極検査工程において正常である半導体装置のチップを基板に三次元実装し、
前記貫通電極検査工程では、貫通電極に、導電性粒子を含有する異方性導電フィルムを貼り付け、前記異方性導電フィルムを介して前記貫通電極にプローブを押し当て、電気特性を検査する請求項７記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本技術は、ウェハ、チップ等に形成された半導体装置の電気特性の検査方法に関する。

【背景技術】

【0002】

従来、ウェハレベル、チップレベルにおける半導体装置の電気特性評価は、パッドやバンプに直接プロープを接触させて実施している（例えば特許文献１参照。）。この方法によれば、パッケージ前や三次元実装前の検査が可能となるが、プロープを電極等に直接接触させるため、電極等が損傷する場合があり、検査合格品の実装後に、検査に起因する損傷により不合格品を発生させる場合があった。

【0003】

これに対し、ＱＦＰ（Quad Flat Package）、ＢＧＡ(Ball grid array）等のパッケージデバイスの電気特性評価において、パッケージのはんだバンプやリードピンと検査回路基板とを、シリコーンゴム中に規則的に埋設された金メッキ金属細線を持つ異方導電性のエラストマーコネクターを用いることが知られている（例えば特許文献２参照。）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００９−０４２００８号公報

【特許文献2】特開平０８−０５５６４８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献２に記載されたエラストマーコネクターでは、例えば絶縁層が開口されたパッドのように電極が突出していない場合、半導体装置に接続するのが困難となり、半導体装置の電気特性の検査を行うのが困難である。

【0006】

本技術は、前述した課題を解決するものであり、半導体装置の電極が突出していない場合でも半導体装置の電気特性の検査を行うことができる電気特性の検査方法を提供する。

【課題を解決するための手段】

【0007】

本技術の発明者らは、鋭意検討を行った結果、導電性粒子を含有する異方性導電フィルムをコネクターとして用いることにより、半導体装置の電極が突出していない場合でも半導体装置の電気特性の検査が可能であることを見出した。

【0008】

すなわち、本技術に係る電気特性の検査方法は、半導体装置の電極に、導電性粒子を含有する異方性導電フィルムを貼り付ける貼付工程と、前記異方性導電フィルムを介して前記半導体装置の電極にプローブを押し当て、半導体装置の電気特性を検査する検査工程とを有する。

【0009】

また、本技術に係る半導体装置の製造方法は、ウェハに半導体装置を形成する集積回路形成工程と、前記半導体装置の電気特性を検査する第１の検査工程と、前記第１の検査工程において正常である半導体装置のチップを基板に実装する実装工程と、前記実装工程後の半導体装置の電気特性を検査する第２の検査工程とを有し、前記第１の検査工程又は第２の検査工程の少なくとも一方では、半導体装置の電極に、導電性粒子を含有する異方性導電フィルムを貼り付け、前記異方性導電フィルムを介して前記半導体装置の電極にプローブを押し当て、電気特性を検査する。

【発明の効果】

【0010】

本技術によれば、導電性粒子を含有する異方性導電フィルムを介して半導体装置の電極にプローブを押し当てるため、半導体装置の電極が突出していない場合でも電気特性検査を行うことができる。

【図面の簡単な説明】

【0011】

【図1】図１は、ウェハに形成された半導体装置の電極に異方性導電フィルムを貼り付ける貼付工程を模式的に示す断面図である。

【図2】図２は、異方性導電フィルムを介して半導体装置の電極にプローブを押し当てる検査工程を模式的に示す断面図である。

【図3】図３は、異方性導電フィルムを介して半導体装置の電極にプローブを押し当てる検査工程の変形例を模式的に示す断面図である。

【図4】図４は、半導体装置の製造方法の一形態を模式的に示す断面図である。

【発明を実施するための形態】

【0012】

以下、本技術の実施の形態について、下記順序にて詳細に説明する。
１．電気特性の検査方法
２．半導体装置の製造方法

【0013】

＜１．電気特性の検査方法＞
本技術を適用した電気特性の検査方法は、半導体装置の電極に、導電性粒子を含有する異方性導電フィルムを貼り付ける貼付工程（Ａ）と、異方性導電フィルムを介して半導体装置の電極にプローブを押し当て、半導体装置の電気特性を検査する検査工程（Ｂ）とを有する。これにより、半導体装置の電極とプローブとが異方性導電フィルムの導電性粒子を介して接続されるため、半導体装置の電気特性を検査することができる。

【0014】

半導体装置は、ウェハ上に形成されたウェハレベル、個片化されたチップレベル、パッケージ後のパッケージレベルのいずれのものでもよい。以下では、貫通電極がウェハの厚さ方向に貫いて形成された半導体装置のウェハレベルでの電気特性の検査方法について、貼付工程（Ａ）、検査工程（Ｂ）及び、検査工程後に半導体装置から異方性導電フィルムを剥離する剥離工程（Ｃ）を説明する。

【0015】

［貼付工程（Ａ）］
図１は、ウェハに形成された半導体装置の電極に異方性導電フィルムを貼り付ける貼付工程を模式的に示す断面図である。図１に示すように、貼付工程（Ａ）では、半導体装置の電極に、導電性粒子２０ａを含有する異方性導電フィルム２０を貼り付ける。

【0016】

一例として示す半導体装置は、例えば、貫通電極１１ａを有するウェハ１１と、集積回路が形成された第１の配線層１２と、パッド電極１３ａを有する第２の配線層１３とを備える。また半導体装置は、ウェハ１１を薄膜化した際のサポート材として第１の配線層１２側に支持基板１４を備える。

【0017】

ウェハ１１は、例えばシリコン基板であり、基板厚さ方向に貫通する貫通電極１１ａを有する。貫通電極１１ａは、ＴＳＶ（スルーシリコンビア）とも呼ばれ、一端が集積回路と電気的に接続され、集積回路の端子を第２の面側に引き出す。

【0018】

第１の配線層１２は、ウェハ１１の第１の面（いわゆる表面）側に形成され、貫通電極１１ａの一端に接続された集積回路を有する。集積回路は、ウェハ１１上に例えばトランジスタ、抵抗（電気抵抗）、コンデンサなどの機能を持つ素子を集積させたものである。

【0019】

第２の配線層１３は、ウェハ１１の第２の面（いわゆる裏面）側に形成され、貫通電極１１ａの他端と電気的に接続されたパッド電極１３ａを有する。パッド電極１３ａは、絶縁膜の開口により第２の配線層の１３の表面より内部側にある。

【0020】

異方性導電フィルム２０は、バインダーに導電性粒子２０ａが分散されてなるものである。バインダーとしては、特に限定されものではなく、後述する検査工程（Ｂ）において、プローブの押し当てにより適度に流動する樹脂を用いることができる。このようなバインダーとしては、例えばエポキシ樹脂系、アクリル樹脂系、シリコーンゴム系などが挙げられる。なお、図１に示す異方性導電フィルム２０は、説明を単純にするために、導電性粒子２０ａを含有する単層としたが、これに限られるものではなく、例えば、導電性粒子２０ａを含有する層を積層し、縦方向に導電性粒子を配列してもよい。また、異方性導電フィルム２０は、接着用途ではないため、硬化剤を配合しなくてもよいが、後述する検査工程（Ｂ）において異方性導電フィルムの適度な粘度を得るためや、後述する剥離工程（Ｃ）において異方性導電フィルムの剥離を容易にするために、硬化剤を配合してもよい。

【0021】

また、異方性導電フィルム２０の厚みは、プローブによる導電性粒子２０ａの捕捉性の観点から、導電性粒子２０ａの平均粒径の５０〜１０００％であることが好ましく、８０〜５００％であることがより好ましく、９０〜２００％であることがさらに好ましい。異方性導電フィルム２０は、接着用途ではないため、導電性粒子２０ａが露出していても構わない。

【0022】

導電性粒子２０ａとしては、異方性導電フィルムにおいて使用される導電性粒子を用いることができる。このような導電性粒子の中でも、樹脂粒子の表面に導電層を形成してなるものを用いることが好ましい。樹脂粒子としては、例えば、エポキシ樹脂、フェノール樹脂、アクリル樹脂、アクリロニトリル・スチレン（ＡＳ）樹脂、ベンゾグアナミン樹脂、ジビニルベンゼン系樹脂、スチレン系樹脂等の粒子を用いることができる。これにより、プローブの押し当て時に導電性粒子２０ａが圧縮されるため、パッド電極１３ａの損傷を抑制することができる。

【0023】

導電性粒子２０ａの平均粒径は、通常１〜３０μｍ、好ましくは２〜２０μｍ、より好ましくは２．５〜１５μｍであり、電極の幅よりも小さいことが好ましい。これにより、プローブと電極との間への導電性粒子の捕捉性を向上させることができる。

【0024】

導電性粒子２０ａのバインダー中の平均粒子密度は、接続性の観点から、好ましくは１００〜１０００００個／ｍｍ^２、より好ましくは５００〜８００００個／ｍｍ^２である。導電性粒子２０ａは、フィルム平面視において個々に独立していてもよく、また任意に配置されて存在していてもよい。導電性粒子２０ａを所定の位置関係で配置する場合、電極のサイズやレイアウトに応じて、個数密度や導電性粒子間距離などを設定することができる。これにより、今後見込まれる４０μｍピッチ程度の電極にも対応することが可能となる。

【0025】

［検査工程（Ｂ）］
図２は、異方性導電フィルムを介して半導体装置の電極にプローブを押し当てる検査工程を模式的に示す断面図である。図２に示すように、検査工程（Ｂ）では、異方性導電フィルム２０を介して半導体装置の電極にプローブ３０を押し当て、半導体装置の電気特性を検査する。これにより、半導体装置の電極にプロープ３０が直接接触しないため、電極等の損傷を抑制することができる。

【0026】

プローブ３０は、電気特性を検査するための探針であり、図２に示すように電極面に対し垂直に立てることが好ましい。プローブ３０は、複数のピンが配列されていてもよい。プローブ３０の先端形状は、導電性粒子２０ａの捕捉の観点から、平面、凹面、鋸歯面などであることが好ましい。プローブ３０の先端径は、導電性粒子２０ａの捕捉性が高ければ、特に限定されるものではなく、半導体装置の電極が突出していない場合、電極の幅より小さいことが好ましいが、半導体装置の電極が突出している場合は、隣接電極にショートしない範囲で電極の幅より大きくても構わない。

【0027】

電気特性の検査は、例えばトランジスタ、抵抗（電気抵抗）、コンデンサなどの特性を測定することにより行われる。

【0028】

［剥離工程（Ｃ）］
剥離工程（Ｃ）では、半導体装置から異方性導電フィルム２０を剥離する。剥離方法は特に限定されないが、異方性導電フィルム２０を硬化させたのちに剥離してもよい。また、異方性導電フィルム２０の剥離後にウェハを洗浄してもよい。

【0029】

なお、異方導電性フィルム２０を完全硬化させない場合、異方性導電フィルム２０を再利用することが可能となる。また、プローブの押し当てによる導電性粒子の移動が小さい場合、フィルム面内の同一領域で複数回使用することが可能となる。

【0030】

［変形例］
前述の電気特性の検査方法では、半導体装置が形成されたウェハの片面に異方性導電フィルムを貼り付けることとしたが、ウェハの両面に異方性導電フィルムを貼り付けるようにしてもよい。すなわち、前述の貼付工程において、半導体装置の第１の面の電極に、導電性粒子を含有する第１の異方性導電フィルムを貼り付けるとともに、半導体装置の第２の面の電極に、導電性粒子を含有する第２の異方性導電フィルムを貼り付け、前述の検査工程において、第１の異方性導電フィルムを介して半導体装置の第１の面の電極に第１のプローブを押し当てるとともに、第２の異方性導電フィルムを介して半導体装置の第２の面の電極に第２のプローブを押し当てるようにしてもよい。

【0031】

図３は、異方性導電フィルムを介して半導体装置の電極にプローブを押し当てる検査工程の変形例を模式的に示す断面図である。変形例として示す半導体装置は、例えば、貫通電極１５ａを有するウェハ１５を備え、ウェハ１５に集積回路が形成されている。貫通電極１５ａの両端に接続された電極は、ウェハ１５から突出しており、ウェハ１５の両面には、それぞれ導電性粒子２１ａ、２２ａを含有する異方性導電フィルム２１、２２が貼り付けられている。異方性導電フィルム２１、２２を貼り付ける方法としては、ラミネートが挙げられる。

【0032】

電気特性の検査時は、プローブ３１、３２を対向させて第１の面の電極及び第２の面の電極を押し当てることが好ましい。これにより、プローブ３１、３２によりウェハ１５を挟むことになるため、プローブ３１、３２の位置合わせ精度を向上させることができる。

【0033】

このように異方性導電フィルムをコネクターとして用いることにより、ＴＳＶ技術による三次元実装パッケージなどの両面端子構造を有するチップやウェハであっても、電気特性の検査を行うことができる。

【0034】

＜２．半導体装置の製造方法＞
本技術を適用した半導体装置の製造方法は、ウェハに半導体装置を形成する集積回路形成工程（Ａ１）と、半導体装置の電気特性を検査する第１の検査工程（Ｂ１）と、第１の検査工程（Ｂ１）において正常である半導体装置のチップを基板に実装する実装工程（Ｃ１）と、実装工程（Ｃ１）後の半導体装置の電気特性を検査する第２の検査工程（Ｄ１）とを有し、第１の検査工程（Ｂ１）又は第２の検査工程（Ｄ１）の少なくとも一方では、半導体装置の電極に、導電性粒子を含有する異方性導電フィルムを貼り付け、異方性導電フィルムを介して半導体装置の電極にプローブを押し当て、電気特性を検査するものである。

【0035】

以下では、貫通電極がウェハの厚さ方向に貫いて形成された半導体装置のチップを基板に三次元実装する方法について、集積回路形成工程（Ａ１）、第１の検査工程（Ｂ１）、ウェハに貫通電極を形成する貫通電極形成工程（Ｂ２）、貫通電極の電気特性を検査する貫通電極検査工程（Ｂ３）、実装工程（Ｃ１）、及び第２の検査工程（Ｄ１）を説明する。

【0036】

図４は、本技術を適用した半導体装置の製造方法の一形態を模式的に示す断面図であり、図４（Ａ）は、第１の面に半導体装置を形成したウェハの断面を示し、図４（Ｂ）は、第２の面に貫通電極に接続された電極を形成したウェハの断面を示し、図４（Ｃ）は、個片化されたチップの断面を示し、図４（Ｄ）は、チップを積層させた３次元実装体の断面図を示す。

【0037】

［集積回路形成工程（Ａ１）］
図４（Ａ）に示すように、集積回路形成工程（Ａ１）では、ウェハ５１の第１の面に半導体装置を含む第１の配線層５２を形成する。

【0038】

［第１の検査工程（Ｂ１）］
第１の検査工程（Ｂ１）では、半導体装置の電気特性を検査するウェハテスト（回路テスト）を行う。第１の検査工程における検査方法として、前述の電気特性の検査方法を用いることができる。ウェハテストで正常の場合、ウェハ５１の第１の面にサポート材として支持基板５４が貼られ、第２の面側からウェハ５１の厚さを薄くする。ウェハテストで異常の場合ウェハ５１が破棄される。

【0039】

［貫通電極形成工程（Ｂ２）］
図４（Ｂ）に示すように、貫通電極形成工程（Ｂ２）では、ウェハ５１に貫通電極５１ａを形成する。例えばウェハ５１に深い孔を形成し、その内部に薄い絶縁膜を被膜し、内部を導電材料で埋め込むことにより貫通電極５１ａを形成する。貫通電極５１ａは、第１の面側が第１の配線層５２の集積回路の所定の内部配線と接触し、電気的接続が取られている。

【0040】

また、貫通電極５１ａの第２の面側に電極接続配線を形成し、第２の配線層５３を形成する。本例では、貫通電極５１ａと接続されたバンプ電極５３ａとパッド電極５３ｂとを形成する。例えば、第２の面側の電極接続配線上に絶縁膜を成膜し、レジストを塗布し、露光及びＲＩＥ（Reactive Ion Etching）加工をし、バンプ電極５３ａとパッド電極５３ｂの箇所で、絶縁膜５を開口し、バンプ電極５３ａをリフローにより形成する。

【0041】

［貫通電極検査工程（Ｂ３）］
貫通電極検査工程では、貫通電極に、導電性粒子を含有する異方性導電フィルムを貼り付け、異方性導電フィルムを介して貫通電極の電気特性を検査する。貫通電極テストは、主として、貫通電極５１ａの導通テスト（オープン、ショート不良）であるが、貫通電極５１ａを通して第１の検査工程（Ｂ１）の回路テストを行ってもよい。貫通電極テストでも、前述の電気特性の検査方法を用いることができる。本技術では、異方性導電フィルムをコネクターとして用いるため、突起状のバンプ電極５３ａ、突出していないパッド電極５３ｂのいずれでも、電気特性の検査を行うことができる。

【0042】

［実装工程（Ｃ１）］
図４（Ｃ）に示すように、第１の検査工程及び貫通電極検査工程において正常である半導体装置は、チップに個片化され、支持基板５４が剥離される。

【0043】

次に、図４（Ｄ）に示すように、半導体装置のチップを基板に三次元実装する。例えば、インターポーザ基板６１上に、複数の半導体装置のチップと熱硬化性接着剤６２ａ、６２ｂ、６２ｃとを積層配置し、一括圧着することにより三次元実装することができる。

【0044】

［第２の検査工程（Ｄ１）］
最後に、三次元実装されたパッケージ品の電気特性を検査する。最終テストでも、前述の電気特性の検査方法を用いることができる。すなわち、インターポーザ基板６１の電極に異方性導電フィルムを貼り付け、異方性導電フィルムを介して半導体装置の電気特性を検査する。

【0045】

以上説明したように、第１の検査工程（Ｂ１）、貫通電極検査工程（Ｂ３）、及び第２の検査工程（Ｄ１）のすべてのテストにおいて、異方性導電フィルムをコネクターとして用いて電気特性を検査することができる。また、これらのテストは、オートプローバへロードすることができるため、試験時間及びコストを削減することができる。また、従来のコネクターでは、パッケージレベルの検査しか行うことができなかったが、本技術では、ウェハレベルの検査を行うことができ、三次元実装前やパッケージ前の事前スクリーニングを行うことができる。

【0046】

なお、前述の半導体装置の製造方法では、ビアラストプロセスとして説明したが、ビアファーストプロセスとしてもよい。ビアファーストプロセスの場合、貫通電極形成工程（Ｂ２）及び貫通電極検査工程（Ｂ３）は、集積回路形成工程（Ａ１）よりも前段階に行われる。また、前述の貫通電極テストでは、ウェハ状態で行うこととして説明したが、ハンドリング性に支障がなければ、チップ状態で行ってもよい。本技術では、異方性導電フィルムが比較的柔らかいため、チップ状態であってもチップ破壊を抑制することができる。

【符号の説明】

【0047】

１１ ウェハ、１１ａ 貫通電極、１２ 第１の配線層、１３ 第２の配線層、１３ａ パッド電極、１４ 支持基板、２０、２１、２２ 異方性導電フィルム、２０ａ 導電性粒子、３０、３１、３２ プローブ、５１ ウェハ、５１ａ 貫通電極、５２ 第１の配線層、５３ 第２の配線層、５３ａ バンプ電極、５３ｂ パッド電極、５４ 支持基板、６１ インターポーザ基板、６２ａ、６２ｂ、６２ｃ 熱硬化性接着剤

【図1】

【図2】

【図3】

【図4】