知財求人 - 知財ポータルサイト「IP Force」
▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2017-191931(P2017-191931A)
(43)【公開日】2017年10月19日
(54)【発明の名称】インダクターの製造方法及びインダクター
(51)【国際特許分類】
H01F 41/04 20060101AFI20170922BHJP
H01F 17/00 20060101ALI20170922BHJP
【ＦＩ】
H01F41/04 C
H01F17/00 D
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
【全頁数】11
(21)【出願番号】特願2017-66283(P2017-66283)
(22)【出願日】2017年3月29日
(31)【優先権主張番号】10-2016-0044334
(32)【優先日】2016年4月11日
(33)【優先権主張国】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ−メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000877
【氏名又は名称】龍華国際特許業務法人
(72)【発明者】
【氏名】リー、ジョン ユン
(72)【発明者】
【氏名】バン、ヒェ ウォン
(72)【発明者】
【氏名】ヤン、ジン ヒュク
(72)【発明者】
【氏名】ユー、ヨン セウク
【テーマコード（参考）】
5E062
5E070
【Ｆターム（参考）】
5E062DD04
5E070AA01
5E070AB02
5E070CB02
5E070CB08
5E070CB13
5E070CB17
(57)【要約】
【課題】本発明は、インダクターの製造方法及びインダクターに関するものである。【解決手段】本発明の一実施形態は、感光性の特性を有する感光膜を用いて精度の良いパターン膜を有する段差を形成し、上記段差に、感光性金属ペーストに比べて抵抗が低い金属ペーストを充填することで、抵抗が低く微細なコイルパターンを形成するインダクターの製造方法を提供する。
【選択図】図３
【特許請求の範囲】
【請求項1】
支持部材上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布する段階と、
前記パッシベーション層上にＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）をラミネートする段階と、
前記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を露光及び現像し、ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）を形成する段階と、
前記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に金属ペーストを印刷し、コイルパターンを形成する段階と、
前記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を除去する段階と、
前記コイルパターン上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布する段階と、
前記パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）にビア孔を加工する段階と、を含む、インダクターの製造方法。
前記パッシベーション層上にＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）をラミネートする段階と、
前記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を露光及び現像し、ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）を形成する段階と、
前記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に金属ペーストを印刷し、コイルパターンを形成する段階と、
前記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を除去する段階と、
前記コイルパターン上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布する段階と、
前記パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）にビア孔を加工する段階と、を含む、インダクターの製造方法。
【請求項2】
前記ビア孔を加工する段階の後に、
前記パッシベーション層上にＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）をラミネートする段階と、
前記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を露光及び現像し、ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）を形成する段階と、
前記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に金属ペーストを印刷し、コイルパターンを形成する段階と、
前記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を除去する段階と、
前記コイルパターン上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布して積層体を形成する段階と、をさらに含む、請求項１に記載のインダクターの製造方法。
前記パッシベーション層上にＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）をラミネートする段階と、
前記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を露光及び現像し、ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）を形成する段階と、
前記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に金属ペーストを印刷し、コイルパターンを形成する段階と、
前記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を除去する段階と、
前記コイルパターン上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布して積層体を形成する段階と、をさらに含む、請求項１に記載のインダクターの製造方法。
【請求項3】
前記コイルパターン上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布する段階の後に、前記積層体を切断し、焼結する段階をさらに含む、請求項２に記載のインダクターの製造方法。
【請求項4】
前記積層体から支持部材を除去し、前記積層体の外側に外部電極を形成する段階をさらに含む、請求項３に記載のインダクターの製造方法。
【請求項5】
前記金属ペーストは、感光性金属ペーストに比べて抵抗が低い、請求項１〜４の何れか１項に記載のインダクターの製造方法。
【請求項6】
前記ビア孔を加工する段階は、パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を露光及び現像して行われる、請求項１〜５の何れか１項に記載のインダクターの製造方法。
【請求項7】
前記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に形成された前記コイルパターンは、前記ビア孔内に形成されたビアにより互いに連結される、請求項１〜６の何れか１項に記載のインダクターの製造方法。
【請求項8】
コイル部を含む本体と、前記本体の外側に配置され、前記コイル部と連結された外部電極と、を含み、
前記コイル部は、導電性パターンと導電性ビアとを有し、前記導電性パターンと前記導電性ビアは、感光性金属ペーストで形成された導電性パターンに比べて抵抗が低い、インダクター。
前記コイル部は、導電性パターンと導電性ビアとを有し、前記導電性パターンと前記導電性ビアは、感光性金属ペーストで形成された導電性パターンに比べて抵抗が低い、インダクター。
【請求項9】
前記導電性パターン及び導電性ビアは、銀（Ａｇ）を含む、請求項８に記載のインダクター。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、実装型（ＳＭＤ Ｔｙｐｅ）インダクター、その中でも、特に、１００ＭＨｚ以上の高周波帯域で使用されるインダクターの製造方法に関するものである。
【背景技術】
【0002】
チップインダクターは、回路基板に実装されるＳＭＤ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｄｅｖｉｃｅ）型のインダクター部品である。
【0003】
そのうち、高周波用インダクターは、１００ＭＨｚ以上の高周波で使用される製品を称する。
【0004】
高周波用インダクターは、主に、インピーダンス整合（Ｉｍｐｅｄａｎｃｅ ｍａｔｃｈｉｎｇ）用ＬＣ回路で多く使用される。最近、無線通信市場のマルチバンド化の傾向に伴い様々な周波数が使用されるにつれて、整合（ｍａｔｃｈｉｎｇ）回路の数が多くなり高周波用インダクターの使用も増加している。
【0005】
高周波用インダクターにおいて最も重要な技術動向は、高Ｑ（Ｈｉｇｈ−Ｑ）特性を有することである。この際、Ｑ＝ｗＬ／Ｒで表される。すなわち、Ｑ値とは、与えられた周波数帯域でのインダクタンスＬと抵抗Ｒとの割合を意味する。特に、電子部品の小型化の傾向のため、素子のサイズは小さくし、且つＱは大きくすることが重要である。
【0006】
高周波用インダクターは、インピーダンス整合（Ｉｍｐｅｄａｎｃｅ Ｍａｔｃｈｉｎｇ）回路に使用される部品であることから、特定の公称容量（Ｉｎｄｕｃｔａｎｃｅ）Ｌに応じて製品を製造する。
【0007】
高Ｑ（Ｈｉｇｈ−Ｑ）特性を実現するとは、所定の公称容量Ｌにおいてより高いＱ値の素子部品を製造することである。
【0008】
より高いＱを維持しながらサイズが小さくて薄い製品を得るためには、インダクターコイルの微細化及びコイル同士の精度の良い整合が必要となる。
【0009】
現在、高周波用インダクター工程の際に感光性金属ペーストを使用している。
【0010】
これは、正確な整合及び製作の後のインダクターの形状を一定に維持できるという利点があるが、金属ペースト上に感光性の特性を付与しなければならないため、一般的な金属ペーストに比べて抵抗が大きい。これは、インダクターの特性上、Ｑ値に影響を及ぼし、インダクターの特性の向上に限界があるためである。
【0011】
また、金属ペーストに付与した感光性の特性が、固有の感光性の特性に比べて低下し、一般的な感光膜に比べて解像度が劣るという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【0012】
本発明は、インダクター、特に、高周波用インダクターに関するものである。
【0013】
上述の通り、従来の積層セラミック技術では、導線の厚さを増加させ、段差を解消することが困難であった。
【0014】
本発明の課題は、積層セラミック技術とは異なる有機絶縁体を用いた工法を提示しており、かかる工法により、回路コイル（導線）の厚さの増加及び段差の解消などの技術的難題を解決することができるチップインダクター、特に、高周波用チップインダクターにある。
【課題を解決するための手段】
【0015】
本発明の一実施形態は、支持部材上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布する段階と、上記パッシベーション層上にＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）をラミネートする段階と、上記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を露光及び現像し、ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）を形成する段階と、上記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に金属ペーストを印刷し、コイルパターンを形成する段階と、上記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を除去する段階と、上記コイルパターン上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布する段階と、上記パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）にビア孔を加工する段階と、を含むインダクターの製造方法を提供する。
【0016】
本発明の他の実施形態は、コイル部を含む本体と、上記本体の外側に配置され、上記コイル部と連結された外部電極と、を含み、上記コイル部は、導電性パターンと導電性ビアとを有し、上記導電性パターンと上記導電性ビアは、感光性金属ペーストに比べて抵抗が低い金属ペーストで形成されるインダクターを提供する。
【発明の効果】
【0017】
本発明の一実施形態によると、感光性の特性を有する感光膜を用いて精度の良いパターン膜を有する段差を形成し、上記段差に、感光性金属ペーストに比べて抵抗が低い金属ペーストを充填することで、抵抗が低く微細なコイルパターンを形成することができる。
【0018】
本発明の一実施形態によると、コイルパターンの抵抗が低いことから、Ｑ特性に優れたインダクターを実現することができる。
【図面の簡単な説明】
【0019】
【図1a】本発明の一実施形態によるインダクターの製造工程図である。
【図1b】本発明の一実施形態によるインダクターの製造工程図である。
【図1c】本発明の一実施形態によるインダクターの製造工程図である。
【図1d】本発明の一実施形態によるインダクターの製造工程図である。
【図1e】本発明の一実施形態によるインダクターの製造工程図である。
【図1f】本発明の一実施形態によるインダクターの製造工程図である。
【図1g】本発明の一実施形態によるインダクターの製造工程図である。
【図1h】本発明の一実施形態によるインダクターの製造工程図である。
【図1i】本発明の一実施形態によるインダクターの製造工程図である。
【図1j】本発明の一実施形態によるインダクターの製造工程図である。
【図1k】本発明の一実施形態によるインダクターの製造工程図である。
【図1l】本発明の一実施形態によるインダクターの製造工程図である。
【図1m】本発明の一実施形態によるインダクターの製造工程図である。
【図1n】本発明の一実施形態によるインダクターの製造工程図である。
【図1o】本発明の一実施形態によるインダクターの製造工程図である。
【図1p】本発明の一実施形態によるインダクターの製造工程図である。
【図1q】本発明の一実施形態によるインダクターの製造工程図である。
【図1r】本発明の一実施形態によるインダクターの製造工程図である。
【図1s】本発明の一実施形態によるインダクターの製造工程図である。
【発明を実施するための形態】
【0020】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及びサイズなどはより明確な説明のために誇張されることがある。
【0021】
以下では、本発明の一実施形態によるインダクターを製作する実施例について説明するが、本発明は、かかる実施例に限定されるものではない。
【0023】
インダクターの製造方法本発明の一実施形態によると、支持部材上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布する段階と、上記パッシベーション層上にＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）をラミネートする段階と、上記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を露光及び現像し、ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）を形成する段階と、上記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に金属ペーストを印刷し、コイルパターンを形成する段階と、上記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を除去する段階と、上記コイルパターン上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布する段階と、上記パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）にビア孔を加工する段階と、を含むインダクターの製造方法を提供する。
【0024】
以下、各段階別に詳細に説明する。
【0025】
１．支持部材上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布する段階図１ａを参照すると、支持部材は、基板１０と、基板１０上に付着された接着剤１１とで構成され、上記接着剤１１は、フォームテープであってもよい。
【0026】
基板１０は、特に制限されず、支持可能な剛性を有する部材であれば制限なく使用することができる。
【0027】
上記支持部材上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）２０を塗布する。
【0028】
２．上記パッシベーション層上にＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）をラミネートする段階図１ｂを参照すると、回路パターンを形成するために、パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）２０上にドライフィルムレジスト（ＤＦＲ）３０をラミネートする。ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）３０は、露光／現像のための副資材である。
【0029】
３．上記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を露光及び現像し、ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）を形成する段階図１ｃ及び図１ｄを参照すると、露光／現像工程により上記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）３０を露光及び現像し、ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）を形成する。
【0030】
４．上記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に金属ペーストを印刷し、コイルパターンを形成する段階図１ｅを参照すると、上記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に金属ペーストを印刷し、コイルパターン４０を形成する。
【0031】
上記金属ペーストは、感光性金属ペーストに比べて抵抗が低い金属を含む。
【0032】
一般的に、高周波用インダクター工程の際に感光性金属ペーストを使用している。
【0033】
これは、正確な整合及び製作の後のインダクターの形状を一定に維持できるという利点があるのに対し、金属ペースト上に感光性の特性を付与しなければならないため、一般的な金属ペーストに比べて抵抗が大きい。抵抗が大きい場合、インダクターの特性上、Ｑ値に影響を及ぼし、インダクターの特性の向上に限界がある。
【0034】
また、金属ペーストに付与した感光性の特性が、固有の感光性の特性に比べて低下し、一般的な感光膜に比べて解像度が劣るという問題がある。
【0035】
本発明の一実施形態によると、感光性金属ペーストに比べて抵抗が低い金属を含む金属ペーストを印刷してコイルパターン４０を形成することから、微細なコイルパターンを形成することができる。
【0036】
また、コイルパターンの抵抗が低いことから、Ｑ特性に優れたインダクターを実現することができる。
【0038】
６．上記コイルパターン上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布する段階図１ｇを参照すると、上記コイルパターン４０上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）２０を塗布する。
【0039】
上記パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）２０は、図１ｂにおいて塗布したパッシベーション層と同一である。
【0040】
７．上記パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）にビア孔を加工する段階図１ｇを参照すると、上記パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）２０にビア孔５０を加工する。
【0041】
上記ビア孔５０の加工は、マスクを用いてビア孔５０が形成される部分を遮蔽して露光した後、現像し、ビア孔５０を形成する。
【0042】
８．上記パッシベーション層上にＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）をラミネートする段階図１ｈを参照すると、上部回路パターンを形成するために、パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）２０上のドライフィルムレジスト（ＤＦＲ）３０をラミネートする。ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）３０は、露光／現像のための副資材である。
【0043】
９．上記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を露光及び現像し、ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）を形成する段階図１ｉ及び図１ｊを参照すると、露光／現像工程により、上記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）３０を露光及び現像し、ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）を形成する。
【0044】
１０．上記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に金属ペーストを印刷し、コイルパターンを形成する段階図１ｋを参照すると、上記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に金属ペーストを印刷し、コイルパターン４０を形成する。
【0046】
１２．上記コイルパターン上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布する段階図１ｍを参照すると、上記コイルパターン４０上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）２０を塗布する。
【0047】
上記パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）２０は、図１ｂにおいて塗布したパッシベーション層と一体化される。
【0048】
１３．上記パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）にビア孔を加工する段階図１ｎを参照すると、上記パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）２０にビア孔５０を加工する。
【0049】
上記ビア孔５０の加工は、マスクを用いてビア孔５０が形成される部分を遮蔽して露光した後、現像し、ビア孔５０を形成する。
【0050】
１４．上記パッシベーション層上にＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）をラミネートする段階図１ｏを参照すると、上部回路パターンを形成するために、パッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）２０上にドライフィルムレジスト（ＤＦＲ）３０をラミネートする。
【0051】
１５．上記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）を露光及び現像し、ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）を形成する段階図１ｐ及び図１ｑを参照すると、露光／現像工程により上記ＤＦＲ（Ｄｒｙ Ｆｉｌｍ Ｒｅｓｉｓｔ）３０を露光及び現像し、ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）を形成する。
【0052】
１６．上記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に金属ペーストを印刷し、コイルパターンを形成する段階図１ｒを参照すると、上記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に金属ペーストを印刷し、コイルパターン４０を形成する。
【0054】
１８．一括積層上記工程を繰り返すことにより、上記ドライフィルムパターン（Ｄｒｙ Ｆｉｌｍ Ｐａｔｔｅｒｎ）上に形成されたコイルパターン４０が、上記ビア孔内に形成されるビアによって互いに連結されるように積層し、積層体を形成する。また、上記コイルパターン４０のうち最上部層のコイルパターン４０上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布することで、積層体を形成する。
【0056】
図２を参照すると、上記コイルパターン４０上にパッシベーション層（Ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ、ＰＳＶ）を塗布する段階の後に、積層体を切断し、焼結することで、本体を形成することができる。
【0058】
図３を参照すると、上記積層体から支持部材を除去し、本体１２０の外側に外部電極１３１、１３２を形成する段階をさらに行うことにより、本体１２０の内部にコイル部１４０を含み、外側に外部電極１３１、１３２が配置されたインダクターを製造することができる。
【0059】
インダクター本発明の他の実施形態によるインダクターは、コイル部１４０を含む本体１２０と、上記本体１２０の外側に配置された外部電極１３１、１３２と、を含む。
【0060】
また、上記コイル部１４０は、導電性パターン１４１と、導電性ビア１４２とを有する。
【0061】
上記導電性パターン１４１と上記導電性ビア１４２は、感光性金属ペーストに比べて抵抗が低い金属ペーストで形成されることができる。
【0062】
インダクターの本体１２０は、ガラスセラミック（Ｇｌａｓｓ Ｃｅｒａｍｉｃ）、Ａｌ２Ｏ３、フェライト（Ｆｅｒｒｉｔｅ）などのセラミック材料で形成されるが、これに制限されるものではなく、有機成分を含んでもよい。
【0063】
上記導電性パターン１４１と導電性ビア１４２は、銀（Ａｇ）からなることができる。
【0064】
一方、上記コイル部１４０は、インダクターの実装面に垂直な形態に配置されてもよいが、必ずしもこれに制限されるものではない。
【0065】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【0066】
１２０ 本体１４０ コイル部
１４１ 導電性パターン
１４２ 導電性ビア
１３１、１３２ 外部電極