特開 2017-192090 放射線検出器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2017-192090(P2017-192090A)

(43)【公開日】2017年10月19日

(54)【発明の名称】放射線検出器

(51)【国際特許分類】

   H04N 5/378 20110101AFI20170922BHJP

   H01L 27/144 20060101ALI20170922BHJP

   H01L 27/146 20060101ALI20170922BHJP

   H04N 5/357 20110101ALI20170922BHJP

   H04N 5/32 20060101ALI20170922BHJP

   H04N 5/374 20110101ALI20170922BHJP

   G01T 1/17 20060101ALI20170922BHJP

   G01T 1/20 20060101ALI20170922BHJP

   G01T 1/24 20060101ALI20170922BHJP

【ＦＩ】

   H04N5/335 780

   H01L27/14 K

   H01L27/14 C

   H04N5/335 570

   H04N5/32

   H04N5/335 740

   G01T1/17 C

   G01T1/20 G

   G01T1/20 E

   G01T1/24

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

【全頁数】16

(21)【出願番号】特願2016-81957(P2016-81957)

(22)【出願日】2016年4月15日

(71)【出願人】

【識別番号】503382542

【氏名又は名称】東芝電子管デバイス株式会社

(74)【代理人】

【識別番号】100108062

【弁理士】

【氏名又は名称】日向寺 雅彦

(74)【代理人】

【識別番号】100168332

【弁理士】

【氏名又は名称】小崎 純一

(74)【代理人】

【識別番号】100146592

【弁理士】

【氏名又は名称】市川 浩

(72)【発明者】

【氏名】藤田 修一

【テーマコード（参考）】

2G188

4M118

5C024

【Ｆターム（参考）】

2G188BB02

2G188BB04

2G188CC15

2G188CC17

2G188CC19

2G188CC22

2G188CC28

2G188DD05

2G188DD44

2G188EE31

2G188FF12

4M118AB01

4M118BA05

4M118CA02

4M118CB11

4M118FB03

4M118FB13

4M118FB16

4M118FB24

5C024AX11

5C024AX16

5C024CX03

5C024GX09

5C024GX16

5C024GY31

5C024HX02

5C024HX23

5C024HX26

(57)【要約】      （修正有）

【課題】放射線画像に対するノイズの影響を低減させることができる放射線検出器を提供する。
【解決手段】第１の方向に延びる複数の制御ラインと、第１の方向に交差する第２の方向に延びる複数のデータラインと、放射線を検出する検出部と、複数の制御ラインのそれぞれに電気的に接続されたゲートドライバＧＤに対して、スタート信号とクロック信号とを生成し第１のシリアルデータに変換する駆動制御回路５２と、駆動制御回路と複数のゲートドライバＧＤとの間に電気的に接続され、第１のシリアルデータを複数のスタート信号と複数のクロック信号とに復元しゲートドライバＧＤに送信する駆動タイミング生成回路４２と、複数のデータラインのそれぞれに電気的に接続された読出回路ＲＯと、第２のシリアルデータに変換する画像データ信号転送回路４３と、第２のシリアルデータを複数の画像データ信号に復元する読出し制御回路５３とを備えている。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１の方向に延びる複数の制御ラインと、前記第１の方向に交差する第２の方向に延びる複数のデータラインと、前記複数の制御ラインと前記複数のデータラインとにより画された複数の領域のそれぞれに設けられ、対応する前記制御ラインと対応する前記データラインとに電気的に接続され、放射線を直接的またはシンチレータと協働して検出する検出部と、を有するアレイ基板と、
前記複数の制御ラインのそれぞれに電気的に接続されたゲートドライバと、
複数の前記ゲートドライバのそれぞれに対してスタート信号とクロック信号とを生成し、生成した複数の前記スタート信号と複数の前記クロック信号とを第１のシリアルデータに変換する駆動制御回路と、
前記駆動制御回路と前記複数のゲートドライバとの間に電気的に接続され、前記第１のシリアルデータを複数の前記スタート信号と複数の前記クロック信号とに復元し、前記復元されたスタート信号とクロック信号を対応する前記ゲートドライバに送信する駆動タイミング生成回路と、
前記複数のデータラインのそれぞれに電気的に接続された読出回路と、
複数の前記読出回路のそれぞれからの画像データ信号を第２のシリアルデータに変換する画像データ信号転送回路と、
前記第２のシリアルデータを複数の前記画像データ信号に復元する読出し制御回路と、
を備えた放射線検出器。

【請求項2】

外部から供給された直流電圧を所定の直流電圧に変換するシステム電源回路と、
前記システム電源回路から供給された直流電圧を交流電圧に変換するＤＣ−ＡＤ変換部と、
一次側が前記ＤＣ−ＡＤ変換部と電気的に接続され、二次側が前記複数の読出回路と電気的に接続されたトランスと、
前記トランスの二次側と前記複数の読出回路との間に電気的に接続された整流部と、
をさらに備えた請求項１記載の放射線検出器。

【請求項3】

前記駆動タイミング生成回路は、前記第１のシリアルデータを受信する側に第１のコンデンサを有している請求項１または２に記載の放射線検出器。

【請求項4】

前記画像データ信号転送回路は、前記第２のシリアルデータを送信する側に第２のコンデンサを有している請求項１〜３のいずれか１つに記載の放射線検出器。

【請求項5】

前記整流部とグランドとの間に電気的に接続された第３のコンデンサをさらに備えた請求項２〜４のいずれか１つに記載の放射線検出器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、放射線検出器に関する。

【背景技術】

【0002】

放射線検出器には、多数の画素を有するアレイ基板、画素に制御信号を印加する駆動制御回路、画素からの画像データ信号を処理する読出し制御回路、画像データ信号から放射線画像を構成する画像処理回路などが設けられている。

【0003】

ここで、電源回路において発生したスイッチングノイズ（低周波ノイズ）、駆動制御回路や読出し制御回路などに設けられたデジタル回路において発生したデジタルノイズ（高周波ノイズ）、信号のスキューにより発生したノイズ（高周波ノイズ）などが、読出し制御回路などに侵入すると得られる放射線画像の品質が著しく低下するおそれがある。
この場合、電源ラインを介して侵入するノイズは、電源ラインにフィルタを設けることで低減させることができる。
ところが、グランドラインは共通となるため、グランドラインを介して侵入するノイズは除去することができない。

【0004】

この場合、電源回路におけるスイッチングの周期と、駆動制御回路や読出し制御回路におけるスキャンの周期とを厳密に合わせ込めば、ノイズを目立たなくすることができる。しかしながら、タイミングジッタやドリフトなどによりノイズ成分が変化した場合には、充分な効果が得られなくなるおそれがある。また、画像処理回路などにおいては、スキャン周波数と同期した処理が行われない場合もある。スキャン周波数と同期した処理が行われない場合には、ランダムノイズや縞状のノイズが放射線画像に現れることになる。

【0005】

またさらに、この様な方法では、共通化されたグランドラインを介して侵入するノイズは除去することができない。

【0006】

そのため、放射線画像に対するノイズの影響を低減させることができる放射線検出器の開発が望まれていた。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２００５−８７２５４号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

本発明が解決しようとする課題は、放射線画像に対するノイズの影響を低減させることができる放射線検出器を提供することである。

【課題を解決するための手段】

【0009】

実施形態に係る放射線検出器は、第１の方向に延びる複数の制御ラインと、前記第１の方向に交差する第２の方向に延びる複数のデータラインと、前記複数の制御ラインと前記複数のデータラインとにより画された複数の領域のそれぞれに設けられ、対応する前記制御ラインと対応する前記データラインとに電気的に接続され、放射線を直接的またはシンチレータと協働して検出する検出部と、を有するアレイ基板と、前記複数の制御ラインのそれぞれに電気的に接続されたゲートドライバと、複数の前記ゲートドライバのそれぞれに対してスタート信号とクロック信号とを生成し、生成した複数の前記スタート信号と複数の前記クロック信号とを第１のシリアルデータに変換する駆動制御回路と、前記駆動制御回路と前記複数のゲートドライバとの間に電気的に接続され、前記第１のシリアルデータを複数の前記スタート信号と複数の前記クロック信号とに復元し、前記復元されたスタート信号とクロック信号を対応する前記ゲートドライバに送信する駆動タイミング生成回路と、前記複数のデータラインのそれぞれに電気的に接続された読出回路と、複数の前記読出回路のそれぞれからの画像データ信号を第２のシリアルデータに変換する画像データ信号転送回路と、前記第２のシリアルデータを複数の前記画像データ信号に復元する読出し制御回路と、を備えている。

【図面の簡単な説明】

【0010】

【図1】Ｘ線検出器１を例示するための模式斜視図である。

【図2】Ｘ線検出器１のブロック図である。

【図3】アレイ基板２の回路図である。

【図4】比較例に係るＸ線検出器１００のブロック図である。

【図5】電源回路４１のブロック図である。

【図6】駆動タイミング生成回路４２のブロック図である。

【図7】画像データ信号転送回路４３のブロック図である。

【図8】（ａ）〜（ｄ）は、比較例に係るＸ線検出器１００におけるノイズを例示するためのグラフ図である。

【図9】（ａ）〜（ｅ）は、電源回路４１を設けた場合のノイズを例示するためのグラフ図である。

【図10】（ａ）〜（ｆ）は、電源回路４１、駆動タイミング生成回路４２、および画像データ信号転送回路４３を設けた場合のノイズを例示するためのグラフ図である。

【発明を実施するための形態】

【0011】

以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
本実施の形態に係る放射線検出器は、Ｘ線のほかにもγ線などの各種放射線に適用させることができる。ここでは、一例として、放射線の中の代表的なものとしてＸ線に係る場合を例にとり説明をする。したがって、以下の実施形態の「Ｘ線」を「他の放射線」に置き換えることにより、他の放射線にも適用させることができる。

【0012】

また、以下に例示をするＸ線検出器１は、放射線画像であるＸ線画像を検出するＸ線平面センサである。Ｘ線平面センサには、大きく分けて直接変換方式と間接変換方式がある。
直接変換方式は、入射Ｘ線により光導電膜内部に発生した光導電電荷（信号電荷）を高電界により電荷蓄積用の蓄積キャパシタに直接導く方式である。
間接変換方式は、Ｘ線をシンチレータにより蛍光（可視光）に変換し、蛍光をフォトダイオードなどの光電変換素子により信号電荷に変換し、信号電荷を蓄積キャパシタに導く方式である。
以下においては、一例として、間接変換方式のＸ線検出器１を例示するが、本発明は直接変換方式のＸ線検出器にも適用することができる。
すなわち、Ｘ線検出器は、Ｘ線を直接的またはシンチレータと協働して検出する検出部を有するものであれば良い。
また、Ｘ線検出器１は、例えば、一般医療用途などに用いることができるが、用途に限定はない。

【0013】

図１は、Ｘ線検出器１を例示するための模式斜視図である。
図２は、Ｘ線検出器１のブロック図である。
図３は、アレイ基板２の回路図である。
図１〜図３に示すように、Ｘ線検出器１には、アレイ基板２、シンチレータ３、信号処理部４、および制御処理部５が設けられている。

【0014】

アレイ基板２は、シンチレータ３によりＸ線から変換された蛍光（可視光）を電気信号に変換する。
アレイ基板２は、基板２ａ、光電変換部２ｂ、制御ライン（又はゲートライン）２ｃ１、およびデータライン（又はシグナルライン）２ｃ２を有する。
基板２ａは、板状を呈し、無アルカリガラスなどの透光性材料から形成されている。
光電変換部２ｂは、基板２ａの一方の表面に複数設けられている。
光電変換部２ｂは、矩形状を呈し、制御ライン２ｃ１とデータライン２ｃ２とにより画された領域に設けられている。複数の光電変換部２ｂは、マトリクス状に並べられている。
なお、１つの光電変換部２ｂは、１つの画素（pixel）に対応する。
また、光電変換部２ｂは、Ｘ線をシンチレータ３と協働して検出する検出部となる。

【0015】

複数の光電変換部２ｂのそれぞれには、光電変換素子２ｂ１と、スイッチング素子である薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）２ｂ２が設けられている。
また、図３に示すように、光電変換素子２ｂ１において変換した信号電荷を蓄積する蓄積キャパシタ２ｂ３を設けることができる。蓄積キャパシタ２ｂ３は、例えば、矩形平板状を呈し、各薄膜トランジスタ２ｂ２の下に設けることができる。ただし、光電変換素子２ｂ１の容量によっては、光電変換素子２ｂ１が蓄積キャパシタ２ｂ３を兼ねることができる。

【0016】

光電変換素子２ｂ１は、例えば、フォトダイオードなどとすることができる。
薄膜トランジスタ２ｂ２は、蛍光が光電変換素子２ｂ１に入射することで生じた電荷の蓄積および放出のスイッチングを行う。薄膜トランジスタ２ｂ２は、アモルファスシリコン（ａ−Ｓｉ）やポリシリコン（Ｐ−Ｓｉ）などの半導体材料を含むものとすることができる。薄膜トランジスタ２ｂ２は、ゲート電極２ｂ２ａ、ソース電極２ｂ２ｂ及びドレイン電極２ｂ２ｃを有している。薄膜トランジスタ２ｂ２のゲート電極２ｂ２ａは、対応する制御ライン２ｃ１と電気的に接続される。薄膜トランジスタ２ｂ２のソース電極２ｂ２ｂは、対応するデータライン２ｃ２と電気的に接続される。薄膜トランジスタ２ｂ２のドレイン電極２ｂ２ｃは、対応する光電変換素子２ｂ１と蓄積キャパシタ２ｂ３とに電気的に接続される。

【0017】

制御ライン２ｃ１は、所定の間隔を開けて互いに平行に複数設けられている。制御ライン２ｃ１は、例えば、行方向（第１の方向の一例に相当する）に延びている。
１つの制御ライン２ｃ１は、基板２ａの周縁近傍に設けられた複数の配線パッド２ｄ１のうちの１つと電気的に接続されている。１つの配線パッド２ｄ１には、フレキシブルプリント基板２ｅ１に設けられた複数の配線のうちの１つが電気的に接続されている。フレキシブルプリント基板２ｅ１に設けられた複数の配線の他端は、信号処理部４に設けられたゲートドライバＧＤとそれぞれ電気的に接続されている。

【0018】

データライン２ｃ２は、所定の間隔を開けて互いに平行に複数設けられている。データライン２ｃ２は、例えば、行方向に直交する列方向（第２の方向の一例に相当する）に延びている。
１つのデータライン２ｃ２は、基板２ａの周縁近傍に設けられた複数の配線パッド２ｄ２のうちの１つと電気的に接続されている。１つの配線パッド２ｄ２には、フレキシブルプリント基板２ｅ２に設けられた複数の配線のうちの１つが電気的に接続されている。フレキシブルプリント基板２ｅ２に設けられた配線の他端は、信号処理部４に設けられた読出回路ＲＯと電気的に接続されている。
制御ライン２ｃ１およびデータライン２ｃ２は、例えば、アルミニウムやクロムなどの低抵抗金属を用いて形成することができる。

【0019】

保護層２ｆは、光電変換部２ｂ、制御ライン２ｃ１、およびデータライン２ｃ２を覆っている。
保護層２ｆは、例えば、酸化物絶縁材料、窒化物絶縁材料、酸窒化物絶縁材料、および樹脂材料の少なくとも１種を含む。
酸化物絶縁材料は、例えば、酸化シリコン、酸化アルミニウムなどである。
窒化物絶縁材料は、例えば、窒化シリコン、窒化アルミニウムなどである。
酸窒化物絶縁材料は、例えば、酸窒化シリコンなどである。
樹脂材料は、例えば、アクリル系樹脂などである。

【0020】

シンチレータ３は、複数の光電変換素子２ｂ１の上に設けられ、入射するＸ線を可視光すなわち蛍光に変換する。シンチレータ３は、基板２ａ上の複数の光電変換部２ｂが設けられた領域（有効画素領域）を覆うように設けられている。
シンチレータ３は、例えば、ヨウ化セシウム（ＣｓＩ）：タリウム（Ｔｌ）、あるいはヨウ化ナトリウム（ＮａＩ）：タリウム（Ｔｌ）などを用いて形成することができる。この場合、真空蒸着法などを用いて、シンチレータ３を形成すれば、複数の柱状結晶の集合体からなるシンチレータ３が形成される。
シンチレータ３の厚み寸法は、例えば、６００μｍ程度とすることができる。柱状結晶の柱（ピラー）の太さ寸法は、例えば、最表面で８μｍ〜１２μｍ程度とすることができる。

【0021】

また、シンチレータ３は、例えば、酸硫化ガドリニウム（Ｇｄ_２Ｏ_２Ｓ）などを用いて形成することもできる。この場合、例えば、以下のようにしてシンチレータ３を形成することができる。まず、酸硫化ガドリニウムからなる粒子をバインダ材と混合する。次に、混合された材料を、有効画素領域を覆うように塗布する。次に、塗布された材料を焼成する。次に、ブレードダイシング法などを用いて、焼成された材料に溝部を形成する。この際、複数の光電変換部２ｂごとに四角柱状のシンチレータ３が設けられるように、マトリクス状の溝部を形成することができる。溝部には、大気（空気）、あるいは酸化防止用の窒素ガスなどの不活性ガスが満たされるようにすることができる。また、溝部が真空状態となるようにしてもよい。

【0022】

その他、蛍光の利用効率を高めて感度特性を改善するために、シンチレータ３の表面側（Ｘ線の入射面側）を覆うように図示しない反射層を設けることができる。
また、空気中に含まれる水蒸気により、シンチレータ３の特性と図示しない反射層の特性が劣化するのを抑制するために、シンチレータ３と図示しない反射層を覆う図示しない防湿体を設けることができる。

【0023】

ここで、信号処理部４および制御処理部５を説明する前に、比較例に係るＸ線検出器１００について説明する。
図４は、比較例に係るＸ線検出器１００のブロック図である。
図４に示すように、Ｘ線検出器１００には、アレイ基板２、シンチレータ３、システム電源回路１０１、駆動制御回路１０２、読出し制御回路１０３、および画像処理回路１０４が設けられている。

【0024】

システム電源回路１０１は、ＤＣ／ＤＣコンバータなどを有し、外部から供給された直流電圧を所定の直流電圧に変換する。システム電源回路１０１は、駆動制御回路１０２、読出し制御回路１０３、画像処理回路１０４、ゲートドライバＧＤ、および読出回路ＲＯに変換された直流電圧を印加する。

【0025】

駆動制御回路１０２は、Ｘ線画像の走査方向に従って、対応するゲートドライバＧＤに制御信号を送信する。
ゲートドライバＧＤは、駆動制御回路１０２からの制御信号を受信すると、対応する制御ライン２ｃ１に電圧を印加する。

【0026】

複数の読出回路ＲＯのそれぞれは、積分増幅器と、アナログ−デジタル変換器を有する。読出回路ＲＯは、読み出された画像データ信号を増幅し、増幅された画像データ信号（アナログ信号）をデジタル信号に変換する。デジタル信号に変換された画像データ信号は、読出し制御回路１０３に送信される。

【0027】

読出し制御回路１０３は、受信した画像データ信号を画像処理回路１０４に送信する。 画像処理回路１０４は、読出し制御回路１０３からの画像データ信号に基づいてＸ線画像を構成する。

【0028】

ここで、システム電源回路１０１に設けられたＤＣ／ＤＣコンバータは、電流のスイッチングにより所定の直流電圧を生成可能であるが、スイッチングの際にスイッチングノイズ（低周波ノイズ）を発生させる。発生したスイッチングノイズが、電源ライン１０１ａやグランドライン１０１ｂを介して、光電変換部２ｂに設けられた光電変換素子２ｂ１や薄膜トランジスタ２ｂ２、あるいは、読出回路ＲＯに設けられた積分増幅器などのアナログ回路に侵入すると、得られるＸ線画像の品質が著しく低下するおそれがある。

【0029】

この場合、電源ライン１０１ａにフィルタを設ければ、電源ライン１０１ａを介して、ノイズに敏感なアナログ回路（例えば、読出回路ＲＯなど）に侵入するノイズを低減させることができる。しかしながら、図４に示すように、グランドライン１０１ｂは共通となるため、グランドライン１０１ｂを介してアナログ回路に侵入するノイズは除去することができない。

【0030】

また、アレイ基板２に設けられる光電変換部２ｂの数は、数百万個程度となる。そのため、多数のゲートドライバＧＤや読出回路ＲＯが必要となるとともに、多数のゲートドライバＧＤや読出回路ＲＯを制御するための複雑で大規模なデジタル回路が必要となる。
デジタル回路においては、高周波のデジタルノイズが発生する。発生したデジタルノイズが、信号ライン１０２ａ、１０３ａやグランドライン１０１ｂを介して、読出回路ＲＯに設けられた積分増幅器などのアナログ回路に侵入すると、得られるＸ線画像の品質が著しく低下するおそれがある。

【0031】

また、２次元走査を行うことで信号ライン１０２ａ、１０３ａの数を低減しているが、ゲートドライバＧＤと駆動制御回路１０２との接続、読出回路ＲＯと読出し制御回路１０３との接続には、数十本〜数百本の信号ライン１０２ａ、１０３ａが必要となる。そのため、信号のスキューによるノイズが発生しやすくなる。発生したノイズが、グランドライン１０１ｂを介して、読出回路ＲＯに設けられた積分増幅器などのアナログ回路に侵入すると、得られる放射線画像の品質が著しく低下するおそれがある。

【0032】

そのため、本実施の形態に係るＸ線検出器１においては、信号処理部４と制御処理部５とを直流的に分離するようにしている。また、信号ラインの数をさらに少なくしている。 図１に示すように、信号処理部４は、アレイ基板２の、シンチレータ３が設けられる側とは反対側に設けられている。
また、図２に示すように、信号処理部４には、電源回路４１、駆動タイミング生成回路４２、画像データ信号転送回路４３、複数のゲートドライバＧＤ、および複数の読出回路ＲＯが設けられている。
複数のゲートドライバＧＤは、複数の制御ライン２ｃ１のそれぞれに電気的に接続されている。
複数の読出回路ＲＯは、複数のデータライン２ｃ２のそれぞれに電気的に接続されている。

【0033】

図５は、電源回路４１のブロック図である。
図５に示すように、電源回路４１には、ＤＣ−ＡＤ変換部４１ａ、トランス４１ｂ、整流部４１ｃ、およびコンデンサ４１ｄ（第３のコンデンサの一例に相当する）が設けられている。
ＤＣ−ＡＤ変換部４１ａは、システム電源回路５１から供給された直流電圧を交流電圧に変換する。
ＤＣ−ＡＤ変換部４１ａは、発振回路４１ａ１とスイッチング素子４１ａ２を有する。 発振回路４１ａ１は、所定の周波数でスイッチング素子４１ａ２をＯＮ／ＯＦＦさせる。
スイッチング素子４１ａ２は、電流をスイッチングすることで、トランス４１ｂの一次側にパルス状の電流を流す。スイッチング素子４１ａ２は、例えば、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ＭＯＳＦＥＴ、ゲートターンオフサイリスタ（ＧＴＯ）などとすることができる。

【0034】

トランス４１ｂの一次側はＤＣ−ＡＤ変換部４１ａと電気的に接続され、二次側は複数の読出回路ＲＯと電気的に接続されている。
トランス４１ｂは、例えば、絶縁トランス、シールドトランスなどとすることができる。
整流部４１ｃは、トランス４１ｂの二次側と複数の読出回路ＲＯとの間に電気的に接続されている。整流部４１ｃは、トランス４１ｂの二次側に流れる交流電流を整流する。整流部４１ｃは、トランス４１ｂの二次側において、交流電圧を直流電圧に変換する。
コンデンサ４１ｄは、整流部４１ｃとグランドライン４４との間に電気的に接続されている。

【0035】

電源回路４１には、トランス４１ｂが設けられているので、信号処理部４と、制御処理部５のシステム電源回路５１とを直流的に分離することができる。そのため、トランス４１ｂにより、システム電源回路５１に設けられたＤＣ／ＤＣコンバータにおいて発生したスイッチングノイズ（低周波ノイズ）が、光電変換部２ｂに設けられた光電変換素子２ｂ１や薄膜トランジスタ２ｂ２に侵入するのを抑制することができる。また、ＤＣ−ＡＤ変換部４１ａにおいて発生したスイッチングノイズが、光電変換部２ｂに設けられた光電変換素子２ｂ１や薄膜トランジスタ２ｂ２に侵入するのも抑制することができる。
また、電源回路４１には、コンデンサ４１ｄが設けられているので、グランドライン４４を介して、光電変換部２ｂに設けられた光電変換素子２ｂ１や薄膜トランジスタ２ｂ２にノイズが侵入するのを抑制することができる。

【0036】

図６は、駆動タイミング生成回路４２のブロック図である。
駆動タイミング生成回路４２は、駆動制御回路５２と複数のゲートドライバＧＤとの間に電気的に接続されている。
駆動タイミング生成回路４２は、後述する駆動制御回路５２からのシリアルデータ（第１のシリアルデータの一例に相当する）を複数のスタート信号（走査を開始するタイミングを指示するための信号）と複数のクロック信号（制御ライン２ｃ１を切り替えるための信号）とに復元し、復元されたスタート信号とクロック信号を対応するゲートドライバＧＤに送信する。
図６に示すように、駆動タイミング生成回路４２には、バッファ４２ａ１、４２ａ２、インバータ４２ｂ１、４２ｂ２、コンデンサ４２ｃ１、４２ｃ２、４２ｃ３、４２ｃ４（第１のコンデンサの一例に相当する）、作動アンプ４２ｄ１、４２ｄ２、分周回路４２ｅ、および、シフトレジスタ４２ｆが設けられている。

【0037】

駆動制御回路５２から送信されたスタート信号は、バッファ４２ａ１とインバータ４２ｂ１に入力される。なお、バッファ４２ａ１は、必ずしも必要ではなく、省略することもできる。インバータ４２ｂ１は、受信したスタート信号を反転させる。作動アンプ４２ｄ１は、コンデンサ４２ｃ１を介して受信したバッファ４２ａ１からのスタート信号と、コンデンサ４２ｃ２を介して受信したインバータ４２ｂ１からの反転信号との差を演算して、スタート信号を再生成する。

【0038】

駆動制御回路５２から送信されたクロック信号は、バッファ４２ａ２とインバータ４２ｂ２に入力される。なお、バッファ４２ａ２は、必ずしも必要ではなく、省略することもできる。インバータ４２ｂ２は、受信したクロック信号を反転させる。作動アンプ４２ｄ２は、コンデンサ４２ｃ３を介して受信したバッファ４２ａ２からのクロック信号と、コンデンサ４２ｃ４を介して受信したインバータ４２ｂ２からの反転信号との差を演算して、クロック信号を再生成する。再生成されたクロック信号は、分周回路４２ｅとゲートドライバＧＤに送信される。分周回路４２ｅは、受信したクロック信号を所定の周波数を有するクロック信号に変換し、シフトレジスタ４２ｆに送信する。

【0039】

シフトレジスタ４２ｆは、作動アンプ４２ｄ１からのスタート信号と分周回路４２ｅからのクロック信号とから、複数のゲートドライバＧＤ毎に制御信号Ｓ１を生成する。シフトレジスタ４２ｆは、生成した制御信号Ｓ１を各ゲートドライバＧＤに順次送信する。 ゲートドライバＧＤは、制御信号Ｓ１を受信すると、対応する制御ライン２ｃ１に電圧を印加する。制御ライン２ｃ１に電圧が印加されると、薄膜トランジスタ２ｂ２がＯＮ状態となり、光電変換素子２ｂ１からの信号電荷（画像データ信号Ｓ２）が受信できるようになる。

【0040】

ここで、駆動タイミング生成回路４２は、シリアルデータを受信する側にコンデンサ４２ｃ１、４２ｃ２、４２ｃ３、４２ｃ４を有している。そのため、信号処理部４と制御処理部５を直流的に分離することができる。その結果、低周波ノイズが、信号処理部４から制御処理部５に侵入するのを抑制することができる。

【0041】

また、比較例に係るＸ線検出器１００に設けられた駆動制御回路１０２の場合には、グランド電位を基準として、スタート信号とクロック信号を生成する。そのため、駆動制御回路１０２、システム電源回路１０１、およびゲートドライバＧＤが共通のグランドライン１０１ｂに接続されることになる。その結果、システム電源回路１０１において発生したスイッチングノイズが、グランドライン１０１ｂを介してゲートドライバＧＤに侵入するおそれがある。

【0042】

これに対して、駆動タイミング生成回路４２の場合には、インバータ４２ｂ１、４２ｂ２により生成された反転信号を基準として、スタート信号とクロック信号を生成する。そのため、システム電源回路５１が接続されたグランドライン５５と、駆動制御回路４２とゲートドライバＧＤが接続されたグランドライン４４とが分離されている。その結果、システム電源回路５１において発生したスイッチングノイズが、ゲートドライバＧＤに侵入するのを抑制することができる。

【0043】

また、駆動制御回路５２と駆動タイミング生成回路４２の間は、２本の信号ラインで接続すればよいので、信号のスキューによるノイズの発生を抑制することができる。また、駆動制御回路５２は、多数のゲートドライバＧＤに対する信号を生成するための複雑で大規模なデジタル回路を必要としないので、駆動制御回路５２に設けられるデジタル回路の簡素化を図ることができる。そのため、駆動制御回路５２において、高周波のデジタルノイズが発生するのを抑制することができる。

【0044】

図７は、画像データ信号転送回路４３のブロック図である。
画像データ信号転送回路４３は、複数の読出回路ＲＯのそれぞれからの画像データ信号Ｓ２をシリアルデータ（第２のシリアルデータの一例に相当する）に変換する。
図７に示すように、画像データ信号転送回路４３には、逓倍回路４３ａ、パラレル−シリアル変換回路４３ｂ、バッファ４３ｃ１、４３ｃ２、インバータ４３ｄ１、４３ｄ２、コンデンサ４３ｅ１、４３ｅ２、４３ｅ３、４３ｅ４（第２のコンデンサの一例に相当する）、作動アンプ４３ｆ１、４３ｆ２が設けられている。

【0045】

まず、Ｎ個の読出回路ＲＯによりＮ個の画像データ信号Ｓ２が読み出される。画像データ信号Ｓ２は、読出しクロック信号に同期して出力される。
また、Ｎ個の読出回路ＲＯのそれぞれは、積分増幅器と、アナログ−デジタル変換器を有する。読出回路ＲＯは、読み出された画像データ信号Ｓ２を増幅し、増幅された画像データ信号Ｓ２（アナログ信号）をデジタル信号に変換する。デジタル信号に変換された画像データ信号Ｓ２は、パラレル−シリアル変換回路４３ｂに送信される。

【0046】

逓倍回路４３ａは、読出しクロック信号の周波数のＮ倍の周波数を有する転送クロック信号を生成する。転送クロック信号は、パラレル−シリアル変換回路４３ｂ、バッファ４３ｃ２、およびインバータ４３ｄ２に送信される。

【0047】

パラレル−シリアル変換回路４３ｂは、転送クロック信号に合わせて、Ｎ個の画像データ信号Ｓ２から選択的に画像データ信号Ｓ２を順次出力する。すなわち、パラレル−シリアル変換回路４３ｂは、Ｎ個のパラレルデータをシリアルデータに変換する。

【0048】

変換されたシリアルデータ（画像データ信号Ｓ２）は、バッファ４３ｃ１とインバータ４３ｄ１に入力される。なお、バッファ４３ｃ１は、必ずしも必要ではなく、省略することもできる。インバータ４３ｄ１は、受信した信号を反転させる。作動アンプ４３ｆ１は、コンデンサ４３ｅ１を介して受信したバッファ４３ｃ１からの信号と、コンデンサ４３ｅ２を介して受信したインバータ４３ｄ１からの反転信号との差を演算して、制御処理部５に送信するための転送データを生成する。

【0049】

また、転送クロック信号は、バッファ４３ｃ２とインバータ４３ｄ２に入力される。なお、バッファ４３ｃ２は、必ずしも必要ではなく、省略することもできる。インバータ４３ｄ２は、受信した転送クロック信号を反転させる。作動アンプ４３ｆ２は、コンデンサ４３ｅ３を介して受信したバッファ４３ｃ２からの転送クロック信号と、コンデンサ４３ｅ４を介して受信したインバータ４３ｄ２からの反転信号との差を演算して、制御処理部５に送信するための転送クロック信号を生成する。

【0050】

画像データ信号転送回路４３は、シリアルデータを送信する側にコンデンサ４３ｅ１、４３ｅ２、４３ｅ３、４３ｅ４を有している。そのため、信号処理部４と制御処理部５を直流的に分離することができる。その結果、低周波ノイズが、信号処理部４から制御処理部５に侵入するのを抑制することができる。

【0051】

また、比較例に係るＸ線検出器１００の場合には、グランド電位を基準として、読出し制御回路１０３に送信するためのデータ信号を生成する。そのため、システム電源回路１０１、読出し制御回路１０３、および読出回路ＲＯが共通のグランドライン１０１ｂに接続されることになる。その結果、システム電源回路１０１において発生したスイッチングノイズが、グランドライン１０１ｂを介して読出回路ＲＯに侵入するおそれがある。

【0052】

これに対して、画像データ信号転送回路４３の場合には、インバータ４３ｄ１、４３ｄ２により生成された反転信号を基準として、転送データと転送クロック信号を生成する。そのため、システム電源回路５１が接続されたグランドライン５５と、画像データ信号転送回路４３と読出回路ＲＯが接続されたグランドライン４４とが分離されている。その結果、システム電源回路５１において発生したスイッチングノイズが、読出回路ＲＯに侵入するのを抑制することができる。

【0053】

また、読出し制御回路５３と画像データ信号転送回路４３の間は、２本の信号ラインで接続すればよいので、信号のスキューによるノイズの発生を抑制することができる。また、読出し制御回路５３は、多数の読出回路ＲＯからの信号を処理するための複雑で大規模なデジタル回路を必要としないので、読出し制御回路５３に設けられるデジタル回路の簡素化を図ることができる。そのため、読出し制御回路５３において、高周波のデジタルノイズが発生するのを抑制することができる。

【0054】

図２に示すように、制御処理部５には、システム電源回路５１、駆動制御回路５２、読出し制御回路５３、および画像処理回路５４が設けられている。
システム電源回路５１は、ＤＣ／ＤＣコンバータなどを有し、外部から供給された直流電圧を所定の直流電圧に変換する。システム電源回路は、電源回路４１、駆動制御回路５２、読出し制御回路５３、および画像処理回路５４に変換された直流電圧を印加する。
駆動制御回路５２は、複数のゲートドライバＧＤのそれぞれに対してスタート信号とクロック信号とを生成する。また、駆動制御回路５２は、生成した複数のスタート信号と複数のクロック信号とをシリアルデータに変換する。駆動制御回路５２は、シリアルデータを駆動タイミング生成回路４２に送信する。

【0055】

読出し制御回路５３は、画像データ信号転送回路４３からのシリアルデータをＮ個のパラレルデータに変換し、変換したパラレルデータを画像処理回路５４に送信する。
読出し制御回路５３は、画像データ信号転送回路４３からのシリアルデータを複数の画像データ信号Ｓ２に復元する。
図７に示すように、読出し制御回路５３には、分周回路５３ａ、シリアル−パラレル変換回路５３ｂ、および送信回路５３ｃが設けられている。
分周回路５３ａは、受信した転送クロック信号の周波数の１／Ｎ倍の周波数を有するクロック信号を生成する。生成されたクロック信号は、シリアル−パラレル変換回路５３ｂおよび送信回路５３ｃに送信される。

【0056】

シリアル−パラレル変換回路５３ｂは、クロック信号に合わせて、シリアルデータ（画像データ信号Ｓ２）をＮ個のパラレルデータに変換する。
送信回路５３ｃは、変換されたパラレルデータを画像処理回路５４に送信する。

【0057】

画像処理回路５４は、読出し制御回路５３からの画像データ信号Ｓ２（パラレルデータ）に基づいてＸ線画像を構成する。

【0058】

次に、ノイズの低減効果について説明する。
図８（ａ）〜（ｄ）は、比較例に係るＸ線検出器１００におけるノイズを例示するためのグラフ図である。
なお、図８（ａ）は、電源ライン１０１ａにおけるスイッチングノイズ（低周波ノイズ）を表している。図８（ｂ）は、グランドライン１０１ｂにおけるスイッチングノイズ（低周波ノイズ）を表している。図８（ｃ）は、制御処理部５側で発生したデジタルノイズや信号のスキューにより発生したノイズなどの高周波ノイズを表している。図８（ｄ）は、グランドライン１０１ｂにおける合成されたノイズを表している。

【0059】

前述したように、ノイズに敏感なアナログ回路（例えば、読出回路ＲＯなど）に対しては、電源ライン１０１ａにフィルタを設けることで電源ライン１０１ａを介して侵入するノイズを低減させることができる。すなわち、図８（ａ）に例示をしたノイズは低減させることができる。

【0060】

しかしながら、図４に示すように、グランドライン１０１ｂは共通となるため、グランドライン１０１ｂを介して侵入するノイズは除去することができない。そのため、図８（ｂ）、（ｃ）に例示をしたノイズは低減させることができず、図８（ｄ）に例示をしたノイズがグランドライン１０１ｂを介して読出回路ＲＯなどに侵入することになる。

【0061】

図９（ａ）〜（ｅ）は、電源回路４１を設けた場合のノイズを例示するためのグラフ図である。
なお、図９（ａ）は電源ライン５６におけるスイッチングノイズ（低周波ノイズ）を表している。図９（ｂ）は、グランドライン５５におけるスイッチングノイズ（低周波ノイズ）を表している。図９（ｃ）は、制御処理部５側で発生したデジタルノイズや信号のスキューにより発生したノイズなどの高周波ノイズを表している。図９（ｄ）は、グランドライン４４における低周波ノイズの状態を表している。図９（ｅ）は、グランドライン４４における合成されたノイズを表している。

【0062】

電源回路４１を設ければ、信号処理部４のグランドライン４４と、制御処理部５のグランドライン５５を分離することができる。そのため、図９（ｄ）に示すように、システム電源回路５１において発生したスイッチングノイズ（低周波ノイズ）が、グランドライン４４に侵入するのを抑制することができる。

【0063】

この場合、駆動タイミング生成回路４２および画像データ信号転送回路４３が設けられていなければ、図９（ｃ）に例示をした高周波ノイズがグランドライン４４に侵入するおそれがある。高周波ノイズがグランドライン４４に侵入すると、図９（ｅ）に例示をしたノイズがグランドライン４４などを介して読出回路ＲＯなどに侵入するおそれがある。

【0064】

図１０（ａ）〜（ｆ）は、電源回路４１、駆動タイミング生成回路４２、および画像データ信号転送回路４３を設けた場合のノイズを例示するためのグラフ図である。
なお、図１０（ａ）は電源ライン５６におけるスイッチングノイズ（低周波ノイズ）を表している。図１０（ｂ）は、グランドライン５５におけるスイッチングノイズ（低周波ノイズ）を表している。図１０（ｃ）は、グランドライン４４における低周波ノイズの状態を表している。図１０（ｄ）は、制御処理部５側で発生したデジタルノイズや信号のスキューにより発生したノイズなどの高周波ノイズを表している。図１０（ｅ）は、信号処理部４側の信号ラインにおける高周波ノイズの状態を表している。図１０（ｆ）は、グランドライン４４における合成されたノイズを表している。

【0065】

電源回路４１を設ければ、信号処理部４のグランドライン４４と、制御処理部５のグランドライン５５を分離することができる。そのため、図１０（ｃ）に示すように、システム電源回路５１において発生したスイッチングノイズ（低周波ノイズ）が、グランドライン４４に侵入するのを抑制することができる。

【0066】

またさらに、駆動タイミング生成回路４２および画像データ信号転送回路４３を設ければ、駆動制御回路５２と駆動タイミング生成回路４２の間は２本の信号ラインで接続することができ、読出し制御回路５３と画像データ信号転送回路４３の間も２本の信号ラインで接続することができる。そのため、図１０（ｅ）に示すように、制御処理部５側で発生した高周波ノイズが、信号処理部４側の信号ラインに侵入するのを抑制することができる。その結果、図１０（ｆ）に示すように、グランドライン４４を介して読出回路ＲＯなどに侵入するノイズを大幅に低減させることができる。

【0067】

以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

【符号の説明】

【0068】

１ Ｘ線検出器、２ アレイ基板、２ａ 基板、２ｂ 光電変換部、２ｂ１ 光電変換素子、２ｂ２ 薄膜トランジスタ、２ｂ３ 蓄積キャパシタ、２ｃ１ 制御ライン、２ｃ２ データライン、３ シンチレータ、４ 信号処理部、４１ 電源回路、４１ａ ＤＣ−ＡＤ変換部、４１ｂ トランス、４１ｃ 整流部、４１ｄ コンデンサ、４２ 駆動タイミング生成回路、４２ａ１ バッファ、４２ａ２ バッファ、４２ｂ１ インバータ、４２ｂ２ インバータ、４２ｃ１ コンデンサ、４２ｃ２ コンデンサ、４２ｃ３ コンデンサ、４２ｃ４ コンデンサ、４２ｄ１ 作動アンプ、４２ｄ２ 作動アンプ、４２ｅ 分周回路、４２ｆ シフトレジスタ、４３ 画像データ信号転送回路、４３ａ 逓倍回路、４３ｂ パラレル−シリアル変換回路、４３ｃ１ バッファ、４３ｃ２ バッファ、４３ｄ１ インバータ、４３ｄ２ インバータ、４３ｅ１ コンデンサ、４３ｅ２ コンデンサ、４３ｅ３ コンデンサ、４３ｅ４ コンデンサ、４３ｆ１ 作動アンプ、４３ｆ２ 作動アンプ、５ 制御処理部、５１ システム電源回路、５２ 駆動制御回路、５３ 読出し制御回路、５４ 画像処理回路、ＧＤ ゲートドライバ、ＲＯ 読出回路

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】