特開 2017-195588 ＨＤＲ画素

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2017-195588(P2017-195588A)

(43)【公開日】2017年10月26日

(54)【発明の名称】ＨＤＲ画素

(51)【国際特許分類】

   H04N 5/355 20110101AFI20170929BHJP

   H01L 27/146 20060101ALI20170929BHJP

   H04N 1/028 20060101ALI20170929BHJP

   H04N 5/3745 20110101ALI20170929BHJP

   H04N 5/378 20110101ALI20170929BHJP

   H01L 31/10 20060101ALI20170929BHJP

【ＦＩ】

   H04N5/355 540

   H01L27/146 A

   H04N1/028 Z

   H04N5/3745 200

   H04N5/3745

   H04N5/378

   H01L31/10 A

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

【外国語出願】

【全頁数】9

(21)【出願番号】特願2017-26922(P2017-26922)

(22)【出願日】2017年2月16日

(31)【優先権主張番号】16156012.3

(32)【優先日】2016年2月16日

(33)【優先権主張国】EP

(71)【出願人】

【識別番号】515321108

【氏名又は名称】エスプロス フォトニックス アーゲー

(74)【代理人】

【識別番号】110000578

【氏名又は名称】名古屋国際特許業務法人

(72)【発明者】

【氏名】ビート デ コイ

【テーマコード（参考）】

4M118

5C024

5C051

5F849

【Ｆターム（参考）】

4M118AA02

4M118BA14

4M118CA04

4M118DD04

4M118FA06

4M118FA34

4M118GA02

5C024CX43

5C024CX47

5C024GX02

5C024GX16

5C024GX18

5C024HX23

5C024HX29

5C051AA01

5C051BA02

5C051DA06

5C051DB01

5C051DB04

5C051DB06

5C051DB09

5C051DB13

5C051DB18

5C051DC02

5C051DC07

5C051DE03

5F849AB02

5F849BA06

5F849BB03

5F849DA01

5F849DA44

5F849EA04

5F849EA13

5F849EA16

5F849FA02

5F849FA12

5F849FA20

5F849GA04

5F849KA12

5F849XB15

5F849XB24

(57)【要約】      （修正有）

【課題】個別画像を２つ取得し、その両画像を合成することにより、画像処理を用いてダイナミックレンジがより高い画像を生成する画像センサを提供する。
【解決手段】画像センサ１０の画素は、各々が、受光した照射線から電荷担体を生成する変換領域と、生成された電荷担体を２つの電荷担体流へと時間的に分離する分離デバイス３０と、２つの電荷担体流の電荷担体を別々に保持する２つのメモリを有しているメモリデバイス４０と、保持された電荷担体を電気信号に変換する読出デバイス５０と、を備えている復調画素として設計されている。分離デバイス３０は、１期間に生成された電荷担体が２つの異なる期間になるような分離を行う。
【選択図】図１

【特許請求の範囲】

【請求項1】

２つの原画像を取得した結果得られる、ダイナミックレンジがより高い画像を生成するための画素行列を有する画像センサであって、
前記画像センサの前記画素はそれぞれ、
前記受光した照射線から電荷担体を生成する変換領域と、
生成された前記電荷担体を２つの電荷担体流へと時間的に分離する分離デバイスと、
前記２つの電荷担体流の前記電荷担体を別々に保持する２つのメモリを有しているメモリデバイスと、
保持された前記電荷担体を電気信号に変換する読出デバイスと、
を有している復調画素の形式であり、
前記分離デバイスは、１期間に生成された前記電荷担体が２つの異なる期間になるような分離を実行するように設計されていることを特徴とする、画像センサ。

【請求項2】

前記２つの期間は、一繋がりに連続して配置されていることを特徴とする、請求項１記載の画像センサ。

【請求項3】

前記２つの期間は、それぞれ分離されていて、かつ交互に配置されていることを特徴とする、請求項１記載の画像センサ。

【請求項4】

前記分離は周期的に行われることを特徴とする、先行する請求項のいずれか１項に記載の画像センサ。

【請求項5】

選択デバイスが、２つの前記メモリのうちの一方、またはその値を、１つのメモリ、または両方のメモリの前記飽和度の関数として選択し、これにより、得られた前記画像内の画素点の値を算出するように設けられていることを特徴とする、先行する請求項のいずれか１項に記載の画像センサ。

【請求項6】

前記選択デバイスは、画素毎または画素列毎に、ＡＤ変換の前に前記選択をアナログ的に行うアナログ比較器を備えていることを特徴とする、請求項５記載の画像センサ。

【請求項7】

前記アナログ比較器は、前記選択が行われる関数として、調整可能な比較器しきい値を備えていることを特徴とする、請求項６記載の画像センサ。

【請求項8】

前記変換領域は、ドープ基板、特にｎ−型ドープ半導体基板、及び／または、前記基板の裏面に、前記基板を空乏層とする電極、特に透過性裏面電極、を備えており、
かつ／または、
前記分離デバイスは、
前記基板の前記上面にあり、前記電荷担体を前記変換領域から前記分離デバイス内へと引き付けるドリフトゲート、及び／または、
前記基板の前記上面の、特に前記ドリフトゲートに対向する位置にあり、前記電荷担体の誘導と分離とを交互に行う２つの変調ゲート、を備えていて、
かつ／または、
前記メモリデバイスは、
前記基板の前記上面にあり、各々が１つの変調ゲートに対応付けされていて、対応付けされた前記変調ゲートへと向かう前記電荷担体の収集と保持とを行う、２つの保持ゲートを備えており、
かつ／または、
前記読出デバイスは、
前記基板の前記上面にあり、各々が１つの保持ゲートに対応付けされていて、前記保持ゲートにおいて収集された前記電荷担体を、対応付けされている浮遊拡散部へと断続的に転送する、２つの転送ゲート、及び／または、
前記基板、特にｎ＋型ドープ基板の前記上面にあり、各々が１つの転送ゲートに対応付けされていて、前記転送ゲートにより転送された前記電荷担体を取得し、それらを電圧としてＡＤ変換器へと供給する、２つの浮遊拡散部、を備えていることを特徴とする、先行する請求項のいずれか１項に記載の画像センサ。

【発明の詳細な説明】

【発明の詳細な説明】

【0001】

本発明は、少なくとも２つの原画像を取得した結果得られる、ダイナミックレンジがより高い画像を生成するための画素行列を有する画像センサに関する。
個別画像を２つ取得し、その両画像を合成することにより、画像処理を用いてダイナミックレンジがより高い画像を生成する、上述の方式の画像センサは、従来技術で知られている。

【0002】

本発明の目的は、上述の方式の改良画像センサを提供することである。
この目的は、上述の方式の画像センサの説明から開始される、請求項１に係る画像センサによって達成される。効果的な実施形態は、他の従属請求項によって規定される。

【0003】

本発明に係る画像センサは、２つの元画像を取得した結果得られる、ダイナミックレンジがより高い画像を生成するための画素行列を有する画像センサであって、画像センサの画素は、各々が、受光した照射線から電荷担体を生成する変換領域と、生成された電荷担体を２つの電荷担体流へと時間的に分離する分離デバイスと、２つの電荷担体流の電荷担体を別々に保持する２つのメモリを有しているメモリデバイスと、保持された電荷担体を電気信号に変換する読出デバイスと、を備えている復調画素として設計されており、分離デバイスは、１期間に生成された電荷担体が２つの異なる期間での電荷担体になるように分離するように設計されている。

【0004】

電荷が満たされた２つの画素メモリは、２つの原画像に相当する。
２つのメモリは、このようにして生成時間の長さが異なる電荷担体を取得するが、これが、２つの元画像に対する異なる露光時間に相当する。

【0005】

復調画素については、例えば本願出願人による国際特許出願である国際出願ＰＣＴ／ＥＰ２０１６／０５１２９６号に記載されている。
これにより、元画像が両方ともセンサの領域内に同時に存在するので、より十分な処理が行えるという利点が得られる。

【0006】

分離デバイスは、２つの時間間隔を連続して配置するのが好ましい。これにより、充電電流の流れが最適になり得るので、露光が非常に高速で完了するという利点が得られる。
分離デバイスは、２つの時間間隔を、それぞれ交互に隙間なく接合するように配置するのが好ましい。これにより、２つの原画像の生成が、時間のずれがほぼなく、よって時間に関する不自然さもなく行われるという利点が得られる。

【0007】

分離デバイスは、分離を周期的に行うことが好ましい。これにより、画像センサを簡素化し、かつ、周波数変調され得るという利点が得られる。
特に、デューティ比が５０％以下の周期的変調がもたらされ得、特にデューティ比が１０％と９０％の場合は、一方のメモリ、よって一方の原画像の露光が、９倍長くなることにほぼ相当する。

【0008】

画像センサは、結果として得られる画像内の画素点の値を算出するために、２つのメモリのうちの一方、または２つのメモリのうちの一方の値を、１つのメモリ、または両方のメモリの飽和度によって選択する、選択デバイスを備えていることが好ましい。これにより、より高いダイナミックレンジで表示させることが可能なメモリが選択されるという利点が得られる。

【0009】

選択デバイスは、画素毎または画素列毎に、ＡＤ変換の前に選択をアナログ的に行うアナログ比較器を有していることが好ましい。これにより、使用する値の選択がＡＤ変換の前に行われるので、ＡＤ変換器へのデータ速度は低いままで画像周波数を高くすることができるという利点が得られる。

【0010】

アナログ比較器は、選択が行われる関数として、調整可能な比較器しきい値を備えていることが好ましい。これにより、ダイナミックレンジが影響を受けて最適化され得るという利点が得られる。

【0011】

画像センサの画素は、飛行時間型（ｔｉｍｅ−ｏｆ−ｆｌｉｇｈｔ：ＴＯＦ）３Ｄ距離撮像の分野で知られているような２タップ復調画素として構成されていることが好ましい。

【0012】

変換領域は、ドープ基板、特にｎ−型ドープ半導体基板、及び／または、基板の裏面に、基板を空乏層とする電極、特に透過性裏面電極を備えていることが好ましい。
分離デバイスは、基板の上面に、電荷担体を変換領域から分離デバイス内へと引き付けるドリフトゲート（ｄｒｉｆｔｇａｔｅ）を有していることが好ましい。ドリフトゲートはまた、以下に記載される変調ゲートによって構成され得る。

【0013】

分離デバイスは、基板の上面の、特にドリフトゲートに対向する位置に、電荷担体の誘導と分離とを交互に行う２つの変調ゲートを備えていることが好ましい。
メモリデバイスは、基板の上面に、各々が１つの変調ゲートに対応付けされていて、対応付けされた変調ゲートへと向かう電荷担体の収集と保持とに役立つ、２つの保持ゲートを有していることが好ましい。

【0014】

読出デバイスは、基板の上面に、各々が１つの保持ゲートに対応付けされていて、保持ゲートにおいて蓄積された電荷担体を、対応付けされている浮遊拡散部へと断続的に転送するのに役立つ、２つの転送ゲートを有していることが好ましい。

【0015】

読出デバイスは、特にｎ＋型ドープ材料としての基板の上面に、各々が１つの転送ゲートに対応付けされていて、転送ゲートから転送された電荷担体を取得し、それらを電圧としてＡＤ変換器へと供給するのに役立つ、２つの浮遊拡散部を有していることが好ましい。

【0016】

主請求項によれば、分離デバイスはまた、３つ以上の電荷担体流への分離を行うように設計されていてもよい。それに応じて、メモリデバイスは、３つ以上のメモリを備えていて、一方、分離デバイスは、３つ以上の異なる期間に分離する。したがって、３つ以上の変調ゲート、保持ゲート、転送ゲート、及び浮遊拡散部が、相応して設けられる。

【0017】

これらの構造により、非常に効果的な復調画素が形成され得る。
本発明のさらなる特徴は、図面内に与えられている。各々の場合に説明されている利点は、説明されていない内容の特徴を組み合わせた場合にも得られる可能性がある。

【0018】

本発明の例示的実施形態を、一例として図面に図示し、以下においてより詳細に説明する。

【図面の簡単な説明】

【0019】

【図1】図１は、本発明の画像センサの画素を示している。

【発明を実施するための形態】

【0020】

［図面の詳細な説明］
図１は、画像センサの画素１０を、側面の概略図で示したものである。
画像センサの画素１０は、表面固有抵抗が２０００オーム・ｃｍ以上であり、厚さが約５０μｍである、フローティングゾーン法によるｎ−型ドープシリコン半導体基板２１を有している。ドリフトゲート３１は、半導体基板上の非導電性ＳｉＯ分離層７７の上方に配置されており、一方、変調ゲート３２、保持ゲート４１、転送ゲート５１、及び基板内にある浮遊拡散部５２は、対称配置で基板の両側に配置されている。適切な層及び接触部は、図示されていない。シャッター８０は、ゲートと透過性裏面接触部との間に配置されていて、反射された入射照射線９０とは反対の位置にある保持ゲート、転送ゲート、及び浮遊拡散部を、それぞれのゲートの下にある半導体基板とともに隠しており、この絞りは、ドリフトゲートの下方領域に絞り開口８１を備えている。半導体基板は、少なくともドリフトゲートの下方にあり、特に全体的に空乏状態となっている。ドリフトゲートは、正電位に帯電していて、半導体基板内に空間電荷領域を形成している。

【0021】

分離デバイス３０は、ドリフトゲート３１と変調ゲート３２とを備えている。メモリデバイス４０は、保持ゲート４１を備えている。読出デバイス５０は、転送ゲート５１と、分離層７７と、浮遊拡散部５２と、絞り８０と、絞り開口８１と、絞りとゲートとの間にある基板とを備えており、この基板は、変換領域２０内の半導体基板２１と同じ型である。変換領域２０は、半導体基板２１と、裏面電極２２と、絞り８０とを備えている。基板の厚さは約５０μｍである。

【0022】

透過性裏面電極２２を透過してドリフトゲートの下にある半導体基板２１へと入射した反射赤外照射線９０は、半導体基板２４内に電子正孔対２４を発生させる。その光電子は、ドリフトゲート３１によって形成された空間電荷領域を通過して、ドリフトゲートに引き付けられる。ドリフトゲートの電位は、約４Ｖである。引き付けられる光電子２５の数は、受光照射線の強度に比例する。

【0023】

変調ゲート３２には、最大値がドリフトゲート３１の電位と保持ゲート４１の電位の間の値であり、かつ、最小値がドリフトゲートの電位より小さい値である変調された電位が入力されてもよい。変調ゲートの電位は、おおよそ０Ｖから５Ｖの間で変調される。２つの変調ゲートは、逆電位で動作し、これは、一方の電位が正の場合に他方の変調ゲートの電位が０Ｖであり、逆の場合も成り立つことを意味する。その結果、一方の変調ゲートには常に０Ｖが入力され、他方の変調ゲートには常に５Ｖの電位が入力される。電位の最小値は、この場合は０Ｖであるが、ドリフトゲート下の光電子に対してポテンシャル障壁を生じさせるので、光電子は、この変調ゲートに対応付けされている保持ゲートに到達できない。電位の最大値は、この場合は５Ｖであるが、ドリフトゲート下で、この変調ゲートを越え、対応付けされている保持ゲートへと流れ込む光電子の流出を生じさせる。

【0024】

各々が互いに逆の信号に相当する電位を有する２つの変調ゲートの適用により、受光した照射線強度によって生成された光電子の流れは、相応してスイッチへと向けられる。その結果として生じたこれらの光電子の変調ゲート下での流れは、受光した照射線信号を含む対応する正弦波信号または矩形波信号の逓倍、換言すればこれに相関されたものに相当する。

【0025】

各保持ゲートは、ドリフトゲートよりも高い電位で帯電しており、変調ゲートの状態に応じて、光電子を交互に及びそれぞれに収集する。保持ゲートの電位は、約１０Ｖである。保持ゲート下の光電子によって蓄積された電荷は、相関値に相当する。したがって、この相関値は電荷領域内にある。光電子が対応する保持ゲート下で蓄積される量は、上述の相関信号と受光照射線信号との相関関係の時間積分に相当する。

【0026】

保持ゲート下に蓄積された光電子を検出する場合は、ドリフトゲートの方向への光電子に対するポテンシャル障壁を形成するために、変調ゲートに０Ｖの電位が印加される。一方、各転送ゲートの電位を平均値、例えば６Ｖに上げて、光電子の浮遊拡散部の方向への暫定的な流出を可能にする。

【0027】

この時、約１０Ｖである両保持ゲートの正電位は、時間傾斜（ｔｉｍｅ ｒａｍｐ）で並行して降下される。保持ゲートに印加された正電位降下の結果得られる変化後の電位、及びその下の電荷の負電位によって、電荷が転送ゲートを介して流出可能かどうかが決まる。この電位降下プロセスは、３段階に分けられる。時間傾斜の最初の段階では、上記の印加電位は、保持ゲートではまだ、一定かつ等値である転送ゲートの正電位よりもより正側であり、電荷の流れはない。その後の時間傾斜の第２段階では、上述の印加電位は、一定かつ等値である転送ゲートの正電位と比較して、一方の保持ゲートではより正側となり、他方の保持ゲートではより負側となる。その結果、より正側の正電位が印加された保持ゲート下で、対応付けされている転送ゲートを介して対応付けされている浮遊拡散部へと電荷が流れ、印加された電位は、再び対応する転送ゲートと等しくなる。最終である時間傾斜の第３段階では、上述の両保持ゲートの印加電位は、一定かつ等値の電位よりも高い。その結果、両保持ゲート下で、それぞれに対応付けされている転送ゲートを介して、それぞれに対応付けされている浮遊拡散部へと電荷が流れる。

【0028】

電荷が流入した１つの浮遊拡散部の電荷量は、その時にソースフォロア（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ）を用いて相当する電圧に変換されて、さらに処理される。
［参照］
本発明に係る画像センサの画素の構造は、例えば本願出願人による国際特許出願であるＰＣＴ／ＥＰ２０１６／０５１２９６に記載されている。

【符号の説明】

【0029】

１０ 画像センサの画素、１１ 境界、２０ 変換領域、２１ 半導体基板、２２ 裏面電極、２４ 電子正孔対、２５ 光電子、３０ 分離デバイス、３１ ドリフトゲート、３２ 変調ゲート、４０ メモリデバイス、４１ 保持ゲート、５０ 読出デバイス、５１ 転送ゲート、５２ 浮遊拡散部、７７ 分離層、８０ 絞り、８１ 絞り開口、９０ 入射照射線

【図1】

【外国語明細書】

2017195588000001.pdf