特開 2017-216825出願番号 特願 2016-109343
電圧出力装置および制御装置
公報発行日 2017年12月7
公報URL https://ipforce.jp/patent-jp-A-2017-216825 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
電圧出力装置および制御装置
要約特許出願時に添付された[要約書]
【課題】誘導性素子のインダクタンスの変動によるパルス幅の制御誤差を低減する。【解決手段】パルス電圧を出力するパルス回路と、誘導性素子および容量性素子を有し、パルス電圧に応じた出力電圧を出力するＬＣ回路と、誘導性素子のインダクタンスと対応する対応情報、および、出力電圧と目標電圧との差分情報に基づいて、パルス回路が出力するパルス電圧のパルス幅を制御するパルス幅制御部とを備える電圧出力装置を提供する。パルス幅制御部は、予め設定されたインダクタンスと、差分情報とに基づいて、パルス電圧のパルス幅の制御値を演算する演算部と、対応情報に基づいて演算部におけるインダクタンスを設定する設定部とを備えてよい。
【選択図】図１
発明が解決しようとする課題[発明の詳細な説明]から抜粋
デッドビート制御では、変換装置における主回路の伝達特性の逆特性を用いて、上述した偏差を補正している。当該逆特性においては、主回路定数を固定値としている。しかし、変換装置の主回路に含まれる誘導性素子のインダクタンスは、誘導性素子に流れる電流に応じて変動する。誘導性素子のインダクタンスが上述した固定値からずれると、デッドビート制御における制御性能が劣化してしまう。課題を解決するための手段[発明の詳細な説明]から抜粋
本発明の第１の態様においては、電圧出力装置を提供する。電圧出力装置は、パルス電圧を出力するパルス回路を備えてよい。電圧出力装置は、誘導性素子および容量性素子を有し、パルス電圧に応じた出力電圧を出力するＬＣ回路を備えてよい。電圧出力装置は、パルス回路が出力するパルス電圧のパルス幅を制御するパルス幅制御部を備えてよい。パルス幅制御部は、誘導性素子のインダクタンスと対応する対応情報に基づいてパルス・・・ 続きを知財ポータルサイト IP Force にログインして見る
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】本発明の一つの電圧出力装置１００の構成を、負荷２００とともに示す図である。
【図2】パルス回路１２の動作の概要を示す図である。
【図3】パルス幅制御部３０の構成例を示す図である。
【図4】設定部３６の構成例を示す図である。
【図5】第１差分回路３８および第１サンプリング回路４０の動作例を示す図である。
【図6】設定部３６の他の構成例を示す図である。
【図7】誘導性素子２２の直流重畳特性の一例を示す図である。
【図8A】誘導性素子２２に流れる電流ＩＬの値を取得するサンプリングタイミングの例を示す図である。
【図8B】誘導性素子２２に流れる電流ＩＬの値を取得するサンプリングタイミングの例を示す図である。
【図8C】誘導性素子２２に流れる電流ＩＬの値を取得するサンプリングタイミングの例を示す図である。
【図9】パルス幅制御部３０の他の構成例を示す図である。
選択図 図1出願人が指定した本件の代表的な図
１０・・・直流電源、１２・・・パルス回路、２０・・・ＬＣ回路、２２・・・誘導性素子、２４・・・容量性素子、３０・・・パルス幅制御部、３２・・・演算部、３４・・・ゲイン制御部、３６・・・設定部、３８・・・第１差分回路、４０・・・第１サンプリング回路、４２・・・第２サンプリング回路、４４・・・遅延回路、４６・・・第２差分回路、４８・・・算出部、５０・・・算出部、５２・・・関係情報記憶部、５４・・・ＰＩＤ調節部、５６・・・加算回路、５８・・・差分回路、１００・・・電圧出力装置、２００・・・負荷
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります