特開2017-218639(P2017-218639A)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社アルバックの特許一覧
<>
  • 特開2017218639-金属膜の成膜方法及び成膜装置 図000003
  • 特開2017218639-金属膜の成膜方法及び成膜装置 図000004
  • 特開2017218639-金属膜の成膜方法及び成膜装置 図000005
  • 特開2017218639-金属膜の成膜方法及び成膜装置 図000006
  • 特開2017218639-金属膜の成膜方法及び成膜装置 図000007
  • 特開2017218639-金属膜の成膜方法及び成膜装置 図000008
  • 特開2017218639-金属膜の成膜方法及び成膜装置 図000009
  • 特開2017218639-金属膜の成膜方法及び成膜装置 図000010
  • 特開2017218639-金属膜の成膜方法及び成膜装置 図000011
  • 特開2017218639-金属膜の成膜方法及び成膜装置 図000012
  • 特開2017218639-金属膜の成膜方法及び成膜装置 図000013
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2017-218639(P2017-218639A)
(43)【公開日】2017年12月14日
(54)【発明の名称】金属膜の成膜方法及び成膜装置
(51)【国際特許分類】
   C23C 14/35 20060101AFI20171117BHJP
   C23C 14/14 20060101ALI20171117BHJP
   H01L 21/28 20060101ALI20171117BHJP
   H01L 21/285 20060101ALI20171117BHJP
【FI】
   C23C14/35 C
   C23C14/14 D
   H01L21/28 301B
   H01L21/285 S
   H01L21/28 301R
【審査請求】未請求
【請求項の数】5
【出願形態】OL
【全頁数】12
(21)【出願番号】特願2016-114629(P2016-114629)
(22)【出願日】2016年6月8日
(71)【出願人】
【識別番号】000231464
【氏名又は名称】株式会社アルバック
(74)【代理人】
【識別番号】100106666
【弁理士】
【氏名又は名称】阿部 英樹
(74)【代理人】
【識別番号】100102875
【弁理士】
【氏名又は名称】石島 茂男
(72)【発明者】
【氏名】高澤 悟
(72)【発明者】
【氏名】山本 拓司
(72)【発明者】
【氏名】白井 雅紀
【テーマコード(参考)】
4K029
4M104
【Fターム(参考)】
4K029AA04
4K029AA24
4K029BA02
4K029BA03
4K029BA04
4K029BA05
4K029BA08
4K029BA11
4K029BA12
4K029BA13
4K029BA17
4K029BA21
4K029BD01
4K029CA05
4K029DC03
4K029DC04
4K029DC34
4K029DC35
4K029DC39
4K029KA09
4M104AA04
4M104AA09
4M104BB02
4M104BB04
4M104BB05
4M104BB06
4M104BB07
4M104BB08
4M104BB09
4M104BB13
4M104BB14
4M104BB16
4M104CC01
4M104DD37
4M104DD38
4M104DD39
4M104DD40
4M104FF02
4M104FF31
4M104GG02
4M104GG04
4M104HH11
4M104HH15
(57)【要約】

【課題】GaNを主成分とする半導体を用いた半導体デバイスにおいて、下地半導体層と金属層との間の接触抵抗を小さくする技術を提供する。
【解決手段】本発明は、真空中でマグネトロンスパッタリング法によってGaNを主成分とする半導体層の表面に金属膜を形成する工程を有する。当該スパッタリング工程において、例えばAgからなる金属ターゲットの表面における平行磁場強度が600G以上となるように維持した状態で、当該金属ターゲットに対し、高周波電力を印加することにより200V以下の放電電圧でスパッタリングを行う。
【選択図】 図8
【特許請求の範囲】
【請求項1】
真空中でマグネトロンスパッタリング法によってGaNを主成分とする半導体層の表面に金属膜を形成する工程を有し、
当該スパッタリング工程において、金属ターゲットの表面における平行磁場強度が600G以上となるように維持した状態で、当該金属ターゲットに対し、高周波電力を印加することにより200V以下の放電電圧でスパッタリングを行う金属膜の成膜方法。
【請求項2】
前記金属ターゲットに対し、直流電力と高周波電力を重畳して印加する請求項1記載の金属膜の成膜方法。
【請求項3】
前記金属ターゲットが、アルミニウム、銀、金、白金、パラジウム、ルテニウム、ロジウム、オスミウム、イリジウム、ニッケル、チタン、ジルコニウム、モリブデン、銅、及びこれらの合金からなる群から選択される一又は二以上の材料からなる請求項1又は2のいずれか1項記載の金属膜の成膜方法。
【請求項4】
前記GaNを主成分とする半導体層が、GaN又はAlGaNからなる請求項1乃至3のいずれか1項記載の金属膜の成膜方法。
【請求項5】
請求項1乃至4のいずれか1項記載の金属膜の成膜方法を実施するための成膜装置であって、
真空排気装置によって排気される成膜室と、
前記成膜室内に配置される前記金属ターゲットと、
前記金属ターゲットに高周波電力を印加する高周波電源と、
前記金属ターゲットに直流電力を印加する直流電源と、
前記金属ターゲットの近傍に設けられたマグネットと、
成膜対象物を搬送する搬送装置とを有する成膜装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、スパッタリングによる金属膜の成膜技術の分野に関し、特に、GaNを主成分とする下地半導体層上にスパッタリングによって金属膜を形成する方法及びその装置に関する。
【背景技術】
【0002】
近年、高寿命、高効率の発光素子として、GaN系の半導体材料を用いた発光ダイオードが用いられている。
このようなGaN系の発光ダイオードでは、GaNやAlGaNからなる下地半導体層上に金属からなる反射電極層を形成するものが知られているが、発光ダイオードの発光効率を向上させるため、この下地半導体層と金属からなる反射電極層との間の接触抵抗を小さくすることが求められている。
【0003】
また、近年、パワー半導体装置として、GaNやAlGaNからなる下地半導体層上に金属からなるソース電極層、ドレイン電極層、ゲート電極層を形成するものが知られているが、このようなパワー半導体装置においても、下地半導体層と金属からなる電極層との間の接触抵抗を小さくすることが求められている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2008−182138号公報
【特許文献2】特開2014−220272号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明は、上記従来技術の課題を解決するためになされたもので、その目的とするところは、GaNを主成分とする半導体を用いた半導体デバイスにおいて、下地半導体層と金属層との間の接触抵抗を小さくする技術を提供することにある。
【課題を解決するための手段】
【0006】
上記課題を解決すべくなされた本発明は、真空中でマグネトロンスパッタリング法によってGaNを主成分とする半導体層の表面に金属膜を形成する工程を有し、当該スパッタリング工程において、金属ターゲットの表面における平行磁場強度が600G以上となるように維持した状態で、当該金属ターゲットに対し、高周波電力を印加することにより200V以下の放電電圧でスパッタリングを行う金属膜の成膜方法である。
本発明では、前記金属ターゲットに対し、直流電力と高周波電力を重畳して印加する場合にも効果的である。
本発明では、前記金属ターゲットが、アルミニウム、銀、金、白金、パラジウム、ルテニウム、ロジウム、オスミウム、イリジウム、ニッケル、チタン、ジルコニウム、モリブデン、銅、及びこれらの合金からなる群から選択される一又は二以上の材料からなる場合にも効果的である。
本発明では、前記GaNを主成分とする半導体層が、GaN又はAlGaNからなる場合にも効果的である。
また、本発明は、上述したいずれかの金属膜の成膜方法を実施するための成膜装置であって、真空排気装置によって排気される成膜室と、前記成膜室内に配置される前記金属ターゲットと、前記金属ターゲットに高周波電力を印加する高周波電源と、前記金属ターゲットに直流電力を印加する直流電源と、前記金属ターゲットの近傍に設けられたマグネットと、成膜対象物を搬送する搬送装置とを有する成膜装置である。
【発明の効果】
【0007】
本発明によれば、下地となるGaNを主成分とする半導体層の表面にスパッタリングによって金属膜を形成する際、当該半導体層に対するダメージを減少させることができるので、当該半導体層と金属膜との間の接触抵抗を小さくすることができる。
【図面の簡単な説明】
【0008】
図1】本発明によって金属膜が形成される発光ダイオードの構成例を示す断面図
図2】本発明によって金属膜が形成される半導体装置の構成例を示す断面図
図3】本発明に用いる成膜装置を示す概略構成図
図4】本発明に係る成膜方法のスパッタリング工程において、金属ターゲットに印加する直流並びに高周波電力と、ターゲット表面における水平磁場強度と、放電電圧との関係を示すグラフ(その1)
図5】同スパッタリング工程において、金属ターゲットに印加する直流並びに高周波電力と、ターゲット表面における水平磁場強度と、放電電圧との関係を示すグラフ(その2)
図6】同スパッタリング工程において、金属ターゲットに印加する直流並びに高周波電力と、ターゲット表面における水平磁場強度と、放電電圧との関係を示すグラフ(その3)
図7】同スパッタリング工程において、金属ターゲットに印加する直流並びに高周波電力と、ターゲット表面における水平磁場強度と、放電電圧との関係を示すグラフ(その4)
図8】(a):本発明に係る成膜方法のスパッタリング工程において、ターゲット表面における水平磁場強度と、銀からなる金属ターゲットに印加する直流電力並びに高周波電力と、放電電圧との関係を示すグラフ(b):同スパッタリング工程において、放電電圧と、GaN系p型半導体層及びAg膜間の接触抵抗率との関係を示すグラフ
図9】(a):本発明に係る成膜方法のスパッタリング工程において、ターゲット表面における水平磁場強度と、チタンからなる金属ターゲットに印加する直流電力並びに高周波電力と、放電電圧との関係を示すグラフ(b):同スパッタリング工程において、放電電圧と、GaN系n型半導体層及びTi膜間の接触抵抗率との関係を示すグラフ
図10】本発明に係る成膜方法のスパッタリング工程において、放電電圧と、AlGaN半導体層及びTi膜間の接触抵抗率との関係を示すグラフ
図11】本発明に係る成膜方法のスパッタリング工程において、放電電圧と、AlGaN半導体層及びNi膜間の接触抵抗率との関係を示すグラフ
【発明を実施するための形態】
【0009】
図1は、本発明によって金属膜が形成される発光ダイオードの構成例を示す断面図である。
図1に示すように、この発光ダイオード1は、サファイヤからなる透明な基板10の光取り出し方向と反対側上に、n型のGaNからなるバッファー層11を介してGaNを主成分とするn型半導体層12が形成されている。
【0010】
さらに、このn型半導体層12上には、多重量子井戸層13を介してGaNを主成分とするp型半導体層14が形成されている。
本明細書において、「GaNを主成分とする」とは、Gaの原子数とNの原子数の合計数が、全原子の50原子%よりも多くの割合で含有されていることを意味するものとする。
【0011】
例えば、p型又はn型のGaN層の場合は、p型又はn型のドーパント以外の原子は、GaとNであり、GaNは100%に近い主成分であるが、「GaNを主成分とする半導体」には、AlGaNや、InGaN等の半導体も含まれる。
以下、表現の簡素化のため、「GaNを主成分とする半導体」については、「GaN系半導体」と称する。
【0012】
そして、p型半導体層14の表面には、例えば、銀(Ag)、ニッケル(Ni)等の金属からなる反射電極層15が形成されている。
この反射電極層15は、本発明の方法によって形成される金属膜に相当する。
反射電極層15上には、正電極16が接触して形成されており、p型半導体層14は、反射電極層15を介して正電極16に対して電気的に接続されている。
【0013】
他方、n型半導体層12上には、負電極17が接触して形成されており、ここでは、n型半導体層12における、多重量子井戸層13側の面が一部露出されて負電極17が形成され、n型半導体層12は負電極17に対して電気的に接続されている。
【0014】
図2は、本発明によって金属膜が形成される半導体装置の構成例を示す断面図である。
図2に示すように、このパワー半導体装置2は、シリコン基板20上に、反転層21を介してGaN系半導体層が形成される。
【0015】
本例では、反転層21の表面にGaN層22が形成され、このGaN層22の表面にAlGaN層23が形成されている。
そして、AlGaN層23の表面には、例えばTi、Ni等の金属からなるソース層24、ドレイン層25、ゲート層26が形成されている。
【0016】
これらソース層24、ドレイン層25、ゲート層26は、本発明の方法によって形成される金属膜に相当し、それぞれAlGaN層23に対して電気的に接続されている。
【0017】
図3は、本発明に用いる成膜装置を示す概略構成図である。
図3に示すように、この成膜装置30は、搬出入室31と、成膜室32とを有している。
【0018】
本例では、まず、成膜対象物4を搬出入室31内に搬入する。
この成膜対象物4は、基板上にGaN系半導体層が露出した状態で形成されているものである(図示せず)。
【0019】
まず、真空排気装置31aによって搬出入室31内を真空排気する。成膜室32は、真空排気装置32aによって予め真空排気されており、ゲートバルブ33を開け、成膜対象物4を成膜室32内に移動させる。
【0020】
成膜室32の内部には、所定の金属からなる金属ターゲット34が配置されている。この金属ターゲット34に対しては、直流電源35から直流電力が印加され、また高周波電源36から高周波電力が印加される。この場合、直流電力と高周波電力は、それぞれ単独で印加することもできるし、重畳して印加することもできる。
さらに、金属ターゲット34の近傍には、マグネット37が設けられている。
【0021】
成膜室32は、ガス導入装置38が接続されており、成膜室32の内部は、真空排気装置32aによって真空排気されながら、ガス導入装置38から例えばアルゴンを含む希ガスからなるスパッタガスが導入され、この状態で金属ターゲット34に対して直流電源35から直流電力を印加し、又は高周波電源36から高周波電力を印加することにより、スパッタリングを行う。
【0022】
成膜対象物4は、成膜室32内の搬送装置(図示せず)によって移動され、基板上に露出しているGaN系半導体層を金属ターゲット34と対面させながら成膜対象物4を移動させることにより、このGaN系半導体層の表面に所定の金属層が形成される。
【0023】
図4図7は、本発明に係る成膜方法のスパッタリング工程において、金属ターゲットに印加する直流電力並びに高周波電力と、ターゲット表面における水平磁場強度と、放電電圧との関係を示すグラフである。
【0024】
まず、基板上にGaN系p型半導体層を形成した試料基板を用意した。
このGaN系p型半導体層は、GaNにMgをドープして形成したものである。
また、金属ターゲットとして、アルミニウム(Al)、銀(Ag)、金(Au)、白金(Pt)、パラジウム(Pd)、ルテニウム(Ru)、ロジウム(Rh)、オスミウム(Os)、イリジウム(Ir)、ニッケル(Ni)、チタン(Ti)、ジルコニウム(Zr)、モリブデン(Mo)、銅(Cu)からなるものを用意した。
【0025】
そして、図3に示す構成の成膜装置を用い、各金属ターゲットに対し、大きさ500Wの直流電力と、周波数13.56MHzの高周波電力と、周波数27.12MHzの高周波電力をそれぞれ印加して各金属からなるスパッタ膜を形成した。
【0026】
なお、成膜室内の圧力は、0.4Paに設定した。
本例では、各金属ターゲットの表面における水平磁場強度(ガウス:G)が、500G(図4)、600G(図5)、800G(図6)、1000G(図7)となるように調整して、それぞれスパッタリングの際の放電電圧を測定した。
【0027】
図4図7に示すように、スパッタリングの際のターゲット表面における水平磁場強度の値が500G、600G、800G、1000Gの場合の全てにおいて、金属ターゲットに対して直流電力を印加した場合と比較して、高周波電力を印加した場合の方が放電電圧が小さくなることが見てとれる。
【0028】
さらに、高周波電力を印加した場合において、周波数13.56MHzを印加した場合と比較して、周波数が高い27.12MHzを印加した場合の方が放電電圧が小さくなることも見てとれる。
【0029】
そして、ターゲット表面における水平磁場強度が500G、600G、800Gの場合、即ち当該水平磁場強度が500G以上の場合には、各金属ターゲットに印加する直流電力並びに高周波電力の値が大きくなるに従い、放電電圧が小さくなることが見てとれる。
なお、ターゲット表面における水平磁場強度が1000Gの場合は、ターゲット表面における水平磁場強度が800Gの場合と放電電圧が同等となった。
【0030】
以上の図4図7から理解されるように、本実施の形態の場合、各金属ターゲットに対して直流電力を印加した場合には、ターゲット表面における水平磁場強度が800G以上になった場合であっても、放電電圧はそれ程小さくならない。具体的には、放電電圧は200Vより小さくはなっていない。
【0031】
これに対し、各金属ターゲットに対して高周波電力を印加した場合には、ターゲット表面における水平磁場強度が500Gの場合において、金属ターゲットに対して13.56MHz、27.12MHzの高周波電力を印加した場合には、放電電圧は200Vより大きいが、ターゲット表面における水平磁場強度が600Gの場合には、放電電圧が200Vより小さくなり、さらに、ターゲット表面における水平磁場強度が800G、1000Gの場合は、放電電圧が100Vより小さくなっている。
【0032】
図8(a)は、本発明に係る成膜方法のスパッタリング工程において、ターゲット表面における水平磁場強度と、銀からなる金属ターゲットに印加する直流電力並びに高周波電力と、放電電圧との関係を示すグラフ、図8(b)は、同スパッタリング工程において、放電電圧と、GaN系p型半導体層及びAg膜間の接触抵抗率との関係を示すグラフである。
【0033】
まず、基板上にGaN系p型半導体層を形成した試料基板を用意した。
このGaN系p型半導体層は、GaNにMgをドープして形成したものである。
そして、図3に示す構成で銀(Ag)ターゲットを有する成膜装置を用い、Agターゲットに対し、大きさ500Wの直流電力と、周波数13.56MHzの高周波電力と、周波数27.12MHzの高周波電力をそれぞれ印加して、試料基板のGaN系p型半導体層の表面にAg膜を形成した。
【0034】
このAg膜と、GaN系p型半導体層との間の接触抵抗率を、公知のTLM法によって測定した。
図8(b)に示すように、本例では、スパッタリングの際の放電電圧の値が大きくなるに従い、GaN系p型半導体層とAg膜との間の接触抵抗率が大きくなることが見てとれる。
この場合、放電電圧が200Vを超えると、GaN系p型半導体層とAg膜との間の接触抵抗率が急激に大きくなることが理解される。
【0035】
そして、図8(a)を参照すると、高周波電力を印加した場合、ターゲット表面における水平磁場強度が600G以上の範囲では、当該水平磁場強度が大きくなるに従い、放電電圧が200Vよりかなり小さくなることが見てとれる。
【0036】
また、図4図7に示すグラフから得られた結果と同様に、スパッタリングの際に直流電力を印加した場合には、放電電圧は200Vより小さくならない結果となっている。
【0037】
図9(a)は、本発明に係る成膜方法のスパッタリング工程において、ターゲット表面における水平磁場強度と、チタンからなる金属ターゲットに印加する直流電力並びに高周波電力と、放電電圧との関係を示すグラフ、図9(b)は、同スパッタリング工程において、放電電圧と、GaN系n型半導体層及びTi膜間の接触抵抗率との関係を示すグラフである。
【0038】
まず、基板上にGaN系n型半導体層を形成した試料基板を用意した。
このGaN系n型半導体層は、GaNにSiをドープして形成したものである。
そして、図3に示す構成でチタン(Ti)ターゲットを有する成膜装置を用い、Tiターゲットに対し、大きさ500Wの直流電力と、周波数13.56MHzの高周波電力と、周波数27.12MHzの高周波電力をそれぞれ印加して、試料基板のGaN系n型半導体層の表面にTi膜を形成した。
このTi膜と、GaN系n型半導体層との間の接触抵抗率を、公知のTLM法によって測定した。
【0039】
図9(b)に示すように、本例では、スパッタリングの際の放電電圧の値が大きくなるに従い、GaN系n型半導体層とTi膜との間の接触抵抗率が大きくなることが見てとれる。
この場合、放電電圧が200Vを超えると、GaN系n型半導体層とTi膜との間の接触抵抗率が急激に大きくなることが理解される。
【0040】
そして、図9(a)を参照すると、高周波電力を印加した場合、ターゲット表面における水平磁場強度が600G以上の範囲では、当該水平磁場強度が大きくなるに従い、放電電圧が200Vよりかなり小さくなることが見てとれる。
【0041】
また、図4図7に示すグラフから得られた結果と同様に、スパッタリングの際に直流電力を印加した場合には、放電電圧は200Vより小さくならない結果となっている。
【0042】
図10は、本発明に係る成膜方法のスパッタリング工程において、放電電圧と、AlGaN半導体層及びTi膜間の接触抵抗率との関係を示すグラフである。
【0043】
まず、基板上にAlGaN半導体層を形成した試料基板を用意した。
そして、図3に示す構成でチタン(Ti)ターゲットを有する成膜装置を用い、Tiターゲットに対し、大きさ500Wの直流電力と、周波数13.56MHzの高周波電力と、周波数27.12MHzの高周波電力をそれぞれ印加して、試料基板のAlGaN半導体層の表面にTi膜を形成した。
【0044】
このTi膜と、AlGaN半導体層との間の接触抵抗率を、公知のTLM法によって測定した。
図10に示すように、本例では、スパッタリングの際の放電電圧の値が大きくなるに従い、AlGaN半導体層とTi膜との間の接触抵抗率が大きくなることが見てとれる。
この場合、放電電圧が200Vを超えると、AlGaN半導体層とTi膜との間の接触抵抗率が急激に大きくなることが理解される。
【0045】
また、図4図7を参照すると、上述したように、スパッタリングの際に高周波電力を印加すると、ターゲット表面における水平磁場強度が600G以上の範囲では、当該水平磁場強度が大きくなるに従い、放電電圧が200Vよりかなり小さくなるが、スパッタリングの際に直流電力を印加した場合には、放電電圧は200Vより小さくならない結果となっている。
【0046】
図11は、本発明に係る成膜方法のスパッタリング工程において、放電電圧と、AlGaN半導体層及びNi膜間の接触抵抗率との関係を示すグラフである。
【0047】
まず、基板上にAlGaN半導体層を形成した試料基板を用意した。
そして、図3に示す構成でニッケル(Ni)ターゲットを有する成膜装置を用い、Niターゲットに対し、大きさ500Wの直流電力と、周波数13.56MHzの高周波電力と、周波数27.12MHzの高周波電力をそれぞれ印加して、試料基板のAlGaN半導体層の表面にNi膜を形成した。
【0048】
このNi膜と、AlGaN半導体層との間の接触抵抗率を、公知のTLM法によって測定した。
図11に示すように、本例では、スパッタリングの際の放電電圧の値が大きくなるに従い、AlGaN半導体層とNi膜との間の接触抵抗率が大きくなることが見てとれる。
この場合、放電電圧が200Vを超えると、AlGaN半導体層とNi膜との間の接触抵抗率が急激に大きくなることが理解される。
【0049】
また、図4図7を参照すると、上述したように、スパッタリングの際に高周波電力を印加すると、ターゲット表面における水平磁場強度が600G以上の範囲では、当該水平磁場強度が大きくなるに従い、放電電圧が200Vよりかなり小さくなるが、スパッタリングの際に直流電力を印加した場合には、放電電圧は200Vより小さくならない結果となっている。
【0050】
図4図11の結果から総合的に判断すると、本発明では、GaN系半導体層の表面に金属膜を形成する際に、金属ターゲットの表面における平行磁場強度が600G以上となるように維持した状態で、当該金属ターゲットに対し、高周波電力を印加することにより200V以下の放電電圧でスパッタリングを行うことが好ましい。
【0051】
この場合、本発明では、直流電力と高周波電力を重畳して印加することも含まれる。すなわち、上述したように直流電力のみを印加した場合には放電電圧が200Vより小さくはならないが、直流電力と高周波電力を重畳した場合には、高周波電力の最大値及び最小値が変化するだけであって、高周波電力を印加することには変わらないからである。
【0052】
本発明の作用・効果は、以下のように考察される。
すなわち、GaN系半導体層上にスパッタリングによって金属膜を形成する際には、GaN系半導体層の表面にダメージが生じ、この半導体層表面のダメージが金属膜との間の接触抵抗に影響すると考えられる。
【0053】
具体的には、スパッタリングの際に、ターゲットから弾かれたArイオンやOイオンなどの反跳粒子がGaN系半導体層に対して衝突することによって当該半導体層の表面にダメージが生ずる。
【0054】
そして、GaN系半導体層の表面にダメージが与えられると、GaN系半導体層の表面の結晶に歪みが生じ、この歪みに起因してGaN系半導体層と金属膜との界面に形成される中間層に形成不良が生じ、その結果、GaN系半導体層と金属膜との間の接触抵抗が上昇する。
【0055】
この場合、GaN系半導体層の表面における衝突ダメージは、ターゲットの負電位により発生する電力によって負イオンが加速されて大きくなることから、図4図7に示すように、金属ターゲットの表面における平行磁場強度が600G以上となるように維持してスパッタリングの際の放電電圧を低下させることによって負イオンの衝突によるエネルギーを小さくし、これによりGaN系半導体層に対するダメージを減少させることができる。
【0056】
そして、GaN系半導体層に対するダメージが減少すれば、GaN系半導体層の表面の結晶に歪みが減少し、GaN系半導体層と金属膜との界面に良質の中間層が形成されるため、図8(b)、図9(b)、図10図11に示すように、GaN系半導体層と金属膜との間の接触抵抗を小さくすることができるものと考えられる。
【0057】
なお、本発明は上記実施の形態に限られず、種々の変更を行うことができる。
例えば、上記実施の形態では、いわゆる通過成膜によって金属膜を成膜する場合を例にとって説明したが、本発明はこれに限られず、固定成膜によって金属膜を成膜することもできる。
【0058】
また、スパッタガスの希ガスを、アルゴンより原子量の大きいKrガス又はXeガスに変更してスパッタ成膜を行うこともできる。一般的に原子量の大きいガスをスパッタで用いると、基板や膜へのガスイオンの衝突が減少することから、GaN系半導体層と金属膜との間の接触抵抗をより小さくすることができる。
また、本発明は、発光ダイオード、パワー半導体装置に限られず、種々の半導体デバイスに適用することができるものである。
【符号の説明】
【0059】
1……発光ダイオード
2……パワー半導体装置
10……基板
14……p型半導体層(GaNを主成分とする半導体層)
15……反射電極層(金属膜)
20……シリコン基板
23……AlGaN層(GaNを主成分とする半導体層)
24……ソース層(金属膜)
25……ドレイン層(金属膜)
26……ゲート層(金属膜)
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11