特開 2017-218639 金属膜の成膜方法及び成膜装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2017-218639(P2017-218639A)

(43)【公開日】2017年12月14日

(54)【発明の名称】金属膜の成膜方法及び成膜装置

(51)【国際特許分類】

   C23C 14/35 20060101AFI20171117BHJP

   C23C 14/14 20060101ALI20171117BHJP

   H01L 21/28 20060101ALI20171117BHJP

   H01L 21/285 20060101ALI20171117BHJP

【ＦＩ】

   C23C14/35 C

   C23C14/14 D

   H01L21/28 301B

   H01L21/285 S

   H01L21/28 301R

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

【全頁数】12

(21)【出願番号】特願2016-114629(P2016-114629)

(22)【出願日】2016年6月8日

(71)【出願人】

【識別番号】000231464

【氏名又は名称】株式会社アルバック

(74)【代理人】

【識別番号】100106666

【弁理士】

【氏名又は名称】阿部 英樹

(74)【代理人】

【識別番号】100102875

【弁理士】

【氏名又は名称】石島 茂男

(72)【発明者】

【氏名】高澤 悟

(72)【発明者】

【氏名】山本 拓司

(72)【発明者】

【氏名】白井 雅紀

【テーマコード（参考）】

4K029

4M104

【Ｆターム（参考）】

4K029AA04

4K029AA24

4K029BA02

4K029BA03

4K029BA04

4K029BA05

4K029BA08

4K029BA11

4K029BA12

4K029BA13

4K029BA17

4K029BA21

4K029BD01

4K029CA05

4K029DC03

4K029DC04

4K029DC34

4K029DC35

4K029DC39

4K029KA09

4M104AA04

4M104AA09

4M104BB02

4M104BB04

4M104BB05

4M104BB06

4M104BB07

4M104BB08

4M104BB09

4M104BB13

4M104BB14

4M104BB16

4M104CC01

4M104DD37

4M104DD38

4M104DD39

4M104DD40

4M104FF02

4M104FF31

4M104GG02

4M104GG04

4M104HH11

4M104HH15

(57)【要約】

【課題】ＧａＮを主成分とする半導体を用いた半導体デバイスにおいて、下地半導体層と金属層との間の接触抵抗を小さくする技術を提供する。
【解決手段】本発明は、真空中でマグネトロンスパッタリング法によってＧａＮを主成分とする半導体層の表面に金属膜を形成する工程を有する。当該スパッタリング工程において、例えばＡｇからなる金属ターゲットの表面における平行磁場強度が６００Ｇ以上となるように維持した状態で、当該金属ターゲットに対し、高周波電力を印加することにより２００Ｖ以下の放電電圧でスパッタリングを行う。
【選択図】 図８

【特許請求の範囲】

【請求項1】

真空中でマグネトロンスパッタリング法によってＧａＮを主成分とする半導体層の表面に金属膜を形成する工程を有し、
当該スパッタリング工程において、金属ターゲットの表面における平行磁場強度が６００Ｇ以上となるように維持した状態で、当該金属ターゲットに対し、高周波電力を印加することにより２００Ｖ以下の放電電圧でスパッタリングを行う金属膜の成膜方法。

【請求項2】

前記金属ターゲットに対し、直流電力と高周波電力を重畳して印加する請求項１記載の金属膜の成膜方法。

【請求項3】

前記金属ターゲットが、アルミニウム、銀、金、白金、パラジウム、ルテニウム、ロジウム、オスミウム、イリジウム、ニッケル、チタン、ジルコニウム、モリブデン、銅、及びこれらの合金からなる群から選択される一又は二以上の材料からなる請求項１又は２のいずれか１項記載の金属膜の成膜方法。

【請求項4】

前記ＧａＮを主成分とする半導体層が、ＧａＮ又はＡｌＧａＮからなる請求項１乃至３のいずれか１項記載の金属膜の成膜方法。

【請求項5】

請求項１乃至４のいずれか１項記載の金属膜の成膜方法を実施するための成膜装置であって、
真空排気装置によって排気される成膜室と、
前記成膜室内に配置される前記金属ターゲットと、
前記金属ターゲットに高周波電力を印加する高周波電源と、
前記金属ターゲットに直流電力を印加する直流電源と、
前記金属ターゲットの近傍に設けられたマグネットと、
成膜対象物を搬送する搬送装置とを有する成膜装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スパッタリングによる金属膜の成膜技術の分野に関し、特に、ＧａＮを主成分とする下地半導体層上にスパッタリングによって金属膜を形成する方法及びその装置に関する。

【背景技術】

【0002】

近年、高寿命、高効率の発光素子として、ＧａＮ系の半導体材料を用いた発光ダイオードが用いられている。
このようなＧａＮ系の発光ダイオードでは、ＧａＮやＡｌＧａＮからなる下地半導体層上に金属からなる反射電極層を形成するものが知られているが、発光ダイオードの発光効率を向上させるため、この下地半導体層と金属からなる反射電極層との間の接触抵抗を小さくすることが求められている。

【0003】

また、近年、パワー半導体装置として、ＧａＮやＡｌＧａＮからなる下地半導体層上に金属からなるソース電極層、ドレイン電極層、ゲート電極層を形成するものが知られているが、このようなパワー半導体装置においても、下地半導体層と金属からなる電極層との間の接触抵抗を小さくすることが求められている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００８−１８２１３８号公報

【特許文献2】特開２０１４−２２０２７２号公報

【発明の開示】

【発明が解決しようとする課題】

【0005】

本発明は、上記従来技術の課題を解決するためになされたもので、その目的とするところは、ＧａＮを主成分とする半導体を用いた半導体デバイスにおいて、下地半導体層と金属層との間の接触抵抗を小さくする技術を提供することにある。

【課題を解決するための手段】

【0006】

上記課題を解決すべくなされた本発明は、真空中でマグネトロンスパッタリング法によってＧａＮを主成分とする半導体層の表面に金属膜を形成する工程を有し、当該スパッタリング工程において、金属ターゲットの表面における平行磁場強度が６００Ｇ以上となるように維持した状態で、当該金属ターゲットに対し、高周波電力を印加することにより２００Ｖ以下の放電電圧でスパッタリングを行う金属膜の成膜方法である。
本発明では、前記金属ターゲットに対し、直流電力と高周波電力を重畳して印加する場合にも効果的である。
本発明では、前記金属ターゲットが、アルミニウム、銀、金、白金、パラジウム、ルテニウム、ロジウム、オスミウム、イリジウム、ニッケル、チタン、ジルコニウム、モリブデン、銅、及びこれらの合金からなる群から選択される一又は二以上の材料からなる場合にも効果的である。
本発明では、前記ＧａＮを主成分とする半導体層が、ＧａＮ又はＡｌＧａＮからなる場合にも効果的である。
また、本発明は、上述したいずれかの金属膜の成膜方法を実施するための成膜装置であって、真空排気装置によって排気される成膜室と、前記成膜室内に配置される前記金属ターゲットと、前記金属ターゲットに高周波電力を印加する高周波電源と、前記金属ターゲットに直流電力を印加する直流電源と、前記金属ターゲットの近傍に設けられたマグネットと、成膜対象物を搬送する搬送装置とを有する成膜装置である。

【発明の効果】

【0007】

本発明によれば、下地となるＧａＮを主成分とする半導体層の表面にスパッタリングによって金属膜を形成する際、当該半導体層に対するダメージを減少させることができるので、当該半導体層と金属膜との間の接触抵抗を小さくすることができる。

【図面の簡単な説明】

【0008】

【図1】本発明によって金属膜が形成される発光ダイオードの構成例を示す断面図

【図2】本発明によって金属膜が形成される半導体装置の構成例を示す断面図

【図3】本発明に用いる成膜装置を示す概略構成図

【図4】本発明に係る成膜方法のスパッタリング工程において、金属ターゲットに印加する直流並びに高周波電力と、ターゲット表面における水平磁場強度と、放電電圧との関係を示すグラフ（その１）

【図5】同スパッタリング工程において、金属ターゲットに印加する直流並びに高周波電力と、ターゲット表面における水平磁場強度と、放電電圧との関係を示すグラフ（その２）

【図6】同スパッタリング工程において、金属ターゲットに印加する直流並びに高周波電力と、ターゲット表面における水平磁場強度と、放電電圧との関係を示すグラフ（その３）

【図7】同スパッタリング工程において、金属ターゲットに印加する直流並びに高周波電力と、ターゲット表面における水平磁場強度と、放電電圧との関係を示すグラフ（その４）

【図8】（ａ）：本発明に係る成膜方法のスパッタリング工程において、ターゲット表面における水平磁場強度と、銀からなる金属ターゲットに印加する直流電力並びに高周波電力と、放電電圧との関係を示すグラフ（ｂ）：同スパッタリング工程において、放電電圧と、ＧａＮ系ｐ型半導体層及びＡｇ膜間の接触抵抗率との関係を示すグラフ

【図9】（ａ）：本発明に係る成膜方法のスパッタリング工程において、ターゲット表面における水平磁場強度と、チタンからなる金属ターゲットに印加する直流電力並びに高周波電力と、放電電圧との関係を示すグラフ（ｂ）：同スパッタリング工程において、放電電圧と、ＧａＮ系ｎ型半導体層及びＴｉ膜間の接触抵抗率との関係を示すグラフ

【図10】本発明に係る成膜方法のスパッタリング工程において、放電電圧と、ＡｌＧａＮ半導体層及びＴｉ膜間の接触抵抗率との関係を示すグラフ

【図11】本発明に係る成膜方法のスパッタリング工程において、放電電圧と、ＡｌＧａＮ半導体層及びＮｉ膜間の接触抵抗率との関係を示すグラフ

【発明を実施するための形態】

【0009】

図１は、本発明によって金属膜が形成される発光ダイオードの構成例を示す断面図である。
図１に示すように、この発光ダイオード１は、サファイヤからなる透明な基板１０の光取り出し方向と反対側上に、ｎ型のＧａＮからなるバッファー層１１を介してＧａＮを主成分とするｎ型半導体層１２が形成されている。

【0010】

さらに、このｎ型半導体層１２上には、多重量子井戸層１３を介してＧａＮを主成分とするｐ型半導体層１４が形成されている。
本明細書において、「ＧａＮを主成分とする」とは、Ｇａの原子数とＮの原子数の合計数が、全原子の５０原子％よりも多くの割合で含有されていることを意味するものとする。

【0011】

例えば、ｐ型又はｎ型のＧａＮ層の場合は、ｐ型又はｎ型のドーパント以外の原子は、ＧａとＮであり、ＧａＮは１００％に近い主成分であるが、「ＧａＮを主成分とする半導体」には、ＡｌＧａＮや、ＩｎＧａＮ等の半導体も含まれる。
以下、表現の簡素化のため、「ＧａＮを主成分とする半導体」については、「ＧａＮ系半導体」と称する。

【0012】

そして、ｐ型半導体層１４の表面には、例えば、銀（Ａｇ）、ニッケル（Ｎｉ）等の金属からなる反射電極層１５が形成されている。
この反射電極層１５は、本発明の方法によって形成される金属膜に相当する。
反射電極層１５上には、正電極１６が接触して形成されており、ｐ型半導体層１４は、反射電極層１５を介して正電極１６に対して電気的に接続されている。

【0013】

他方、ｎ型半導体層１２上には、負電極１７が接触して形成されており、ここでは、ｎ型半導体層１２における、多重量子井戸層１３側の面が一部露出されて負電極１７が形成され、ｎ型半導体層１２は負電極１７に対して電気的に接続されている。

【0014】

図２は、本発明によって金属膜が形成される半導体装置の構成例を示す断面図である。
図２に示すように、このパワー半導体装置２は、シリコン基板２０上に、反転層２１を介してＧａＮ系半導体層が形成される。

【0015】

本例では、反転層２１の表面にＧａＮ層２２が形成され、このＧａＮ層２２の表面にＡｌＧａＮ層２３が形成されている。
そして、ＡｌＧａＮ層２３の表面には、例えばＴｉ、Ｎｉ等の金属からなるソース層２４、ドレイン層２５、ゲート層２６が形成されている。

【0016】

これらソース層２４、ドレイン層２５、ゲート層２６は、本発明の方法によって形成される金属膜に相当し、それぞれＡｌＧａＮ層２３に対して電気的に接続されている。

【0017】

図３は、本発明に用いる成膜装置を示す概略構成図である。
図３に示すように、この成膜装置３０は、搬出入室３１と、成膜室３２とを有している。

【0018】

本例では、まず、成膜対象物４を搬出入室３１内に搬入する。
この成膜対象物４は、基板上にＧａＮ系半導体層が露出した状態で形成されているものである（図示せず）。

【0019】

まず、真空排気装置３１ａによって搬出入室３１内を真空排気する。成膜室３２は、真空排気装置３２ａによって予め真空排気されており、ゲートバルブ３３を開け、成膜対象物４を成膜室３２内に移動させる。

【0020】

成膜室３２の内部には、所定の金属からなる金属ターゲット３４が配置されている。この金属ターゲット３４に対しては、直流電源３５から直流電力が印加され、また高周波電源３６から高周波電力が印加される。この場合、直流電力と高周波電力は、それぞれ単独で印加することもできるし、重畳して印加することもできる。
さらに、金属ターゲット３４の近傍には、マグネット３７が設けられている。

【0021】

成膜室３２は、ガス導入装置３８が接続されており、成膜室３２の内部は、真空排気装置３２ａによって真空排気されながら、ガス導入装置３８から例えばアルゴンを含む希ガスからなるスパッタガスが導入され、この状態で金属ターゲット３４に対して直流電源３５から直流電力を印加し、又は高周波電源３６から高周波電力を印加することにより、スパッタリングを行う。

【0022】

成膜対象物４は、成膜室３２内の搬送装置（図示せず）によって移動され、基板上に露出しているＧａＮ系半導体層を金属ターゲット３４と対面させながら成膜対象物４を移動させることにより、このＧａＮ系半導体層の表面に所定の金属層が形成される。

【0023】

図４〜図７は、本発明に係る成膜方法のスパッタリング工程において、金属ターゲットに印加する直流電力並びに高周波電力と、ターゲット表面における水平磁場強度と、放電電圧との関係を示すグラフである。

【0024】

まず、基板上にＧａＮ系ｐ型半導体層を形成した試料基板を用意した。
このＧａＮ系ｐ型半導体層は、ＧａＮにＭｇをドープして形成したものである。
また、金属ターゲットとして、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、銅（Ｃｕ）からなるものを用意した。

【0025】

そして、図３に示す構成の成膜装置を用い、各金属ターゲットに対し、大きさ５００Ｗの直流電力と、周波数１３．５６ＭＨｚの高周波電力と、周波数２７．１２ＭＨｚの高周波電力をそれぞれ印加して各金属からなるスパッタ膜を形成した。

【0026】

なお、成膜室内の圧力は、０．４Ｐａに設定した。
本例では、各金属ターゲットの表面における水平磁場強度（ガウス：Ｇ）が、５００Ｇ（図４）、６００Ｇ（図５）、８００Ｇ（図６）、１０００Ｇ（図７）となるように調整して、それぞれスパッタリングの際の放電電圧を測定した。

【0027】

図４〜図７に示すように、スパッタリングの際のターゲット表面における水平磁場強度の値が５００Ｇ、６００Ｇ、８００Ｇ、１０００Ｇの場合の全てにおいて、金属ターゲットに対して直流電力を印加した場合と比較して、高周波電力を印加した場合の方が放電電圧が小さくなることが見てとれる。

【0028】

さらに、高周波電力を印加した場合において、周波数１３．５６ＭＨｚを印加した場合と比較して、周波数が高い２７．１２ＭＨｚを印加した場合の方が放電電圧が小さくなることも見てとれる。

【0029】

そして、ターゲット表面における水平磁場強度が５００Ｇ、６００Ｇ、８００Ｇの場合、即ち当該水平磁場強度が５００Ｇ以上の場合には、各金属ターゲットに印加する直流電力並びに高周波電力の値が大きくなるに従い、放電電圧が小さくなることが見てとれる。
なお、ターゲット表面における水平磁場強度が１０００Ｇの場合は、ターゲット表面における水平磁場強度が８００Ｇの場合と放電電圧が同等となった。

【0030】

以上の図４〜図７から理解されるように、本実施の形態の場合、各金属ターゲットに対して直流電力を印加した場合には、ターゲット表面における水平磁場強度が８００Ｇ以上になった場合であっても、放電電圧はそれ程小さくならない。具体的には、放電電圧は２００Ｖより小さくはなっていない。

【0031】

これに対し、各金属ターゲットに対して高周波電力を印加した場合には、ターゲット表面における水平磁場強度が５００Ｇの場合において、金属ターゲットに対して１３．５６ＭＨｚ、２７．１２ＭＨｚの高周波電力を印加した場合には、放電電圧は２００Ｖより大きいが、ターゲット表面における水平磁場強度が６００Ｇの場合には、放電電圧が２００Ｖより小さくなり、さらに、ターゲット表面における水平磁場強度が８００Ｇ、１０００Ｇの場合は、放電電圧が１００Ｖより小さくなっている。

【0032】

図８（ａ）は、本発明に係る成膜方法のスパッタリング工程において、ターゲット表面における水平磁場強度と、銀からなる金属ターゲットに印加する直流電力並びに高周波電力と、放電電圧との関係を示すグラフ、図８（ｂ）は、同スパッタリング工程において、放電電圧と、ＧａＮ系ｐ型半導体層及びＡｇ膜間の接触抵抗率との関係を示すグラフである。

【0033】

まず、基板上にＧａＮ系ｐ型半導体層を形成した試料基板を用意した。
このＧａＮ系ｐ型半導体層は、ＧａＮにＭｇをドープして形成したものである。
そして、図３に示す構成で銀（Ａｇ）ターゲットを有する成膜装置を用い、Ａｇターゲットに対し、大きさ５００Ｗの直流電力と、周波数１３．５６ＭＨｚの高周波電力と、周波数２７．１２ＭＨｚの高周波電力をそれぞれ印加して、試料基板のＧａＮ系ｐ型半導体層の表面にＡｇ膜を形成した。

【0034】

このＡｇ膜と、ＧａＮ系ｐ型半導体層との間の接触抵抗率を、公知のＴＬＭ法によって測定した。
図８（ｂ）に示すように、本例では、スパッタリングの際の放電電圧の値が大きくなるに従い、ＧａＮ系ｐ型半導体層とＡｇ膜との間の接触抵抗率が大きくなることが見てとれる。
この場合、放電電圧が２００Ｖを超えると、ＧａＮ系ｐ型半導体層とＡｇ膜との間の接触抵抗率が急激に大きくなることが理解される。

【0035】

そして、図８（ａ）を参照すると、高周波電力を印加した場合、ターゲット表面における水平磁場強度が６００Ｇ以上の範囲では、当該水平磁場強度が大きくなるに従い、放電電圧が２００Ｖよりかなり小さくなることが見てとれる。

【0036】

また、図４〜図７に示すグラフから得られた結果と同様に、スパッタリングの際に直流電力を印加した場合には、放電電圧は２００Ｖより小さくならない結果となっている。

【0037】

図９（ａ）は、本発明に係る成膜方法のスパッタリング工程において、ターゲット表面における水平磁場強度と、チタンからなる金属ターゲットに印加する直流電力並びに高周波電力と、放電電圧との関係を示すグラフ、図９（ｂ）は、同スパッタリング工程において、放電電圧と、ＧａＮ系ｎ型半導体層及びＴｉ膜間の接触抵抗率との関係を示すグラフである。

【0038】

まず、基板上にＧａＮ系ｎ型半導体層を形成した試料基板を用意した。
このＧａＮ系ｎ型半導体層は、ＧａＮにＳｉをドープして形成したものである。
そして、図３に示す構成でチタン（Ｔｉ）ターゲットを有する成膜装置を用い、Ｔｉターゲットに対し、大きさ５００Ｗの直流電力と、周波数１３．５６ＭＨｚの高周波電力と、周波数２７．１２ＭＨｚの高周波電力をそれぞれ印加して、試料基板のＧａＮ系ｎ型半導体層の表面にＴｉ膜を形成した。
このＴｉ膜と、ＧａＮ系ｎ型半導体層との間の接触抵抗率を、公知のＴＬＭ法によって測定した。

【0039】

図９（ｂ）に示すように、本例では、スパッタリングの際の放電電圧の値が大きくなるに従い、ＧａＮ系ｎ型半導体層とＴｉ膜との間の接触抵抗率が大きくなることが見てとれる。
この場合、放電電圧が２００Ｖを超えると、ＧａＮ系ｎ型半導体層とＴｉ膜との間の接触抵抗率が急激に大きくなることが理解される。

【0040】

そして、図９（ａ）を参照すると、高周波電力を印加した場合、ターゲット表面における水平磁場強度が６００Ｇ以上の範囲では、当該水平磁場強度が大きくなるに従い、放電電圧が２００Ｖよりかなり小さくなることが見てとれる。

【0041】

また、図４〜図７に示すグラフから得られた結果と同様に、スパッタリングの際に直流電力を印加した場合には、放電電圧は２００Ｖより小さくならない結果となっている。

【0042】

図１０は、本発明に係る成膜方法のスパッタリング工程において、放電電圧と、ＡｌＧａＮ半導体層及びＴｉ膜間の接触抵抗率との関係を示すグラフである。

【0043】

まず、基板上にＡｌＧａＮ半導体層を形成した試料基板を用意した。
そして、図３に示す構成でチタン（Ｔｉ）ターゲットを有する成膜装置を用い、Ｔｉターゲットに対し、大きさ５００Ｗの直流電力と、周波数１３．５６ＭＨｚの高周波電力と、周波数２７．１２ＭＨｚの高周波電力をそれぞれ印加して、試料基板のＡｌＧａＮ半導体層の表面にＴｉ膜を形成した。

【0044】

このＴｉ膜と、ＡｌＧａＮ半導体層との間の接触抵抗率を、公知のＴＬＭ法によって測定した。
図１０に示すように、本例では、スパッタリングの際の放電電圧の値が大きくなるに従い、ＡｌＧａＮ半導体層とＴｉ膜との間の接触抵抗率が大きくなることが見てとれる。
この場合、放電電圧が２００Ｖを超えると、ＡｌＧａＮ半導体層とＴｉ膜との間の接触抵抗率が急激に大きくなることが理解される。

【0045】

また、図４〜図７を参照すると、上述したように、スパッタリングの際に高周波電力を印加すると、ターゲット表面における水平磁場強度が６００Ｇ以上の範囲では、当該水平磁場強度が大きくなるに従い、放電電圧が２００Ｖよりかなり小さくなるが、スパッタリングの際に直流電力を印加した場合には、放電電圧は２００Ｖより小さくならない結果となっている。

【0046】

図１１は、本発明に係る成膜方法のスパッタリング工程において、放電電圧と、ＡｌＧａＮ半導体層及びＮｉ膜間の接触抵抗率との関係を示すグラフである。

【0047】

まず、基板上にＡｌＧａＮ半導体層を形成した試料基板を用意した。
そして、図３に示す構成でニッケル（Ｎｉ）ターゲットを有する成膜装置を用い、Ｎｉターゲットに対し、大きさ５００Ｗの直流電力と、周波数１３．５６ＭＨｚの高周波電力と、周波数２７．１２ＭＨｚの高周波電力をそれぞれ印加して、試料基板のＡｌＧａＮ半導体層の表面にＮｉ膜を形成した。

【0048】

このＮｉ膜と、ＡｌＧａＮ半導体層との間の接触抵抗率を、公知のＴＬＭ法によって測定した。
図１１に示すように、本例では、スパッタリングの際の放電電圧の値が大きくなるに従い、ＡｌＧａＮ半導体層とＮｉ膜との間の接触抵抗率が大きくなることが見てとれる。
この場合、放電電圧が２００Ｖを超えると、ＡｌＧａＮ半導体層とＮｉ膜との間の接触抵抗率が急激に大きくなることが理解される。

【0049】

また、図４〜図７を参照すると、上述したように、スパッタリングの際に高周波電力を印加すると、ターゲット表面における水平磁場強度が６００Ｇ以上の範囲では、当該水平磁場強度が大きくなるに従い、放電電圧が２００Ｖよりかなり小さくなるが、スパッタリングの際に直流電力を印加した場合には、放電電圧は２００Ｖより小さくならない結果となっている。

【0050】

図４〜図１１の結果から総合的に判断すると、本発明では、ＧａＮ系半導体層の表面に金属膜を形成する際に、金属ターゲットの表面における平行磁場強度が６００Ｇ以上となるように維持した状態で、当該金属ターゲットに対し、高周波電力を印加することにより２００Ｖ以下の放電電圧でスパッタリングを行うことが好ましい。

【0051】

この場合、本発明では、直流電力と高周波電力を重畳して印加することも含まれる。すなわち、上述したように直流電力のみを印加した場合には放電電圧が２００Ｖより小さくはならないが、直流電力と高周波電力を重畳した場合には、高周波電力の最大値及び最小値が変化するだけであって、高周波電力を印加することには変わらないからである。

【0052】

本発明の作用・効果は、以下のように考察される。
すなわち、ＧａＮ系半導体層上にスパッタリングによって金属膜を形成する際には、ＧａＮ系半導体層の表面にダメージが生じ、この半導体層表面のダメージが金属膜との間の接触抵抗に影響すると考えられる。

【0053】

具体的には、スパッタリングの際に、ターゲットから弾かれたＡｒイオンやＯイオンなどの反跳粒子がＧａＮ系半導体層に対して衝突することによって当該半導体層の表面にダメージが生ずる。

【0054】

そして、ＧａＮ系半導体層の表面にダメージが与えられると、ＧａＮ系半導体層の表面の結晶に歪みが生じ、この歪みに起因してＧａＮ系半導体層と金属膜との界面に形成される中間層に形成不良が生じ、その結果、ＧａＮ系半導体層と金属膜との間の接触抵抗が上昇する。

【0055】

この場合、ＧａＮ系半導体層の表面における衝突ダメージは、ターゲットの負電位により発生する電力によって負イオンが加速されて大きくなることから、図４〜図７に示すように、金属ターゲットの表面における平行磁場強度が６００Ｇ以上となるように維持してスパッタリングの際の放電電圧を低下させることによって負イオンの衝突によるエネルギーを小さくし、これによりＧａＮ系半導体層に対するダメージを減少させることができる。

【0056】

そして、ＧａＮ系半導体層に対するダメージが減少すれば、ＧａＮ系半導体層の表面の結晶に歪みが減少し、ＧａＮ系半導体層と金属膜との界面に良質の中間層が形成されるため、図８（ｂ）、図９（ｂ）、図１０、図１１に示すように、ＧａＮ系半導体層と金属膜との間の接触抵抗を小さくすることができるものと考えられる。

【0057】

なお、本発明は上記実施の形態に限られず、種々の変更を行うことができる。
例えば、上記実施の形態では、いわゆる通過成膜によって金属膜を成膜する場合を例にとって説明したが、本発明はこれに限られず、固定成膜によって金属膜を成膜することもできる。

【0058】

また、スパッタガスの希ガスを、アルゴンより原子量の大きいＫｒガス又はＸｅガスに変更してスパッタ成膜を行うこともできる。一般的に原子量の大きいガスをスパッタで用いると、基板や膜へのガスイオンの衝突が減少することから、ＧａＮ系半導体層と金属膜との間の接触抵抗をより小さくすることができる。
また、本発明は、発光ダイオード、パワー半導体装置に限られず、種々の半導体デバイスに適用することができるものである。

【符号の説明】

【0059】

１……発光ダイオード
２……パワー半導体装置
１０……基板
１４……ｐ型半導体層（ＧａＮを主成分とする半導体層）
１５……反射電極層（金属膜）
２０……シリコン基板
２３……ＡｌＧａＮ層（ＧａＮを主成分とする半導体層）
２４……ソース層（金属膜）
２５……ドレイン層（金属膜）
２６……ゲート層（金属膜）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】