特開2017-219555(P2017-219555A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社JOLEDの特許一覧
<>
  • 特開2017219555-表示装置 図000003
  • 特開2017219555-表示装置 図000004
  • 特開2017219555-表示装置 図000005
  • 特開2017219555-表示装置 図000006
  • 特開2017219555-表示装置 図000007
  • 特開2017219555-表示装置 図000008
  • 特開2017219555-表示装置 図000009
  • 特開2017219555-表示装置 図000010
  • 特開2017219555-表示装置 図000011
  • 特開2017219555-表示装置 図000012
  • 特開2017219555-表示装置 図000013
  • 特開2017219555-表示装置 図000014
  • 特開2017219555-表示装置 図000015
  • 特開2017219555-表示装置 図000016
  • 特開2017219555-表示装置 図000017
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2017-219555(P2017-219555A)
(43)【公開日】2017年12月14日
(54)【発明の名称】表示装置
(51)【国際特許分類】
   G09G 3/3233 20160101AFI20171117BHJP
   G09G 3/20 20060101ALI20171117BHJP
【FI】
   G09G3/3233
   G09G3/20 642A
   G09G3/20 641D
   G09G3/20 611D
   G09G3/20 624B
   G09G3/20 612U
   G09G3/20 611H
【審査請求】未請求
【請求項の数】4
【出願形態】OL
【全頁数】19
(21)【出願番号】特願2016-111171(P2016-111171)
(22)【出願日】2016年6月2日
(71)【出願人】
【識別番号】514188173
【氏名又は名称】株式会社JOLED
(74)【代理人】
【識別番号】100189430
【弁理士】
【氏名又は名称】吉川 修一
(74)【代理人】
【識別番号】100190805
【弁理士】
【氏名又は名称】傍島 正朗
(72)【発明者】
【氏名】松井 雅史
(72)【発明者】
【氏名】柘植 仁志
(72)【発明者】
【氏名】戎野 浩平
【テーマコード(参考)】
5C080
5C380
【Fターム(参考)】
5C080AA06
5C080BB05
5C080DD05
5C080DD10
5C080JJ01
5C080JJ02
5C080JJ03
5C080JJ04
5C080JJ05
5C080KK43
5C380AA01
5C380AB06
5C380AB21
5C380AB43
5C380AC07
5C380BA19
5C380BA20
5C380BA38
5C380BA39
5C380BA40
5C380BB02
5C380BB03
5C380BB08
5C380CA12
5C380CC03
5C380CC06
5C380CC07
5C380CC08
5C380CC26
5C380CC27
5C380CC30
5C380CC33
5C380CC63
5C380CD013
5C380CD023
5C380CF48
5C380DA02
5C380DA06
(57)【要約】
【課題】高精細化に適した構成で輝度むらを低減できる表示装置を提供する。
【解決手段】画素回路90は、ゲート電極が書込み制御線WSに接続され、ドレイン電極及びソース電極の一方が画素回路90ごとの輝度に対応したデータ電圧を伝達するデータ線DATAに接続され、ドレイン電極及びソース電極の他方が駆動トランジスタTDのゲート電極に接続された書込みトランジスタT1を有し、補償回路70は、補償信号線VCMPと書込み制御線WSとに接続された補償トランジスタT3を有し、補償電圧生成回路8は、データ電圧の複数の画素回路90での代表値に応じて補償制御電圧を出力し、補償トランジスタT3によって書込み制御線WSが有する容量と複数の画素回路90の書込みスイッチT1によって書込み制御線WSが有する容量とは、データ電圧の複数の画素回路90での代表値に対して、互いに逆の電圧依存性を有している。
【選択図】図12
【特許請求の範囲】
【請求項1】
書込み制御線に接続された複数の画素回路と、
前記書込み制御線に接続された補償回路と、
可変の補償制御電圧を補償信号線に出力する補償電圧生成回路と、
を備え、
前記複数の画素回路の各々は、
駆動トランジスタと、
前記駆動トランジスタのゲート電極とソース電極とに接続された容量素子と、
前記駆動トランジスタによって駆動される発光素子と、
ゲート電極が前記書込み制御線に接続され、ドレイン電極及びソース電極の一方が画素回路ごとの輝度に対応したデータ電圧を伝達するデータ線に接続され、ドレイン電極及びソース電極の他方が前記駆動トランジスタのゲート電極に接続された書込みトランジスタと、を有し、
前記補償回路は、
前記補償信号線と前記書込み制御線とに接続された電圧依存容量素子を有し、
前記補償電圧生成回路は、前記データ電圧の前記複数の画素回路での代表値に応じて前記補償制御電圧を出力し、
前記複数の画素回路の前記書込みスイッチの寄生容量によって前記書込み制御線が有する容量成分と、前記電圧依存容量素子によって前記書込み制御線が有する容量成分とは、前記データ電圧の前記複数の画素回路での代表値に対して、互いに逆の電圧依存性を有している、
表示装置。
【請求項2】
前記電圧依存容量素子は、前記補償信号線及び前記書込み制御線の一方に接続された金属層と、絶縁層と、前記補償信号線及び前記書込み制御線の他方に接続された半導体層と、の積層体で構成される、
請求項1に記載の表示装置。
【請求項3】
前記電圧依存容量素子は、ゲート電極が前記補償信号線に接続され、ドレイン電極及びソース電極の両方又は一方が前記書込み制御線に接続された、前記書込みトランジスタと同じ導電型の補償トランジスタである、
請求項1又は2に記載の表示装置。
【請求項4】
前記補償電圧生成回路は、前記データ電圧の前記複数の画素回路での代表値が高いほど低く、かつ当該代表値が低いほど高い電圧を、前記補償制御電圧として出力する、
請求項3に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、表示装置に関する。
【背景技術】
【0002】
有機EL素子を用いた表示装置(以下、有機EL表示装置)が実用化されている。有機EL表示装置は、一般に、各々が有機EL素子を有する複数の画素回路をマトリクス状に配置してなる表示部と、当該表示部を駆動するための駆動回路とを有している。
【0003】
従来、有機EL表示装置において輝度むらを低減するための技術が知られている(例えば、特許文献1)。
【0004】
特許文献1は、第1画素スイッチ(本件の書込みトランジスタ)とクロストークキャンセルスイッチとを含む画素回路を開示している。第1画素スイッチは、トランジスタで形成され、第2走査線(本件の書込み制御線)に接続されたゲート電極、映像信号線(本件のデータ線)に接続されたソース電極、及び駆動トランジスタ(本件の駆動トランジスタ)のゲート電極に接続されたドレイン電極を含んでいる。クロストークキャンセルスイッチは、第1画素スイッチとは異なる導電型のトランジスタで形成され、第2走査線に接続されたゲート電極、並びに、ともに映像信号線に接続されたソース電極及びゲート電極を含んでいる。
【0005】
特許文献1では、映像信号線に印加される階調電位に応じて第1画素スイッチに生じる寄生容量差が異なることに起因して第2走査線に生じる容量の変動を、クロストークキャンセルスイッチによって低減できるとしている。これにより、第2走査線に接続された複数の画素回路の駆動トランジスタのゲート電極の電位への影響を低減し、もって横クロストークの発生を抑えるとしている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2011−215401号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
しかしながら、特許文献1の表示装置では、個々の画素回路内にクロストークキャンセルスイッチを設けるため、画素回路の面積が大きくなり易く、表示装置を高精細化する上で不利がある。
【0008】
そこで、本開示は、高精細化に適した構成で輝度むらを低減できる表示装置を提供する。
【課題を解決するための手段】
【0009】
上記目的を達成するために、本開示の1つの態様に係る表示装置は、書込み制御線に接続された複数の画素回路と、前記書込み制御線に接続された補償回路と、可変の補償制御電圧を補償信号線に出力する補償電圧生成回路と、を備え、前記複数の画素回路の各々は、駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極とに接続された容量素子と、前記駆動トランジスタによって駆動される発光素子と、ゲート電極が前記書込み制御線に接続され、ドレイン電極及びソース電極の一方が画素回路ごとの輝度に対応したデータ電圧を伝達するデータ線に接続され、ドレイン電極及びソース電極の他方が前記駆動トランジスタのゲート電極に接続された書込みトランジスタと、を有し、前記補償回路は、前記補償信号線と前記書込み制御線とに接続された電圧依存容量素子を有し、前記補償電圧生成回路は、前記データ電圧の前記複数の画素回路での代表値に応じて前記補償制御電圧を出力し、前記複数の画素回路の前記書込みスイッチの寄生容量によって前記書込み制御線が有する容量成分と、前記電圧依存容量素子によって前記書込み制御線が有する容量成分とは、前記データ電圧の前記複数の画素回路での代表値に対して、互いに逆の電圧依存性を有している。
【発明の効果】
【0010】
開示される表示装置によれば、前記書込み制御線が有する容量の、前記データ電圧の前記複数の画素回路での代表値に対する電圧依存性が減少するので、前記データ線が伝達するデータ電圧の違いによって生じる前記書込み制御線の容量の差異が小さくなる。これにより、前記複数の画素回路での全体的な発光輝度が高いときと低いときとで前記書込み信号の波形の差異が縮小するので、前記書込みトランジスタが導通状態になるオン期間の輝度に依存したばらつきが小さくなる。当該オン期間において移動度補正を行うことで、移動度補正量の輝度依存のばらつきが縮小され、移動度補正量の不同によって生じる表示装置の輝度むらが低減する。前記補償回路は、前記画素回路と別の領域に設けることができ、個々の画素回路の面積を増やさないので、表示装置の高精細化を阻害しない。
【図面の簡単な説明】
【0011】
図1図1は、一般的な表示装置の構成の一例を示す機能ブロック図である。
図2図2は、一般的な画素回路の構成の一例を示す回路図である。
図3図3は、一般的な画素回路の動作の一例を示す信号波形図である。
図4図4は、一般的な画素回路の動作の一例を示す回路図である。
図5図5は、一般的な画素回路の構成の一例を示す回路図である。
図6図6は、一般的な画素回路の構成の実際的な一例を示す回路図である。
図7図7は、MIS容量の電圧依存性の一例を示すグラフである。
図8図8は、輝度むらが生じ易い画像の一例を示す図である。
図9図9は、一般的な画素回路の動作の一例を示す信号波形図である。
図10図10は、書込み信号の実波形の一例を模式的に示す波形図である。
図11図11は、実施の形態に係る表示装置の構成の一例を示す機能ブロック図である。
図12図12は、実施の形態に係る補償回路の構成の一例を示す回路図である。
図13図13は、実施の形態に係る補償回路の動作の一例を示す信号波形図である。
図14図14は、実施の形態に係る書込み信号の実波形の一例を模式的に示す波形図である。
図15図15は、実施の形態に係る表示装置を内蔵する薄型フラットTVの一例を示す外観図である。
【発明を実施するための形態】
【0012】
(本開示の基礎となった知見)
本開示の実施の形態に係る表示装置について詳細に説明する前に、本開示が想定する一般的な表示装置の構成、及び当該表示装置において生じ得る輝度むら(特には、クロストーク)について説明する。
【0013】
(一般的な表示装置の構成)
図1は、一般的な表示装置9の構成の一例を示す機能ブロック図である。
【0014】
表示装置9は、表示部2、制御回路3、走査線駆動回路4、信号線駆動回路5、及び電源回路6から構成される。
【0015】
表示部2は、複数の画素回路90をマトリクスに配置してなる。当該マトリクスの各行には同じ行に配置される複数の画素回路90に共通に接続される走査信号線が設けられ、当該マトリクスの各列には同じ列に配置される複数の画素回路90に共通に接続されるデータ信号線が設けられる。
【0016】
制御回路3は、表示装置9の動作を制御する回路であり、外部から映像信号を受信し、当該映像信号で表される画像が表示部2において表示されるように、走査線駆動回路4、信号線駆動回路5を制御する。
【0017】
走査線駆動回路4は、走査信号線を介して、画素回路90に対し、画素回路90の動作を制御するための制御信号を供給する。
【0018】
信号線駆動回路5は、データ信号線を介して、画素回路90に対し、発光輝度に対応するデータ信号を供給する。
【0019】
電源回路6は、表示装置9の動作用の電源を、表示装置9の各部に供給する。
【0020】
図2は、画素回路90の構成の一例を示す回路図である。図2には、画素回路90の内部的な構成に加えて、画素回路90と走査線駆動回路4及び信号線駆動回路5との接続の一例を示している。
【0021】
表示部2の各行には、走査信号線として、信号線WS及び信号線AZが設けられており、表示部2の各列には、データ信号線として、信号線DATAが設けられている。ここで、信号線WS及び信号線AZが、それぞれ書込み制御線及び初期化制御線の一例であり、信号線DATAがデータ線の一例である。
【0022】
また、表示部2には、電源回路6から供給される電源電圧を伝達して、画素回路90に分配する電源線VCC及び電源線VCAT、及び電源回路6から供給される固定の初期化電圧を伝達して、画素回路90に分配する初期化電圧線VINIが設けられている。電源線VCC、VCAT、及び初期化電圧線VINIは、全ての画素回路90に共通に接続される。
【0023】
表示部2に配置されている各画素回路90は、画素回路90が配置されている行の信号線WS及び信号線AZで走査線駆動回路4に接続されると共に、画素回路90が配置されている行の信号線DATAで信号線駆動回路5に接続されている。
【0024】
信号線WS及び信号線AZは、走査線駆動回路4から画素回路90へ、画素回路90の動作を制御するための書込み信号及び初期化信号を伝達する。信号線DATAは、信号線駆動回路5から画素回路90へ、発光輝度に対応するデータ信号を伝達する。
【0025】
画素回路90は、データ信号に対応する輝度で有機EL素子を発光させる回路であり、駆動トランジスタTD、書込みトランジスタT1、初期化トランジスタT2、キャパシタCS、及び発光素子ELから構成される。発光素子ELは、有機EL素子で構成される。
【0026】
駆動トランジスタTDは、ドレイン電極dが電源線VCCに接続されている。
【0027】
キャパシタCSは、第1(紙面の上側)の電極が駆動トランジスタTDのゲート電極gに接続され、第2(紙面の下側)の電極が駆動トランジスタTDのソース電極sに接続されている。
【0028】
書込みトランジスタT1は、信号線WSで伝達される書込み信号に従い、駆動トランジスタTDのゲート電極gと、信号線DATAとの間の導通及び非導通を切り換える。
【0029】
初期化トランジスタT2は、信号線AZで伝達される初期化信号に従い、駆動トランジスタTDのソース電極sと、初期化電圧線VINIとの間の導通及び非導通を切り換える。
【0030】
発光素子ELは、第1(紙面の上側)の電極が駆動トランジスタTDのソース電極sに接続され、第2(紙面の下側)の電極が電源線VCATに接続され、駆動トランジスタTDの出力電流(ドレイン−ソース電流)によって駆動される。
【0031】
(一般的な表示装置の動作)
図3は、画素回路90を動作させるための制御信号、電源電圧、及びデータ信号の一例を示す波形図である。図3において、縦軸は各信号のレベル、横軸は時間の経過を表す。また、以下では簡明のため、制御信号、データ電圧、及び電源電圧を、それらを伝達する信号線及び電源線と同一の符号で表記する。電圧Vg、Vsは、駆動トランジスタTDのゲート電極gの電圧およびソース電極sの電圧をそれぞれ表す。
【0032】
図3の例では、書込みトランジスタT1は、書込み信号WSがHighレベル及びLowレベルの期間にそれぞれ導通状態及び非導通状態になる。また、初期化トランジスタT2は、初期化信号AZがHighレベル及びLowレベルの期間にそれぞれ導通状態及び非導通状態になる。
【0033】
図3に示す制御信号及びデータ信号に従って行われる画素回路90の原理的な動作について説明する。
【0034】
初期化期間において、初期化動作が行われる。
【0035】
初期化信号AZがHighレベルに設定され、初期化電圧VINIが初期化トランジスタT2を介して、駆動トランジスタTDのソース電極sに印加される。これにより、駆動トランジスタTDのソース電圧Vsは、初期化電圧VINIに初期化される。
【0036】
初期化期間から、後述するVth検出期間、及び、テータ書込み及び移動度補正期間にかけて、電源電圧VCCを、電源電圧VCATに発光素子ELの発光開始電圧Vth(EL)を加えた電圧よりも低い電圧VL(<VCAT+Vth(EL))に維持してもよい。これにより、発光素子ELの発光を抑止し、発光素子ELの不要な発光による表示コントラストの低下、及び消費電力の増大を抑制することができる。
【0037】
次に、Vth検出期間において、Vth検出動作が行われる。
【0038】
図4は、Vth検出期間における画素回路90の動作を説明する回路図である。
【0039】
データ電圧DATAが基準電圧Vrefに設定されるとともに書込み信号WSがHighレベルに設定され、基準電圧Vrefが書込みトランジスタT1を介して、駆動トランジスタTDのゲート電極gに印加される。また、初期化信号AZがLowレベルに設定され、駆動トランジスタTDのソース電極sへの初期化電圧VINIの印加が停止する。
【0040】
基準電圧Vrefには、初期化電圧VINIに、表示部2の全ての画素回路90の駆動トランジスタTDにおける閾値電圧Vthの最大値を加えた電圧よりも高い電圧Vref(>VINI+Vth)を用いる。これにより、駆動トランジスタTDは導通状態となり、ドレイン−ソース電流Ithが流れる。
【0041】
ドレイン−ソース電流IthはキャパシタCSを充電し、キャパシタCSの第2の電極の電圧、すなわち駆動トランジスタTDのソース電圧Vsは、初期化電圧VINIから上昇する。そして、駆動トランジスタTDのソース電圧Vsが電圧Vref−Vthまで上昇すると、駆動トランジスタTDは非導通状態となってドレイン−ソース電流Ithは停止する。
【0042】
このようにして、駆動トランジスタTDのソース電圧Vsは、基準電圧Vrefから閾値電圧Vthを減じた電圧Vref−Vthに収束する。
【0043】
次に、データ書込み及び移動度補正期間において、データ書込み及び移動度補正動作が行われる。
【0044】
図5は、データ書込み及び移動度補正期間における画素回路90の動作を説明する回路図である。
【0045】
データ電圧DATAが画素回路90で発光させようとする輝度に対応する電圧Vdataに設定されるとともに書込み信号WSがHighレベルに設定され、電圧Vdataが駆動トランジスタTDのゲート電極gに印加される。
【0046】
このとき、駆動トランジスタTDのゲート−ソース電圧は、先行するVth補正期間において閾値電圧Vthに設定されているため、駆動トランジスタTDには、ドレイン−ソース電流Iμが直ちに流れ始める。電流IμによってキャパシタCSは充電され、駆動トランジスタTDのソース電圧Vsは、電圧Vdata−Vthへ向けて上昇を始める。
【0047】
データ書込み及び移動度補正期間において、駆動トランジスタTDのゲート電圧Vgは電圧Vdataに設定され、ソース電圧Vsは電流Iμに応じた電圧ΔV上昇する。これにより、駆動トランジスタTDのゲート−ソース電圧は、電圧Vdata+Vth−ΔVに設定される。
【0048】
電流Iμは、駆動トランジスタTDのパラメータβが大きいほど大きい。ここで、パラメータβは、β=μ×Cox×W/Lであり、μは移動度、Coxは単位面積あたりのゲート絶縁膜容量、Wはチャネル幅、Lはチャネル長である。書込みトランジスタT1の導通時間twを一定の長さに管理することで、駆動トランジスタTDのパラメータβは、一定の割合で電圧ΔVに反映される。
【0049】
その後、発光期間において、発光動作が行われる。
【0050】
電源電圧VCCは、駆動トランジスタTDを飽和領域で動作させるための電圧VHに設定される。飽和領域で動作する駆動トランジスタTDは、β(Vgs−Vth)で表されるドレイン−ソース電流Idsを流す定電流源として機能する。ここで、βは前述のパラメータ、Vgsはゲート−ソース電圧、Vthは閾値電圧、である。
【0051】
駆動トランジスタTDのゲート−ソース電圧Vgsは、先行するデータ書込み及び移動度補正期間において、電圧Vdata+Vth−ΔVに設定されている。そのため、発光期間において、駆動トランジスタTDは、β(Vdata−ΔV)で表されるドレイン−ソース電流Idsを発光素子ELに供給する。
【0052】
当該ドレイン−ソース電流Idsは、閾値電圧Vthへの依存性がなく、また、パラメータβが大きいほど(Vdata−ΔV)の項が小さくなるので、パラメータβへの依存性が小さい。
【0053】
発光素子ELは、当該ドレイン−ソース電流Idsによって駆動されることにより、閾値電圧Vthおよびパラメータβ(移動度μを含む)による誤差が補正された輝度で発光する。つまり、Vth補正と移動度補正とがなされ、電圧Vdataに正確に対応した輝度で発光する。
【0054】
表示装置9によれば、前述した動作に従って個々の画素回路90が正確な輝度で発光することにより、輝度むらが低減することが期待される。
【0055】
(一般的な表示装置における輝度むら)
しかしながら、画素回路90の構成及び動作によれば、実際的には、書込みトランジスタT1の寄生容量によって輝度むらが発生することがある。以下、当該輝度むらについて説明する。
【0056】
図6は、画素回路90の実際的な構成の一例を示す回路図である。図6には、実際の書込みトランジスタT1が有する寄生容量CPを明示している。書込みトランジスタT1の寄生容量は、ゲート電極、ゲート絶縁膜、及びチャネル半導体層からなるMIS(Metal−Insulator−Semiconductor)構造において生じるMIS容量であり、電圧依存性を有している。
【0057】
図7は、MIS容量の電圧依存性の一例を示すグラフである。図7に示されるように、MIS構造は、半導体層を基準にして金属層に正の電圧Vが印加されたとき、印加された電圧に依存したMIS容量Cを有する。MIS容量Cは、印加電圧Vが閾値電圧Voを上回ると、急速に増大する。
【0058】
図8は、輝度むら(特には、クロストーク)が生じ易い画像の一例を示す図である。当該画像を表示するとき、表示部2を構成する画素回路90のうち、第1行では全ての画素回路Aが第1輝度で発光し、第2行では多数の画素回路Bが前記第1輝度よりも低い第2輝度で発光するなかで少数の画素回路Cが前記第1輝度で発光する。以下では、簡明のため、前記第1輝度及び前記第2輝度を、それぞれ高輝度及び低輝度と表記する。
【0059】
図9は、図8に示される画像を表示する際のデータ書込み及び移動度補正期間において、高輝度で発光する画素回路A、C、及び低輝度で発光する画素回路Bのそれぞれの動作に関わる制御信号及びデータ信号の一例を示す波形図である。
【0060】
図9において、書込み信号WSの振幅は一定であり、データ電圧DATAは画素回路での輝度に応じて、画素回路A、Cで高く、画素回路Bで低い。書込みトランジスタT1の寄生容量の変動を理解するため、データ電圧DATAに電圧Voを加えた電圧DATA+Voを示している。図7の説明から、書込みトランジスタT1は、WS>DATA+Voなる期間(網掛けで示す)において、他の期間と比べて大きな寄生容量を持つ。
【0061】
そのため、データ電圧DATAが低い画素回路Bにおいて書込みトランジスタT1が大きな寄生容量を持つ期間t2は、データ電圧DATAが高い画素回路A、Cにおいて書込みトランジスタT1が大きな寄生容量を持つ期間t1より長い(t2>t1)。つまり、データ書込み及び移動度補正期間の全体では、書込みトランジスタT1は、画素回路A、Cに比べて、画素回路Bでより大きな寄生容量を持つ。
【0062】
図1に示されるように、行ごとに所定数の画素回路90が当該行の信号線WSに接続され、信号線WSで伝達される書込み信号WSで制御される。そのため、走査線駆動回路4から見た信号線WSの容量は、画素回路90あたりの容量に1行に配置された画素回路90の個数を乗じた容量になり、信号線WSの容量には非常に大きな変動が生じ得る。
【0063】
具体的に、信号線WSの容量は、信号線WSに接続された画素回路90での平均的な発光輝度が最大の場合と最小の場合とで(例えば、全ての画素回路が最大輝度で発光する場合と最小輝度で発光する場合とで)最も大きく変動する。そのため、信号線WSに接続された画素回路90での平均的な発光輝度に応じて、書込み信号WSの波形には大きな差異が生じる。
【0064】
図10は、書込み信号WSの実波形の一例を模式的に示す波形図である。画素回路90での平均的な発光輝度が最大の第1行では、書込み信号WSの波形鈍りは最小となるのに対し、画素回路90での平均的な発光輝度が小さい第2行では、書込み信号WSの波形鈍りは大きい。
【0065】
波形鈍りは、具体的に、波形の立上り時間及び立下り時間によって定量化されてもよい。立上り時間は、信号が立上りを開始してから振幅の90%に達する時間(一例として、図10のr1、r2)で表され、立下り時間は、信号が立下りを開始してから振幅の10%に達する時間(一例として、図10のf1、f2)で表されてもよい。
【0066】
立上り時間は、大きいほど波形の鈍りが大きいことを表す指標であり、図10の例ではr2>r1である。また、立下り時間は、大きいほど波形の鈍りが大きいことを表す指標であり、図10の例ではf2>f1である。
【0067】
第1行の画素回路Aと第2行の画素回路Cとは、何れも発光輝度は同じ第1輝度(高輝度)であるが、画素回路Aは波形鈍りが小さい書込み信号WSで制御され、画素回路Cは波形鈍りが大きい書込み信号WSで制御される。その結果、画素回路Aと画素回路Cとで、データ書込み及び移動度補正期間における書込みトランジスタT1の導通時間twに差異が生じ、移動度μ(より広義には、パラメータβ)に関する補正量に差異が生じる。
【0068】
そのため、当該補正量の平均輝度依存のばらつきを縮小する対策がなれれば、第1行と第2行とで、画素回路A、Cが実際に発光する輝度に差異が生じる。具体的には、例えば第1行と第2行との間に輝度差による境界線21が視認されるといった画質の劣化が生じ得る。このような輝度の精度劣化が、他の画素回路の輝度の影響を受けて生じる輝度むら、すなわち、クロストークである。
【0069】
背景技術の項で引用した特許文献1は、前述のように、このようなクロストークを低減する技術を開示しているが、個々の画素回路内にクロストークキャンセルスイッチを設けるため、画素回路の面積が大きくなり易く、表示装置を高精細化する上で不利がある。そこで、本願発明者は鋭意検討の結果、以下で開示される表示装置の構成に到達した。
【0070】
(開示される表示装置の態様)
本開示の1つの態様に係る表示装置は、書込み制御線に接続された複数の画素回路と、前記書込み制御線に接続された補償回路と、可変の補償制御電圧を補償信号線に出力する補償電圧生成回路と、を備え、前記複数の画素回路の各々は、駆動トランジスタと、前記駆動トランジスタのゲート電極とソース電極とに接続された容量素子と、前記駆動トランジスタによって駆動される発光素子と、ゲート電極が前記書込み制御線に接続され、ドレイン電極及びソース電極の一方が画素回路ごとの輝度に対応したデータ電圧を伝達するデータ線に接続され、ドレイン電極及びソース電極の他方が前記駆動トランジスタのゲート電極に接続された書込みトランジスタと、を有し、前記補償回路は、前記補償信号線と前記書込み制御線とに接続された電圧依存容量素子を有し、前記補償電圧生成回路は、前記データ電圧の前記複数の画素回路での代表値に応じて前記補償制御電圧を出力し、前記複数の画素回路の前記書込みスイッチの寄生容量によって前記書込み制御線が有する容量成分と、前記電圧依存容量素子によって前記書込み制御線が有する容量成分とは、前記データ電圧の前記複数の画素回路での代表値に対して、互いに逆の電圧依存性を有している。
【0071】
この構成によれば、前記書込み制御線が有する容量の、前記データ電圧の前記複数の画素回路での代表値に対する電圧依存性が減少するので、前記データ線が伝達するデータ電圧の違いによって生じる前記書込み制御線の容量の差異が小さくなる。これにより、前記複数の画素回路での全体的な発光輝度が高いときと低いときとで前記書込み信号の波形の差異が縮小するので、前記書込みトランジスタが導通状態になるオン期間の輝度に依存したばらつきが小さくなる。当該オン期間において移動度補正を行うことで、移動度補正量の輝度依存のばらつきが縮小され、移動度補正量の不同によって生じる表示装置の輝度むらが低減する。前記補償回路は、前記画素回路と別の領域に設けることができ、個々の画素回路の面積を増やさないので、表示装置の高精細化を阻害しない。
【0072】
また、前記電圧依存容量素子は、前記補償信号線及び前記書込み制御線の一方に接続された金属層と、絶縁層と、前記補償信号線及び前記書込み制御線の他方に接続された半導体層と、の積層体で構成されてもよい。
【0073】
この構成によれば、前記書込みトランジスタの材料及び製造プロセスを利用して、前記可変容量素子を簡便に作製することができる。
【0074】
また、前記電圧依存容量素子は、ゲート電極が前記補償信号線に接続され、ドレイン電極及びソース電極の両方又は一方が前記書込み制御線に接続された、前記書込みトランジスタと同じ導電型の補償トランジスタであってもよい。
【0075】
この構成によれば、前記書込みトランジスタと前記補償トランジスタとに同じ導電型のトランジスタを用いている。これにより、特段の材料及び製造プロセスを追加することなく、前記書込みトランジスタの材料及び製造プロセスで前記補償トランジスタを作製できるので、前記画素回路の製造プロセスが複雑になる懸念が少ない。
【0076】
また、前記補償電圧生成回路は、前記データ電圧の前記複数の画素回路での代表値が高いほど低く、かつ当該代表値が低いほど高い電圧を、前記補償制御電圧として出力してもよい。
【0077】
この構成によれば、例えば、前記書込みトランジスタと前記補償トランジスタとに同じ導電型のトランジスタを用いる場合に、前記書込み制御線の容量の電圧依存性を効果的に打ち消すことができる。
【0078】
以下、本開示の一態様に係る表示装置について、図面を参照しながら具体的に説明する。
【0079】
なお、以下で説明する実施の形態は、いずれも本発明の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であり、本発明を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【0080】
(実施の形態)
実施の形態に係る表示装置1は、図1に示される表示装置9に、複数の画素回路90の書込みスイッチT1の寄生容量によって信号線WSが有する容量の電圧依存性を低減する補償回路を追加して構成される。当該補償回路は、画素回路90とは別の領域に設けられてもよい。以下では、表示装置9と同等の事項については適宜説明を省略し、実施の形態に係る表示装置1の特徴的な事項を主として説明する。
【0081】
図11は、実施の形態に係る表示装置1の構成の一例を示す回路図である。図11に示されるように、表示装置1は、図1に示される表示装置9と比べて、制御回路31を変更するとともに、補償部7及び補償電圧生成回路8を追加して構成される。補償部7は、複数の補償回路70を配置してなる。
【0082】
制御回路31は、制御回路3と同様に、走査線駆動回路4及び信号線駆動回路5を制御する。制御回路31は、さらに、補償電圧生成回路8に対し、補償制御電圧の可変の大きさを指示する。補償電圧生成回路8は、制御回路31から指示された大きさの補償制御電圧を生成する。
【0083】
一例として、制御回路31は、補償制御電圧の大きさを表すデジタルデータを補償電圧生成回路8に供給し、補償電圧生成回路8は、当該デジタルデータをDA(デジタル−アナログ)変換器を用いて対応する電圧に変換してもよい。
【0084】
図12は、補償回路70の構成の一例を示す回路図である。図2には、補償回路70の内部的な構成に加えて、走査線駆動回路4、信号線駆動回路5、補償電圧生成回路8、複数の画素回路90、及びこれらの回路間の接続の一例を示している。
【0085】
補償回路70は、信号線VCMPに接続されている。補償電圧生成回路8で生成された補償制御電圧は、信号線VCMPを介して補償回路70に供給される。補償回路70及び複数の画素回路90は、同一の信号線WSに接続されている。各画素回路90の書込みトランジスタT1のソース電極は、画素回路90ごとに異なる信号線DATAに接続されている。
【0086】
図12の信号線WS、AZ、補償回路70及び複数の画素回路90からなる構成は、例えば、表示部2の行ごとに設けられ、画素回路90及び信号線DATAは、例えば、表示部2の列ごとに設けられている。
【0087】
補償回路70は、画素回路90とは別の領域に設けられている。補償回路70は、例えば、端部の画素回路90に隣接して、発光機能を有しないダミー画素として設けられてもよい。
【0088】
画素回路90において、書込みトランジスタT1は、例えば、n型の金属酸化膜半導体電界効果トランジスタ(MOSFET:Metal Oxide Semiconductor Field Effect Transistor)で構成される。書込みトランジスタT1のゲート電極は信号線WSに接続され、ドレイン電極及びソース電極の一方は信号線DATAに接続され、ドレイン電極及びソース電極の他方は駆動トランジスタTDのゲート電極に接続される。
【0089】
補償回路70は、信号線DATAと信号線WSとに接続された電圧依存容量素子としての補償トランジスタT3を有している。補償トランジスタT3は、例えば、書込みトランジスタT1と同じ導電型であるn型のMOSFETで構成される。補償トランジスタT3のゲート電極は信号線VCMPに接続され、ドレイン電極及びソース電極の両方又は一方は信号線WSに接続される。補償トランジスタT3は、電圧依存容量素子として用いられるため、ドレイン電極及びソース電極の少なくとも一方が信号線DATAに接続されていればよい。
【0090】
信号線WSは、複数の画素回路90の書込みスイッチT1の寄生容量CPによって第1の容量成分を有し、また、補償トランジスタT3の寄生容量によって第2の容量成分を有する。走査線駆動回路4から見た信号線WSの容量は、当該第1の容量成分と第2の容量成分との合計で表される。
【0091】
前記第1の容量成分は、書込みスイッチT1の寄生容量CPの複数の画素回路90での合計である。前述したように、前記第1の容量成分は、信号線WSに接続された複数の画素回路90での平均的な発光輝度に依存する。つまり、前記第1の容量成分は、複数の画素回路90でのデータ電圧の前記平均的な発光輝度を反映する代表値に対して依存性がある。当該代表値は、単純にはデータ電圧の平均値で表されるが、平均値には限られず、例えば、中央値や最頻値で表されてもよく、電圧輝度特性に応じた係数を乗じた荷重平均値で表されてもよい。
【0092】
そこで、制御回路31は、データ電圧の代表値(一例として平均値)に対して前記第1の容量成分が有する依存性とは逆の依存性を前記第2の容量成分に与える補償制御電圧を、補償電圧生成回路8に指示する。
【0093】
補償制御電圧について、具体例を挙げて詳細な説明を続ける。
【0094】
図13は、図8に示される画像を表示する際のデータ書込み及び移動度補正期間において、平均的な発光輝度が高い第1行及び平均的な発光輝度が低い第2行のそれぞれでの補償回路の動作に関わる補償制御電圧VCMPの一例を示す波形図である。
【0095】
図13において、書込み信号WSの振幅は一定であり、データ電圧の代表値DATA0(以下、代表データ電圧DATA0と表記する)は、平均的な発光輝度に応じて第1行では高く第2行では低い。信号線WSの前記第1の容量成分は、図9で説明した電圧依存性を有する書込みトランジスタT1の寄生容量CPの合計であり、代表データ電圧DATA0が高いほど小さく(第1行)、かつ代表データ電圧DATA0が低いほど大きい(第2行)。
【0096】
制御回路31は、補償電圧生成回路8に対し、代表データ電圧DATA0が高いほど低くかつ代表データ電圧DATA0が低いほど高い補償制御電圧VCMPを指示する。補償電圧生成回路8は、指示された補償制御電圧VCMPを生成し、補償回路70の補償トランジスタT3に供給する。
【0097】
図13では、補償トランジスタT3の寄生容量の変動を理解するため、補償制御電圧VCMPに電圧Voを加えた電圧VCMP+Voを示している。図7の説明から、補償トランジスタT3は、WS<VCMP+Voなる期間(斜線で示す)において、他の期間と比べて大きな寄生容量を持つ。
【0098】
代表データ電圧DATA0が低い第2行において補償トランジスタT3が大きな寄生容量を持つ期間t4は、代表データ電圧DATA0が高い第1行において補償トランジスタT3が大きな寄生容量を持つ期間t4より短い(t4<t3)。そのため、データ書込み及び移動度補正期間の全体では、補償トランジスタT3は、第2行に比べて、第1行でより大きな寄生容量を持つ。つまり、信号線WSの前記第2の容量成分は、代表データ電圧DATA0が高いほど補償制御電圧VCMPが低いために大きく(第1行)、かつ代表データ電圧DATA0が低いほど補償制御電圧VCMPが高いために小さい(第2行)。
【0099】
このようにして、信号線WSの第1の容量成分及び第2の容量成分に、代表データ電圧DATA0に対して互いに逆の電圧依存性が与えられる。
【0100】
信号線WSが、代表データ電圧DATA0に対する電圧依存性が互いに逆の前記第1の容量成分と前記第2の容量成分とを有することで、前記第1の容量成分と前記第2の容量成分とを合わせた信号線WSの容量の輝度依存のばらつきは縮小する。従って、表示装置1によれば、走査線駆動回路4から見た信号線WSの容量の、輝度依存のばらつきを小さくすることができる。
【0101】
そのため、表示装置1では、信号線WSに接続された複数の画素回路90での平均的な発光輝度が異なっても、書込み信号WSの波形には大きな差異は生じない。
【0102】
図14は、書込み信号WSの波形の一例を模式的に示す波形図である。画素回路90での平均的な発光輝度が大きい第1行及び画素回路90での平均的な発光輝度が小さい第2行の何れにおいても、書込み信号WSには同程度の波形鈍りが生じている。
【0103】
図14の例では、第1行での立ち上がり時間r3と第2行での立ち上がり時間r4とは略等しく(r4≒r3)、第1行での立下り時間f3と第2行での立下り時間f4とは略等しい(f4≒f3)。
【0104】
なお、ここで言う略等しいとは、表示装置の輝度むらに対する要求レベルに応じて適宜定められる誤差の範囲での一致を意味する。例えば、平均値の±10%の範囲に含まれる2つの時間を略等しいと定義してもよい。
【0105】
輝度むらの好ましい低減効果を得るために、信号線WSで伝達される書込み信号WSの立上り時間は、信号線WSに接続された画素回路90での平均的な発光輝度が最大のときと最小のときとで略等しくてもよい。さらに、信号線WSで伝達される書込み信号WSの立下り時間は、信号線WSに接続された画素回路90での平均的な発光輝度が最大のときと最小のときとで略等しくてもよい。
【0106】
この条件を満たすことで、信号線WSの容量が最も大きく変動し得る場合において、書込み信号WSの波形鈍りが略等しくなるので、移動度補正量の平均輝度依存のばらつきは最も効果的に縮小される。
【0107】
前述の条件は、前記第2の容量成分によって、前記第1の容量成分の電圧依存性を正確に打ち消すことによって実現される。そのために、補償トランジスタT3を書込みトランジスタT1より大きく形成し、補償トランジスタT3の寄生容量に、複数の書込みトランジスタT1の寄生容量の変動幅に対応する変動幅を持たせてもよい。補償トランジスタT3は、実質的に補償回路70の全体を占める大きさで形成されてもよく、補償回路70自体の大きさを画素回路90より大きくしてもよい。
【0108】
以上説明したように、補償回路70を備えた表示装置1では、信号線WSの容量の輝度依存性(データ電圧依存性)が縮小される。これにより、移動度補正量の輝度依存のばらつきが縮小され、移動度補正量の不同によって生じる輝度むらを低減した表示装置1が得られる。また、補償回路70を画素回路90とは別の領域に設けるので、個々の画素回路90の面積は増大せず、表示装置1の高精細化が阻害されない。
【0109】
表示装置1は、例えば、テレビジョン受像機に内蔵されてもよい。
【0110】
図15は、表示装置1を内蔵する薄型フラットTV100の一例を示す外観図である。表示装置1が内蔵されることにより、映像信号で表される画像を、輝度むらなく高精度に表示可能な薄型フラットTV100が実現される。
【0111】
以上、本開示のいくつかの態様に係る表示装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、各々の実施の形態における構成要素を組み合わせて構築される形態が、本開示の範囲内に含まれてもよい。
【0112】
例えば、実施の形態は、書込みトランジスタT1と補償トランジスタT3とが何れもn型のMOSFETで構成される例を説明したが、書込みトランジスタT1と補償トランジスタT3とは何れもp型のMOSFETで構成されてもよく、また、一方がn型のMOSFETで他方がp型のMOSFETで構成されてもよい。何れの変形においても、図7の説明に基づいて当業者が理解できる補償制御電圧を用いることにより、実施の形態で説明した効果と同様の効果を得ることができる。
【0113】
また、本開示の電圧依存容量素子には、MOSFETに限られず、2端子のMISダイオードを用いてもよい。また、制御端子が独立して設けられた電圧制御可変容量素子を用いてもよい。
【産業上の利用可能性】
【0114】
本発明は、有機EL素子を用いた表示装置に有用であり、特には、アクティブマトリクス型の有機EL表示装置に有用である。
【符号の説明】
【0115】
1、9 表示装置
2 表示部
3、31 制御回路
4 走査線駆動回路
5 信号線駆動回路
6 電源回路
7 補償部
8 補償電圧生成回路
10、90 画素回路
21 境界線
70 補償回路
100 薄型フラットTV
T1 書込みトランジスタ
T2 初期化トランジスタ
T3 補償トランジスタ
TD 駆動トランジスタ
CS キャパシタ
EL 発光素子
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15