【実施例1】
【0013】
図1は、本発明の実施例1に係る超音波診断装置を示した図である。
図1に示すように、超音波診断装置は、装置本体11と、超音波探触子12とを有している。
【0014】
装置本体11は、その筺体内部に、例えば、当該超音波診断装置の全体の制御を行うCPU(Central Processor Unit)と、CPUが実行するプログラム等を記憶したHDD(Hard Disk Drive)や処理するデータを一時記憶するRAMなどの記憶装置と、外部装置と通信するための通信IF(IF:InterFace)装置とを有している。また、装置本体11は、その筐体内部に、例えば、各種の電源回路と、超音波プローブからの信号を画像処理する画像処理回路とを有している。また、装置本体11は、例えば、キーボードやマウス等の入力装置と、液晶ディスプレイ装置等の出力装置とを有している。入力装置は、例えば、液晶ディスプレイ装置に設けられたタッチパネルであってもよい。装置本体11は、底面に取り付けられたキャスタ等により、床面上を自在に移動可能な構造となっている。
【0015】
超音波探触子12は、2D(Dimension)アレイ振動子12aと、2DアレイIC(Integrated Circuit)12bとを有している。2Dアレイ振動子12aは、超音波探触子12の人体と接触する側の面において、超音波を発する複数の振動子を有している。2Dアレイ振動子12aの複数の振動子は、2次元(平面状)に配置されている。
2DアレイIC12bは、2Dアレイ振動子12aに対向するようにして、2Dアレイ振動子12aの振動子を駆動する回路を複数有している。2DアレイIC12bの複数の回路は、2次元に配置されている。
2DアレイIC12bの複数の回路は、2Dアレイ振動子12aの複数の振動子に対応して設けられている。例えば、2DアレイIC12bの1つの回路は、2Dアレイ振動子12aの1つの振動子と電気的に接続されている。
【0016】
図2は、
図1の2DアレイICを説明する図である。
図2には、
図1に示した2DアレイIC12bが示してある。
図2の下部に示すように、2DアレイIC12bは、複数のサブアレイ21と、周辺回路22,23とを有している。
サブアレイ21と周辺回路22,23は、例えば、1つのICチップ上に形成される。
図2では、IC上に40個(S00〜S39)のサブアレイ21が形成されている。また、
図2では、IC上に2個の周辺回路22,23が形成されている。
周辺回路22,23は、図示していないが、装置本体11と通信を行うためのIF回路を有している。また、周辺回路22,23は、図示していないが、装置本体11からの指示に基づいて、複数のサブアレイ21を制御する制御回路を有している。
【0017】
図2の上部左側に示すように、複数のサブアレイ21のそれぞれは、複数の素子回路31を有している。
図2では、「S00」のサブアレイ21の素子回路31の例が示してある。1個のサブアレイ21は、64個(EL00〜EL63)の素子回路31を有している。
2Dアレイ振動子12aの複数の振動子は、高画質化の要求に応じて小型化され、その数が増加している。それに伴い、素子回路31の数は、例えば、約1万個に達する。そのため、素子回路31のサイズおよび消費電力の低減は、重要である。なお、
図2では、図示を簡略化し、40個(S00〜S39)×64個(EL00〜EL63)の素子回路31の例を示している。
【0018】
図2の上部右側に示すように、複数の素子回路31のそれぞれは、遅延制御回路32と、送波回路33と、受信回路34とを有している。
図2では、「EL14」の素子回路31の回路ブロック例が示してある。なお、
図2には、素子回路31と接続される、2Dアレイ振動子12aの振動子41も示してある。
同じ行の素子回路31(例えば、EL00〜EL07等)は、周辺回路22,23が有する、図示していない共通低圧電源回路および共通高圧電源回路と接続されている。例えば、同じ行の素子回路31は、低圧の正負一対の電源配線に接続されている。また、同じ行の素子回路31は、高圧の正負一対の電源配線に接続されている。以下では、低圧の正側電源配線を電源VDDと呼び、低圧の負側電源配線を電源VSSと呼ぶことがある。また、高圧の正側電源配線を電源HVDDと呼び、高圧の負側電源配線を電源HVSSと呼ぶことがある。
遅延制御回路32は、装置本体11からの制御に応じて、送波回路33から出力される、振動子41を駆動する駆動信号の出力タイミングを制御する。例えば、遅延制御回路32は、2Dアレイ振動子12aの複数の振動子から出力される、複数の超音波のフォーカスポイント(超音波が重なり合うポイント)を走査するように、送波回路33が出力する駆動信号の出力タイミングを制御する。また、遅延制御回路32は、例えば、2Dアレイ振動子12aの複数の振動子が受信する複数の反射波から、ターゲットの適切な画像が得られるよう、受信回路34の受信タイミングを制御する。遅延制御回路32は、受信回路34によって受信された反射波の信号を装置本体11に送信する。これにより、装置本体11は、遅延制御回路32から受信した信号を画像処理し、ターゲットの画像を出力装置に表示することができる。
送波回路33は、遅延制御回路32から出力される信号に基づいて、振動子41を駆動する駆動信号を出力する。送波回路33は、振動子41に出力する駆動信号の振幅を可変することができる。また、送波回路33は、振動子41に出力する駆動信号のスルーレートを調整できるようになっている。
受信回路34は、振動子41によって受信された信号を増幅して、遅延制御回路32に出力する。
【0019】
図3は、
図2の送波回路のスルーレート補償を説明する図である。
図3には、送波回路33が振動子41に出力する駆動信号の波形W1が示してある。
駆動信号の立ち上りのスルーレートと、立下りのスルーレートとが異なると、断層像や血流像に虚像(アーチファクト)が発生する。そのため、送波回路33は、駆動信号の立ち上がりのスルーレートと立下りのスルーレートとが等しくなるように、調整できるようになっている。例えば、送波回路33は、
図3の矢印A1に示す駆動信号の立下りのスルーレートと、矢印A2に示す駆動信号の立ち上りのスルーレートとを調整できるようになっている。立ち上りのスルーレートと立下りのスルーレートを調整し、差異が縮小するように補償することで、虚像(アーチファクト)を低減することができる。
【0020】
図4は、
図2の送波回路およびスルーレート補償回路のブロック構成例を示した図である。
図4に示すように、補正部50は、送波回路駆動部レプリカ51と、レプリカバイアス部52と、観測部53とを有する。補正部50は周辺回路22、23に配置され、例えば2DアレイICに1回路のみ搭載され、補正部50が生成したスルーレートが補償された送波回路33の駆動電流は分配部54で分配され、それぞれの送波回路33に伝送される。分配部54は例えば、周辺回路22、23に配置され、行または列方向の電気配線を通して送波回路33に伝送される。
図4では、行方向の電気配線を通した伝送を示している。
また、図示していないが補正部50が出力するスルーレートの補償駆動電流は、立ち上りの補償駆動電流と、立下りの補償駆動電流の2つがあり、分配部54も立ち上りの補償駆動電流と、立下りの補償駆動電流を送波回路33に伝送する。また、分配部54は、消費電力を削減するため、入力される補償駆動電流を電圧に変換して、それぞれの送波回路33に電圧信号を補償駆動信号として伝送する。
【0021】
図5は、
図4の送波部の回路例を示した図である。
図5に示すように送波回路33は、振動子41に正側の高電圧であるHVDDを印加する振動子駆動部a(61a)と、振動子駆動部aの駆動電流を生成する高耐圧電流源62aと、高耐圧電流源62aをON/OFF制御する送波制御回路63aとを有し、送波制御信号aがイネーブルされると補償駆動信号aが高耐圧電流源62aのトランジスタ66aに印加され、トランジスタ66aは補償駆動信号aの値に係る電流を振動子駆動部a(61a)に流し、振動子駆動部a(61a)は、高耐圧電流源62aの電流に係る値の電流を振動子41に流し込む。なお、振動子駆動部aの左側のトランジスタは低電圧トランジスタで、右側の振動子41が接続されているトランジスタは高電圧トランジスタであり、低電圧トランジスタと高電圧トランジスタでカレント・ミラー構成をとる。
【0022】
また、送波回路33は振動子41に負側の高電圧であるHVSSを印加する振動子駆動部b(61b)と、振動子駆動部bの駆動電流を生成する高耐圧電流源62bと、高耐圧電流源62bをON/OFF制御する送波制御回路63bとを有し、送波制御信号bがイネーブルされると補償駆動信号bが高耐圧電流源62bのトランジスタ66bに印加され、トランジスタ66bは補償駆動信号bの値に係る電流を振動子駆動部b(61b)に流し込み、振動子駆動部bは、高耐圧電流源62bの電流に係る値の電流を振動子41から引き出す。なお、振動子駆動部b(61b)の左側のトランジスタは低電圧トランジスタで、右側の振動子41が接続されているトランジスタは高電圧トランジスタであり、低電圧トランジスタと高電圧トランジスタでカレント・ミラー構成をとる。
【0023】
また、送波回路33はRZ部65を有し、送波制御信号cがイネーブルされると振動子41にGNDの電位を印加する。
【0024】
図6は、
図4の補正部の回路例を示した図である。
図6に示すように、補正部50は、立ち上りのスルーレートを補償する駆動電流を生成する送波回路駆動部レプリカa(51a)と、送波回路駆動部レプリカaに駆動電流を供給するバイアス部a(52a)と、送波回路駆動部レプリカaで得られた補償駆動電流aをコピーして取り出す観測部a(53a)とを有する。送波回路駆動部レプリカa(51a)は振動子駆動部a(61a)と同じ構成である。
【0025】
ここで、低電圧トランジスタ70aと高電圧トランジスタ72aに流れる電流の比を1:M(カレント・ミラー比)とする。送波回路駆動部レプリカa(51a)はカレント・ミラーの構成をとっているが、低電圧トランジスタと高電圧トランジスタで構成しているため、ICの製造時に発生する製造ばらつきや、IC動作中の温度によりカレント・ミラー比(1:M)が変動する。この変動率Eを考慮したカレント・ミラー比は1:E×Mとなる。従って、低電圧トランジスタ70aの電流をIdrv_aで表すと、高電圧トランジスタ72aに流れる電流は、
【0026】
【数1】
【0027】
となる。ところで、バイアス部a(52a)の基準電流源で低電圧トランジスタ70aと高電圧トランジスタ72aに流れる電流の合計値は一定値(Iref)となる。
【0028】
【数2】
【0029】
式1と式2からIdrv_aは
【0030】
【数3】
【0031】
となる。観測部a(53a)のトランジスタ71aは低電圧トランジスタ70aと同じサイズのトランジスタであり、カレント・ミラー構成をとる。このため、観測部a(53a)でIdrv_aをコピーすることができる。コピーしたIdrv_aは分配部54に渡され、補償駆動信号aに変換され、それぞれの送波回路の高耐圧電流源62aに伝送される。高耐圧電流源62aでは補償駆動信号aからIdrv_aの電流に変換し、振動子駆動部a(61a)の低電圧トランジスタに与える。ここで、振動子駆動部a(61a)と送波回路駆動部レプリカa(51a)は同じ構成であるため、低電圧トランジスタにIdrv_aが与えられると、高電圧トランジスタに流れる電流Iout_aは、
【0032】
【数4】
【0033】
となり、変動率Eに依存せずに一定である基準電流Irefが流れる。なお、振動子41は等価的に容量と抵抗の並列回路と見なせるため、スルーレートは流し込まれる電流で決まる。これにより、ICの製造時に発生する製造ばらつきや、IC動作中の温度による変動に対して立ち上りのスルーレートを補償することが可能である。
【0034】
また、補正部50は、立ち下がりのスルーレートを補償する駆動電流を生成する送波回路駆動部レプリカb(51b)と、送波回路駆動部レプリカbに駆動電流を供給するバイアス部b(53b)と、送波回路駆動部レプリカb(51b)で得られた補償駆動電流bをコピーして取り出す観測部b(53b)とを有する。送波回路駆動部レプリカb(51b)は振動子駆動部b(61b)と同じ構成である。
【0035】
ここで、低電圧トランジスタ70bと高電圧トランジスタ72bに流れる電流の比を1:M(カレント・ミラー比)とする。上述と同様に、送波回路駆動部レプリカb(51b)はカレント・ミラーの構成をとっているが、低電圧トランジスタと高電圧トランジスタで構成しているため、ICの製造時に発生する製造ばらつきや、IC動作中の温度によりカレント・ミラー比(1:M)が変動する。この変動率Eを考慮したカレント・ミラー比は1:E×Mとなる。従って、低電圧トランジスタ70bの電流をIdrv_bで表すと、高電圧トランジスタ72bに流れる電流は、
【0036】
【数5】
【0037】
となる。ところで、バイアス部b(52b)の基準電流源で低電圧トランジスタ70bと高電圧トランジスタ72bに流れる電流の合計値は一定値(Iref)となる。
【0038】
【数6】
【0039】
式5と式6からIdrv_bは
【0040】
【数7】
【0041】
となる。観測部b(53b)のトランジスタ71bは低電圧トランジスタ70bと同じサイズのトランジスタであり、カレント・ミラー構成をとる。このため、観測部b(53b)でIdrv_bをコピーすることができる。コピーしたIdrv_bは分配部54に渡され、補償駆動信号bに変換され、それぞれの送波回路の高耐圧電流源62bに伝送される。高耐圧電流源62bでは補償駆動信号bからIdrv_bの電流に変換し、振動子駆動部b(61b)の低電圧トランジスタに与える。ここで、振動子駆動部b(61b)と送波回路駆動部レプリカb(51b)は同じ構成であるため、低電圧トランジスタにIdrv_bが与えられると、高電圧トランジスタに流れる電流Iout_bは、
【0042】
【数8】
【0043】
となり、変動率Eに依存せずに一定である基準電流Irefが流れる。なお、上記したとおり、振動子41は等価的に容量と抵抗の並列回路と見なせるため、スルーレートは取り出される電流で決まる。これにより、ICの製造時に発生する製造ばらつきや、IC動作中の温度による変動に対して立ち下がりのスルーレートを補償することが可能である。
【0044】
図7は、
図4の分配部の回路例を示した図である。
図7に示すように、分配部54は補正部50から入力される立ち上りのスルーレートを補償する補償駆動電流aを補償駆動信号aに変換する低電圧トランジスタ80aと、立下がりのスルーレートを補償する補償駆動電流bを補償駆動信号bに変換する低電圧トランジスタ80bと、を有する。
低電圧トランジスタ80aのドレインとゲートを短絡し、補償駆動電流aをドレインに流し込むことで発生するゲート電圧を補償駆動信号aとして、それぞれの送波回路へ伝送する。ここで、低電圧トランジスタ80aと送波回路の高耐圧電流源のトランジスタ66aは、同じトランジスタサイズであり、カレント・ミラー構成をとる。これにより、低電圧トランジスタ80aに入力された補償駆動電流aと同じ電流がトランジスタ66aに流すことができる。
また、低電圧トランジスタ80bのドレインとゲートを短絡し、補償駆動電流bをドレインから引き出すことで発生するゲート電圧を補償駆動信号bとして、それぞれの送波回路へ伝送する。ここで、低電圧トランジスタ80bと送波回路の高耐圧電流源のトランジスタ66bは、同じトランジスタサイズであり、カレント・ミラー構成をとる。これにより、低電圧トランジスタ80bに入力された補償駆動電流bと同じ電流がトランジスタ66bに流すことができる。
【0045】
図8は、
図4のスルーレート補償のシミュレーション結果を示した図である。
図8は、ICの動作温度3点で、それぞれ半導体プロセス変動を5点分(Typical、fast−fast、slow−slow、fast−slow、slow−fast)の合計15点で駆動信号の立ち上りと立下りの遷移時間の差がどのくらいあるかを示している。本発明の補償がある場合の標準偏差は0.9nsと、無い場合の標準偏差5.24nsに対して約1/5に低減できる。
【0046】
本実施例によれば、超音波探触子の寸法および回路サイズを抑えながら、スルーレートを調整することができる。
【実施例2】
【0047】
振動子の駆動信号のスルーレートは、装置から制御できることが望ましい。超音波断層像の画質は、駆動信号のスルーレートの他に、振動子の特性や超音波信号の整相方法などの要因にも影響するため、これらの特性に合う所望のスルーレートに設定できる必要があるためである。実施例2では、設定した所望のスルーレートから立ち上りのスルーレートと立下りのスルーレートを補償する回路について説明する。
【0048】
図9は、実施例2に係る送波回路およびスルーレート補償回路のブロック例を示した図である。
図9に示すように、周辺回路22,23は、スルーレート設定部100を有している。スルーレート設定部100は、補正部50の出力信号が入力される。スルーレート設定部100の出力は分配部54の入力に接続される。
【0049】
図10は、実施例2に係るスルーレート設定部の回路例を示した図である。
図10に示すように、スルーレート設定部100は、立ち上りのスルーレートを設定するスルーレート設定部a(100a)と、立下りのスルーレートを設定するスルーレート設定部b(100b)を有する。
【0050】
スルーレート設定部a(100a)には、補正部50から出力される補償駆動電流aが入力される。スルーレート設定部a(100a)の出力は、
図7に示す分配部54の立ち上り信号入力に接続される。スルーレート設定部a(100a)は、いくつかの同サイズのトランジスタを並列接続して構成されるトランジスタ群110aと、111aから11NaのN個のトランジスタ群を有する。
図10には、トランジスタ群110a、111a、112a、11Naのみを示している。トランジスタ群110aのドレインとゲートは接続され、ドレインに補償駆動電流aが流し込まれる。トランジスタ群110aと、111aから11Naのトランジスタ群を構成する1個のトランジスタのサイズは同じサイズである。トランジスタ群110aのゲートとトランジスタ群111aから11Naのゲートはスイッチを通して接続される。このスイッチはNbitのスルーレート制御信号でON/OFFされる。例えば、トランジスタ群110aを構成するトランジスタの数がT_r、トランジスタ群111aを構成するトランジスタ群のトランジスタの数がT_1とすると、トランジスタ群110aとトランジスタ群111aの間のスイッチがONすると、この2つのトランジスタ群はT_r対T_1の比率のカレント・ミラーを構成する。また、トランジスタ群110aとトランジスタ群111aおよび112aの間のスイッチがONすると、T_r対(T_1+T_2)の比率のカレント・ミラーを構成する。つまり、スルーレート設定部a(100a)はスルーレート制御信号で比率を制御できるカレント・ミラーである。スルーレート設定部a(100a)が出力する電流Icnt_aは
【0051】
【数9】
【0052】
である。ここで、T_tはトランジスタ群111aから11Naのうちで、スイッチがONしているトランジスタ群を構成する全トランジスタ数である。
このスルーレート設定部a(100a)の出力電流Icnt_aが分配部54を通して、それぞれの送波回路33に伝送される。したがって、送波回路33の振動子駆動部a(61a)の高電圧トランジスタに流れる電流Iout_aは、
【0053】
【数10】
【0054】
と基準電流Irefを(T_t/T_r)倍した値となる。
振動子41は等価的に容量と抵抗の並列回路と見なせるため、スルーレートは流入する電流で決まる。つまり、スルーレート制御信号でT_tの値を制御することで、Iout_aを調整し、立ち上りスルーレートを変えることができる。
【0055】
また、スルーレート設定部b(100b)には、補正部50から出力される補償駆動電流bが入力される。スルーレート設定部b(100b)の出力は、
図7に示す分配部54の立下り信号入力に接続される。スルーレート設定部b(100b)は、いくつかの同サイズのトランジスタを並列接続して構成されるトランジスタ群110bと、111bから11NbのN個のトランジスタ群を有する。
図10には、トランジスタ群110b、111b、112b、11Nbのみを示している。トランジスタ群110bのドレインとゲートは接続され、ドレインに補償駆動電流bが流し込まれる。トランジスタ群110bと、111bから11Nbのトランジスタ群を構成する1個のトランジスタのサイズは同じサイズである。トランジスタ群110bのゲートとトランジスタ群111bから11Nbのゲートはスイッチを通して接続される。このスイッチはNbitのスルーレート制御信号でON/OFFされる。例えば、トランジスタ群110bを構成するトランジスタの数がT_r、トランジスタ群111bを構成するトランジスタ群のトランジスタの数がT_1とすると、トランジスタ群110bとトランジスタ群111bの間のスイッチがONすると、この2つのトランジスタ群はT_r対T_1の比率のカレント・ミラーを構成する。また、トランジスタ群110bとトランジスタ群111bおよび112bの間のスイッチがONすると、T_r対(T_1+T_2)の比率のカレント・ミラーを構成する。つまり、スルーレート設定部b(100b)はスルーレート制御信号で比率を制御できるカレント・ミラーである。スルーレート設定部b(100b)が出力する電流Icnt_bは
【0056】
【数11】
【0057】
である。ここで、T_tはトランジスタ群111bから11Nbのうちで、スイッチがONしているトランジスタ群を構成する全トランジスタ数である。
このスルーレート設定部b(100b)の出力電流Icnt_bが分配部54を通して、それぞれの送波回路33に伝送される。したがって、送波回路33の振動子駆動部b(61b)の高電圧トランジスタに流れる電流Iout_bは、
【0058】
【数12】
【0059】
と基準電流Irefを(T_t/T_r)倍した値となる。
振動子41は等価的に容量と抵抗の並列回路と見なせるため、スルーレートは引き出される電流で決まる。つまり、スルーレート制御信号でT_tの値を制御することで、Iout_bを調整し、立下りスルーレートを変えることができる。
【0060】
本実施例によれば、スルーレート制御信号に基づいて、立ち上りのスルーレートおよび立ち下がりのスルーレートを変えることができる。
【実施例3】
【0061】
立ち上りスルーレートと立下りスルーレートの差異は、より小さい方が望ましい。実施例3では、スルーレート補償を高精度にした回路について説明する。
図11は、実施例3に係る補正部の回路例を示した図である。
【0062】
図11に示すように、実施例3に係る補正部50は、トランジスタ120a、121a、122a、120b、121b、122bを有する。
トランジスタ120aは、トランジスタ70aと同じサイズであり、トランジスタ120aとトランジスタ70aは1対1のカレント・ミラーを構成する。つまり、トランジスタ120aにはIdrv_aのドレイン電流が流れる。トランジスタ121aのドレインとゲートは接続され、ドレインにトランジスタ120aのドレイン電流が流入される。また、トランジスタ122aのサイズはトランジスタ121aと同じであり、トランジスタ121aとトランジスタ122aは1対1のカレント・ミラーを構成する。したがって、トランジスタ122aにはIdrv_aの電流が流れる。高電圧トランジスタ72aに流れる電流をE*M*Idrv_a(Mはトランジスタ70aと高電圧トランジスタ72aの倍率、Eは変動率)とすると、
【0063】
【数13】
【0064】
となるため、
【0065】
【数14】
【0066】
となる。実施例1の式3では、E*M>>1の近似分で誤差が発生しているが、式13では近似分の誤差は発生しない。つまり、立ち上りのスルーレートの補正精度を向上できる。
また、トランジスタ120bは、トランジスタ70bと同じサイズであり、トランジスタ120bとトランジスタ70bは1対1のカレント・ミラーを構成する。つまり、トランジスタ120bにはIdrv_bのドレイン電流が流れる。トランジスタ121bのドレインとゲートは接続され、ドレインにトランジスタ120bのドレイン電流が引き出される。また、トランジスタ122bのサイズはトランジスタ121bと同じであり、トランジスタ121bとトランジスタ122bは1対1のカレント・ミラーを構成する。したがって、トランジスタ122bにはIdrv_bの電流が流れる。高電圧トランジスタ72bに流れる電流をE*M*Idrv_b(Mはトランジスタ70bと高電圧トランジスタ72bの倍率、Eは変動率)とすると、
【0067】
【数15】
【0068】
となるため、
【0069】
【数16】
【0070】
となる。実施例1の式7では、E*M>>1の近似分で誤差が発生しているが、式13では近似分の誤差は発生しない。つまり、立下りのスルーレートの補正精度を向上できる。
【0071】
本実施例によれば、高精度にスルーレート補償を行うことができる。
【0072】
本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するためにシステム全体を詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。