特開 2017-41923 スイッチング電源回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2017-41923(P2017-41923A)

(43)【公開日】2017年2月23日

(54)【発明の名称】スイッチング電源回路

(51)【国際特許分類】

   H02M 3/155 20060101AFI20170203BHJP

【ＦＩ】

   H02M3/155 H

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

【全頁数】18

(21)【出願番号】特願2015-160584(P2015-160584)

(22)【出願日】2015年8月17日

(71)【出願人】

【識別番号】506334171

【氏名又は名称】トレックス・セミコンダクター株式会社

(74)【代理人】

【識別番号】100128532

【弁理士】

【氏名又は名称】村中 克年

(72)【発明者】

【氏名】早川 耕亮

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AS05

5H730BB13

5H730BB57

5H730DD04

5H730DD41

5H730EE13

5H730EE59

5H730FD01

5H730FD31

5H730FF02

5H730FG05

5H730FG25

5H730FG26

(57)【要約】

【課題】放電モードにおいては安全かつ円滑に所定の放電を行うことができるスイッチング電源回路を提供する。
【解決手段】 放電モードを表す放電制御信号DISCHGに基づき放電モードの制御を開始する放電制御回路８を有するとともに、前記放電モードにおいて、コイル電流ILが所定の監視値に達するまでは、出力端子Voutからトランジスタ１０を介して接地に至る第１の放電経路を形成し、その後１次電源１の電源電圧Vinが所定の最大値となるまでは、出力端子Voutからトランジスタ９を介して１次電源１に至る第２の放電経路を形成し、さらに１次電源１の電源電圧Vinが所定の監視値に達するまでは１次電源１、トランジスタ９および出力端子Voutを介して接地へ至る第３の放電経路を形成し、その後トランジスタ１０および出力端子Voutを介して接地へ至る第４の放電経路を形成するよう放電制御回路８がトランジスタ９，１０の動作を制御する。
【選択図】 図１

【特許請求の範囲】

【請求項1】

一方の端子が１次電源に接続されたスイッチング素子である第１のトランジスタと、一方の端子が接地されたスイッチング素子である第２のトランジスタとの他方の端子同士を接続することにより形成される接続点からコイルおよび出力端子を介して所定の出力電圧を負荷に与えるスイッチングモードと、前記負荷に対する電力供給を終了する際に、出力側に残留する電荷を放電させる放電モードとを有するスイッチング電源回路であって、
前記放電モードを表す放電制御信号に基づき前記放電モードの制御を開始する放電制御回路を有するとともに、
前記放電制御回路の制御に基づき、前記出力端子、前記コイルおよび前記第２のトランジスタを介して接地に至る第１の放電経路と、前記出力端子、前記コイルおよび前記第１のトランジスタを介して前記１次電源に至る第２の放電経路と、前記第２の放電経路を介して前記出力端子から前記１次電源へ伝送された電荷を前記１次電源から接地または前記出力端子へ伝送するための放電経路とを形成することを特徴とするスイッチング電源回路。

【請求項2】

請求項１に記載するスイッチング電源回路であって、
前記第２の放電経路は前記第１のトランジスタのドレイン端子をアノード、ソース端子をカソードとする寄生ダイオードを利用して形成され、
前記コイルに流れるコイル電流値を検出するコイル電流監視回路と、前記１次電源の電圧である１次電源電圧値を検出する電源電圧監視回路を有するとともに、
前記放電モード時、前記第１の放電経路を経由して前記残留電荷を放電する際に前記コイル電流監視回路で検出する前記コイルに流れるコイル電流値が所定の値に達すると、前記第１の放電経路の形成を終了するとともに、
前記第２の放電経路を経由して放電する際に前記電源電圧監視回路が検出する前記１次電源電圧値が所定の値に達すると、前記１次電源の電荷を接地または前記出力端子へ伝送するための経路を形成することを特徴とするスイッチング電源回路。

【請求項3】

請求項２に記載するスイッチング電源回路であって、
前記放電モードを表す放電制御信号に基づき前記第１の放電経路を形成するとともに、前記コイル電流値が所定の値に達するまでは前記第１の放電経路の形成を継続し、
前記コイル電流値が所定の値に達すると前記第１の放電経路の形成を終了して前記第２の放電経路を形成するとともに、
前記１次電源電圧値が所定の値に至るまでは前記第２の放電経路の形成を継続して前記第２の放電経路を介して前記出力端子から前記１次電源へ電荷が伝送されることに伴い上昇する前記１次電源電圧値が所定の値に至った時点で前記第２の放電経路の形成を終了し、
その後前記１次電源から前記第１のトランジスタ、前記コイルを介して前記出力端子へ至る第３の放電経路を形成し、前記第３の放電経路を介して前記１次電源から前記出力端子へ電荷が伝送されることに伴い下降する前記１次電源電圧値が所定の値に至るまでは前記第３の放電経路の形成を継続し、
前記１次電源電圧値が所定の値に至った時点で前記第３の放電経路の形成を終了して前記第１の放電経路を形成するように前記放電制御回路が前記第１および第２のトランジスタを制御することを特徴とするスイッチング電源回路。

【請求項4】

請求項３に記載するスイッチング電源であって、
前記放電制御回路は、前記電源電圧監視回路と前記コイル電流監視回路と、前記電源電圧監視回路の出力信号および前記電流監視回路の出力信号により、前記第１および第２のトランジスタを導通状態または不導通状態とする制御信号を生成する論理回路を有し、
前記放電制御信号が前記放電制御回路に与えられると、前記論理回路は前記第１のトランジスタを不導通状態、前記第２のトランジスタを導通状態とする制御信号を生成して前記第１の放電経路を形成し、前記コイル電流値が所定の値に達するまでは前記第１の放電経路を経由して放電電流を流し、
前記コイル電流値が所定の値に達したことを前記コイル電流監視回路が検出した時点で前記論理回路が前記第１のトランジスタを不導通状態、前記第２のトランジスタを不導通状態とする制御信号を生成し、前記第１の放電経路の形成を終了するとともに、前記第２の放電経路を形成し、前記第２の放電経路を介して前記出力端子から前記１次電源へ電荷が伝送されることに伴い上昇する前記１次電源電圧値が所定の値に至るまでは前記第２の放電経路を経由して放電電流を流し、
前記１次電源電圧値が所定の値に達したことを前記電源電圧監視回路が検出した時点で前記論理回路が前記第１のトランジスタを導通状態、前記第２のトランジスタを不導通状態とする制御信号を生成し、前記第２の放電経路の形成を終了するとともに、前記第３の放電経路を形成し、前記第３の放電経路を介して前記１次電源から前記出力端子へ電荷が伝送されることに伴い下降する前記１次電源電圧値が所定の値に至るまでは前記第３の放電経路を経由して放電電流を流し、
前記１次電源電圧値が所定の値に達したことを前記電源電圧監視回路が検出した時点で前記論理回路が前記第１のトランジスタを不導通状態、前記第２のトランジスタを導通状態とする制御信号を生成して前記第３の放電経路の形成を終了して前記第１の放電経路を形成することを特徴とするスイッチング電源回路。

【請求項5】

請求項４に記載するスイッチング電源であって、
前記電源電圧監視回路が検出する電圧値が、前記１次電源のノードに印加し得る最大の電圧値＞第１の監視電圧値＞第２の監視電圧値、という関係を有し、
前記１次電源電圧値が前記第１の監視電圧値に達すると、前記第２の放電経路の形成を終了して前記第３の放電経路を形成し、
前記１次電源電圧値が前記第２の監視電圧値に達すると、前記第３の放電経路の形成を終了して前記第１の放電経路を形成することを特徴とするスイッチング電源回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はスイッチング電源回路に関し、特に同期整流方式によりプロセッサ等の負荷に供給する電流を遮断した際の残留電荷を処理する場合に適用して有用なものである。

【背景技術】

【0002】

複数の電源系統を有する電気機器においては、ラッチアップによる半導体製品の損傷を防ぐ為に、電圧の高い系統から低い系統へと順に電源を投入していく制御（電源オンシーケンス）がなされている。一方、電圧を遮断する際には、電圧の低い系統から高い系統へと順に遮断していく制御（電源オフシーケンス）がなされている。
各電源系統へ電圧を供給する際には、通常、安定化電源が用いられるが、供給する電力が大きい場合には、電力変換効率の高いスイッチング電源回路が安定化電源に用いられることが多い。スイッチング電源回路には、出力側への電圧の供給を終了した際に、出力側に残留している電荷を放電する機構が備えられているものがある。例えば、特許文献１で提案されている手法は電圧供給を終了した際に、コイルと接地間に備えられているスイッチ素子を導通状態にさせて残留電荷の放電を行う。

【0003】

放電に際しては、専用の放電回路を設置する方法もあるが、専用回路を設置するためには追加のコストが必要になる。特許文献１で示されている手法には、スイッチング電源が１次電源から出力側へ電力を伝送する目的で備えている接地側のスイッチ素子を放電時に用いているので追加のコストが発生しないという利点がある。
ただ、特許文献１に示されている手法の場合、スイッチ素子の抵抗値が低い場合や出力側の電圧が高い場合には、放電時に出力側から接地側へ流れる放電電流値も大きくなるので、放電経路中のコイルやスイッチ素子を破損する恐れがある。

【0004】

かかる問題を解消するものとして特許文献２に示す手法が提案されている。特許文献２では放電電流を観測し、電流値が所定の値を超えると接地側のスイッチ素子を導通状態から不導通状態とすることで過大な放電電流が流れるのを防いでいる。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００８−１１３４９６号公報

【特許文献2】特開２００８−１６０９６７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ところで、特許文献２では、接地側への放電電流が所定の値に達した際に接地側のスイッチ素子を不導通にしているので、１次電源とコイルの間に接続されている電源側のスイッチ素子のドレイン端子-ソース端子間に存在する寄生ダイオードを介して、出力側から１次電源へと至る放電経路が構成される。このときの、出力側から１次電源への放電経路は、コイルに蓄えられているエネルギーの放出が終了するまで継続される。よって特許文献２に開示されている手法では、出力側のコンデンサから接地という放電経路を形成するフェーズと、出力側のコンデンサから１次電源という放電経路を形成するフェーズを交互に行き来しながら電荷を放電していく。

【0007】

ここで、出力側に設置されている負荷がプロセッサである場合、容量値の大きい安定化用のコンデンサが出力側に設けられることがある。これは、プロセッサへ与える電圧に対しては静的にも動的にも高い精度が必要とされる一方、プロセッサ自身が消費する駆動電流の変化が急峻であるために電圧が変動しやすいという状況に対処するものである。
このように、出力側のコンデンサの容量値が大きくなると、放電しなければならない電荷も増えるので、出力側のコンデンサから１次電源という放電経路が形成される頻度も多くなる。

【0008】

一方、スイッチング電源回路の１次電源側にも電圧安定化のためにコンデンサが設けられているが、１次電源側への放電頻度が多くなるのに伴って出力側から伝送される電荷量も増え、この放電電荷に起因して１次電源の電圧が上昇する。この放電電荷によって上昇した電圧が１次電源側の定格電圧を超えるとスイッチング電源回路や１次電源を破損する恐れがある。よって１次電源側の電圧の過上昇を防止するために、当該スイッチング電源回路の出力側のコンデンサの容量値を大きくする場合には、１次側のコンデンサの容量値も大きくする必要があり、コストアップの原因となる。

【0009】

本発明は、上記従来技術に鑑み、出力側に設けられたコンデンサが大容量であっても、コストアップを招来することなく放電モードにおいては安全かつ円滑に所定の放電を行うことができるスイッチング電源回路を提供することを目的とする。

【課題を解決するための手段】

【0010】

上記目的を達成する本発明の第１の態様は、
一方の端子が１次電源に接続されたスイッチング素子である第１のトランジスタと、一方の端子が接地されたスイッチング素子である第２のトランジスタとの他方の端子同士を接続することにより形成される接続点からコイルおよび出力端子を介して所定の出力電圧を負荷に与えるスイッチングモードと、前記負荷に対する電力供給を終了する際に、出力側に残留する電荷を放電させる放電モードとを有するスイッチング電源回路であって、
前記放電モードを表す放電制御信号に基づき前記放電モードの制御を開始する放電制御回路を有するとともに、
前記放電制御回路の制御に基づき、前記出力端子、前記コイルおよび前記第２のトランジスタを介して接地に至る第１の放電経路と、前記出力端子、前記コイルおよび前記第１のトランジスタを介して前記１次電源に至る第２の放電経路と、前記第２の放電経路を介して前記出力端子から前記１次電源へ伝送された電荷を前記１次電源から接地または前記出力端子へ伝送するための放電経路とを形成することを特徴とするスイッチング電源回路にある。
本様態によれば、第１のトランジスタと第２のトランジスタが放電経路を形成するので、放電に際して別途回路や素子を設ける必要がない。さらに、出力端子側から１次電源へ伝送された電荷を１次電源から接地または出力端子へ伝送するための経路を形成することができるので、放電電荷による1次電源の電圧の過上昇を防止することができる。

【0011】

本発明の第２の態様は、
第１の態様に記載するスイッチング電源回路であって、
前記第２の放電経路は前記第１のトランジスタのドレイン端子をアノード、ソース端子をカソードとする寄生ダイオードを利用して形成され、
前記コイルに流れるコイル電流値を検出するコイル電流監視回路と、前記１次電源の電圧である１次電源電圧値を検出する電源電圧監視回路を有するとともに、
前記放電モード時、前記第１の放電経路を経由して前記残留電荷を放電する際に前記コイル電流監視回路で検出する前記コイルに流れるコイル電流値が所定の値に達すると、前記第１の放電経路の形成を終了するとともに、
前記第２の放電経路を経由して放電する際に前記電源電圧監視回路が検出する前記１次電源電圧値が所定の値に達すると、前記１次電源の電荷を接地または前記出力端子へ伝送するための経路を形成することを特徴とするスイッチング電源回路にある。

【0012】

本態様によれば、コイル電流監視回路および電源電圧監視回路を設けて、コイル電流および電源電圧を直接に検出し得るようにしたので、放電電流や電源電圧が過大になるのを確実かつ容易に防止し得る。
本発明の第３の態様は、
第２の態様に記載するスイッチング電源回路であって、
前記放電モードを表す放電制御信号に基づき前記第１の放電経路を形成するとともに、前記コイル電流値が所定の値に達するまでは前記第１の放電経路の形成を継続し、
前記コイル電流値が所定の値に達すると前記第１の放電経路の形成を終了して前記第２の放電経路を形成するとともに、
前記１次電源電圧値が所定の値に至るまでは前記第２の放電経路の形成を継続して前記第２の放電経路を介して前記出力端子から前記１次電源へ電荷が伝送されることに伴い上昇する前記１次電源電圧値が所定の値に至った時点で前記第２の放電経路の形成を終了し、
その後前記１次電源から前記第１のトランジスタ、前記コイルを介して前記出力端子へ至る第３の放電経路を形成し、前記第３の放電経路を介して前記１次電源から前記出力端子へ電荷が伝送されることに伴い下降する前記１次電源電圧値が所定の値に至るまでは前記第３の放電経路の形成を継続し、
前記１次電源電圧値が所定の値に至った時点で前記第３の放電経路の形成を終了して前記第１の放電経路を形成するように前記放電制御回路が前記第１および第２のトランジスタを制御することを特徴とするスイッチング電源回路にある。

【0013】

本様態によれば、第２の態様のコイル電流監視回路および電源電圧監視回路の出力信号を用いて第１〜第３の放電経路の形成と形成の終了のタイミングを適切に決定し得る。
本発明の第４の態様は、
第３の態様に記載するスイッチング電源であって、
前記放電制御回路は、前記電源電圧監視回路と前記コイル電流監視回路と、前記電源電圧監視回路の出力信号および前記電流監視回路の出力信号により、前記第１および第２のトランジスタを導通状態または不導通状態とする制御信号を生成する論理回路を有し、
前記放電制御信号が前記放電制御回路に与えられると、前記論理回路は前記第１のトランジスタを不導通状態、前記第２のトランジスタを導通状態とする制御信号を生成して前記第１の放電経路を形成し、前記コイル電流値が所定の値に達するまでは前記第１の放電経路を経由して放電電流を流し、
前記コイル電流値が所定の値に達したことを前記コイル電流監視回路が検出した時点で前記論理回路が前記第１のトランジスタを不導通状態、前記第２のトランジスタを不導通状態とする制御信号を生成し、前記第１の放電経路の形成を終了するとともに、前記第２の放電経路を形成し、前記第２の放電経路を介して前記出力端子から前記１次電源へ電荷が伝送されることに伴い上昇する前記１次電源電圧値が所定の値に至るまでは前記第２の放電経路を経由して放電電流を流し、
前記１次電源電圧値が所定の値に達したことを前記電源電圧監視回路が検出した時点で前記論理回路が前記第１のトランジスタを導通状態、前記第２のトランジスタを不導通状態とする制御信号を生成し、前記第２の放電経路の形成を終了するとともに、前記第３の放電経路を形成し、前記第３の放電経路を介して前記１次電源から前記出力端子へ電荷が伝送されることに伴い下降する前記１次電源電圧値が所定の値に至るまでは前記第３の放電経路を経由して放電電流を流し、
前記１次電源電圧値が所定の値に達したことを前記電源電圧監視回路が検出した時点で前記論理回路が前記第１のトランジスタを不導通状態、前記第２のトランジスタを導通状態とする制御信号を生成して前記第３の放電経路の形成を終了して前記第１の放電経路を形成することを特徴とするスイッチング電源回路にある。

【0014】

本態様によれば、コイル電流監視回路と電源電圧監視回路の検出結果を論理処理する論理回路を設け、この論理回路における論理処理で第１および第２のトランジスタの導通、不導通を制御するようにしたので、第１〜第３の放電経路を容易かつ確実に形成することができる。
本発明の第５の態様は、
第４の態様に記載するスイッチング電源であって、
前記電源電圧監視回路が検出する電圧値が、前記１次電源のノードに印加し得る最大の電圧値＞第１の監視電圧値＞第２の監視電圧値、という関係を有し、
前記１次電源電圧値が前記第１の監視電圧値に達すると、前記第２の放電経路の形成を終了して前記第３の放電経路を形成し、
前記１次電源電圧値が前記第２の監視電圧値に達すると、前記第３の放電経路の形成を終了して前記第１の放電経路を形成することを特徴とするスイッチング電源回路にある。

【0015】

本態様によれば、１次電源の電源電圧を確実に定格最大電圧以下に抑制することができる。

【発明の効果】

【0016】

本発明は、スイッチング電源回路が備えているスイッチ素子であるトランジスタが出力側のコンデンサの放電回路の一部を兼ねているので、別途放電経路を形成するための素子を付加する必要がない。また、出力側から接地へ流れる放電電流が所定の値に達すると放電経路を変更して放電電流値を低減させるので、放電電流が過大な値に至ることがなく、放電経路を構成するコイルやスイッチ素子であるトランジスタ等の損傷を未然に防止し得る。さらに、１次電源の電荷を出力側へ伝送する期間を設けたので、放電電荷による１次電源の電圧の過昇圧を防止することができる。

【図面の簡単な説明】

【0017】

【図1】本発明の実施の形態に係るスイッチング電源回路を示す回路図である。

【図2】図１の各部の波形を示す波形図である。

【図3】図１のVin監視回路のさらに詳細な構成に関する実施例を示す回路図である。

【図4】図１のIL監視回路のさらに詳細な構成に関する実施例を示す回路図である。

【図5】従来技術における、放電動作時の各部の挙動を示した波形図である。

【図6】本発明の実施の形態における、放電動作時の各部の挙動を示した波形図である。

【発明を実施するための形態】

【0018】

以下、本発明の実施の形態を図面に基づき詳細に説明する。図１は、本発明の実施の形態に係るスイッチング電源回路を示す回路図である。同図に示すように、本形態に係るスイッチング電源回路は、同期整流方式の降圧ＤＣ／ＤＣコンバータを構成している。さらに詳言すると、スイッチング素子である第１のトランジスタ９はＰＭＯＳトランジスタであり、一端側のソースが１次電源１に接続されている。この結果、トランジスタ９のソースには入力電圧Vinが印加される。また、１次電源１には電圧安定化用のコンデンサ２が並列に接続してある。他のスイッチング素子である第２のトランジスタ１０はＮＭＯＳトランジスタであり、一端側であるソースが接地されている。トランジスタ９，１０はそれぞれの他端側のドレイン同士を接続点Ｎで直列に接続してある。トランジスタ９、１０のスイッチング動作に伴い生成される所定の電圧は、トランジスタ９，１０のドレイン側の接続点Ｎからコイル３および出力端子Voutを介して外部の負荷５に印加される。出力端子Voutには、電圧安定化用のコンデンサ４が負荷５と並列に接続してある。

【0019】

出力端子Voutの電圧情報は、スイッチング制御回路６にフィードバックされる。スイッチング制御回路６にフィードバックされた出力端子Voutの出力電圧Voは、分割抵抗６１，６２で、出力電圧Voと分割抵抗６１，６２の抵抗値とで決まる分割比で規定されるフィードバック電圧信号として増幅器６３に与えられる。増幅器６３にはフィードバック電圧信号とともに、基準電圧源６４から基準電圧Ｖｒｅｆが印加される。かくして増幅器６３は与えられた２つの電圧信号の電圧値の差分を増幅した増幅信号を比較器６６の反転入力端子に印加する。比較器６６の非反転入力端子には三角波発生器６５が発生する三角波信号が印加される。かくして、比較器６６では増幅器６３の出力である前記増幅信号の電圧値と三角波発生器６５の出力である前記三角波信号の電圧値とを比較し、三角波信号の電圧値が高い場合はHiレベル信号を、増幅信号の電圧値が高い場合はLoレベル信号を出力する。比較器６６の出力信号はプリドライバ回路７へ与えられる。

【0020】

プリドライバ回路７は、トランジスタ９の駆動を制御する選択回路７１および駆動回路７２と、トランジスタ１０の駆動を制御する選択回路７３および駆動回路７４とを有している。選択回路７１，７３の一方の入力端子には比較器６６の出力信号が与えられる。また、選択回路７１，７３の他方の入力端子には後に詳述する放電制御回路８の出力信号が与えられる。さらに、選択回路７１，７３には放電制御信号DISCHGが与えられ、該放電制御信号DISCHGがLoレベル信号である場合は、後に詳述するスイッチングモードとなり、Hiレベル信号である場合は、放電モードとなり、駆動回路７２，７４を介してそれぞれ所定のスイッチ制御を行う。すなわち、スイッチングモードでは、スイッチング制御回路６の出力信号で、放電モードでは、後述する放電制御回路８の出力信号に基づき駆動回路７２，７４を介してそれぞれトランジスタ９，１０のスイッチ制御を行う。

【0021】

放電制御回路８は、電源電圧Vinを監視するVin監視回路８１、コイル電流ILを監視するIL監視回路８５および所定の論理処理を行う論理回路を有している。ここで、Vin監視回路８１には電源電圧Vinの電圧情報が与えられ、電源電圧Vinの値が所定の監視値より高い場合はHiレベル信号を出力し、低い場合はLoレベル信号を出力する。Vin監視回路８１へは選択回路７１からも信号が与えられており、トランジスタ９が導通状態であるか不導通状態であるかによりVin監視回路８１が適用する監視値を変更させている。以下、トランジスタ９が不導通状態である場合の監視値を第１の監視値、導通状態である場合の監視値を第２の監視値という。

【0022】

IL監視回路８５は接続点Ｎに流れ込むコイル電流ILを検出しており、コイル電流ILが所定の監視値より高い場合にHiレベル信号を出力し、低い場合にLoレベル信号を出力する。
本形態における論理回路は、インバータ８２、オア回路８３、Ｄフリップフロップ８４を有しており、Vin監視回路８１およびIL監視回路８５の出力信号の状態または状態変化によりトランジスタ９，１０を導通状態または不導通状態とする。さらに詳言すると、インバータ８２には、Vin監視回路８１の出力信号の状態を反転して選択回路７１の他方の端子に与える。また、選択回路７３の他方の端子にはＤフリップフロップ８４のＱ出力信号が与えられる。Ｄフリップフロップ８４のＤ端子には、電源電圧Vinの情報が与えられ、クロック（ＣＬＫ）端子にはオア回路８３の出力信号が与えられる。さらにＤフリップフロップ８４のリセット端子には、IL監視回路８５の出力信号が与えられる。この結果、Ｄフリップフロップ８４は、IL監視回路８５の出力信号のHiレベル状態への立ち上がりでリセットされる。オア回路８３は、インバータ８２で反転させたVin監視回路８１の出力信号と放電制御信号DISCHGとのオア論理を表す状態信号である論理和信号を出力する。

【0023】

また、放電制御信号DISCHGは、前述の如く、選択回路７１，７３にも与えられており、これがLoレベル信号である場合にスイッチングモードとなり、Hiレベル信号である場合に、放電モードとなってそれぞれ所定のスイッチ制御を行う。なお、放電モードとは、当該スイッチング電源回路により負荷５に対する電力の供給を遮断する際に、出力端子Vout、コイル３およびコンデンサ４を含む出力側に蓄積された電荷を放電させることをいう。

【0024】

次に、上記スイッチング電源回路の動作を、図２を追加して詳細に説明する。図２は図１に示すスイッチング電源回路の各部の波形を示す波形図で、同図（ａ）は放電制御信号DISCHG、（ｂ）は駆動回路７２の出力信号、（ｃ）は駆動回路７４の出力信号、（ｄ）はコイル電流IL（ただし、出力端子Voutからトランジスタ９，１０のドレイン端子に向かう方向を正とする）、（ｅ）はトランジスタ９，１０のドレイン端子電圧、（ｆ）は拡大して示す電源電圧Vin、（ｇ）はVin監視回路８１の出力信号、（ｈ）はIL監視回路８５の出力信号、（ｉ）は拡大して示す出力電圧Voをそれぞれ示す。

【0025】

また、図２は放電モードにおける波形を示している。放電モードでは、負荷５に対する負荷電流（コイル電流IL）の供給を遮断することに伴い、コイル３およびコンデンサ５等に蓄積された電荷を出力端子Voutから接続点Ｎを介して１次電源１または接地に移動させる。一方、スイッチングモードでは、従来の同期整流方式のＤＣ／ＤＣコンバータと同様に、スイッチング制御回路６の出力信号によりトランジスタ９，１０が交互に動作し、出力端子Voutを介して負荷５に一定の出力電圧Voを印加する。

【0026】

図２は、出力側のコンデンサ４の放電動作開始直前であって負荷電流が０の平衡状態からの波形を示している。ここで、電荷の移動するノードと方向により、４個の期間Ａ，Ｂ，Ｃ，Ｄに分割し、各期間Ａ〜Ｄごとに動作を説明する。期間Ａは出力端子Voutから接地へ電荷が移動している期間、期間Ｂは出力端子Voutから１次電源１へ電荷が移動している期間、期間Ｃは１次電源１から出力端子Voutへ電荷が移動している期間、期間Ｄは接地から出力端子Voutへ電荷が移動している期間である。

【0027】

＜期間Ａ＞
図２では、本形態に係るスイッチング電源回路が供給している電源電圧VinがVin監視回路８１の監視値に近い値である場合の波形を示している。前述のように与えられている放電制御信号DISCHGのレベルがLoからHiへ変更されたことにより放電動作が開始される。放電制御信号DISCHGがHiレベルとなったことにより、選択回路７１，７３は放電制御回路８から与えられる出力信号を選択してそれぞれの出力信号を送出する。この結果、駆動回路７２，７４は放電制御回路８が送出する出力信号に則りトランジスタ９，１０の駆動制御を行う。

【0028】

すなわち、放電制御回路８には放電制御信号DISCHGが与えられているので、放電制御信号DISCHGのLoレベルからHiレベルへの状態遷移がオア回路８３を通してＤフリップフロップ８４へ与えられる。かかる放電制御信号DISCHGのLoレベルからHiレベルへの状態遷移をトリガとしてＤフリップフロップ８４のＱ出力信号もLoレベルからHiレベルへ遷移する。
ここで、Ｄフリップフロップ８４のＱ出力信号はプリドライバ回路７内の選択回路７３を介して駆動回路７４へ与えられている。この結果、駆動回路７４は入力信号と同論理のHiレベル状態信号をNMOSのトランジスタ１０のゲートに与える。このHiレベル状態信号によりトランジスタ１０は導通状態となる。同時に、選択回路７１にはVin監視回路８１の出力信号の状態をインバータ８２で反転した状態信号が与えられるので、選択回路７１および駆動回路７２を介してPMOSのトランジスタ９へもHiレベルの状態信号が与えられる。この結果、トランジスタ９は不導通状態となる。

【0029】

このように、トランジスタ１０が導通状態、トランジスタ９が不導通状態となったことで、コイル３とトランジスタ１０を経由して、出力端子Voutから接地への放電経路が形成される。
かかる放電経路中にはコイル３があるため、放電電流はコイル３のドレイン−ソース端子間電圧と電圧印加時間に依存して漸増する。当該期間Ａの間、コイル３のドレイン−ソース端子電圧は接地電圧と出力電圧Voであり、端子間電圧はVo-0=Voである。よって、単位時間における放電電流の増加の程度はdIL/dt=Vout÷L（Lはコイル3のインダクタンス）と表される。

【0030】

このときの放電電流はトランジスタ１０の電流値を監視するIL監視回路８５により監視されている。漸増する放電電流値が監視値Iaに至ると、IL監視回路８５はこれを検出し、Hiレベル信号を出力してＤフリップフロップ８４のリセット端子に与える。この結果、Ｄフリップフロップ８４はリセットされ、そのＱ出力信号をHiレベルからLoレベルへ遷移させる。かかる状態遷移は選択回路７３を介して駆動回路７４へ与えられ、駆動回路７４は入力信号と同論理のLoレベル状態信号をトランジスタ１０のゲートに与える。この結果、トランジスタ１０は不導通状態となる。トランジスタ１０が不導通状態となったことで出力端子Voutから接地へ向かう放電経路の形成は終了される。

【0031】

当該期間Ａは放電が開始されてからコイル電流ILが監視値Iaに至るまでの期間であり、その時間は、

【0032】

【数1】

と表される。

【0033】

この間出力端子Voutから放電される電荷量は、

【数2】

である。

【0034】

＜期間Ｂ＞
出力端子Voutから接地への放電経路の形成が終了されたとき、コイル３には監視値Iaに相当するコイル電流ILが流れており、これは電気エネルギーが蓄えられている状態である。このように蓄積されたエネルギーによりコイル３は出力端子Voutからトランジスタ９、１０のドレイン端子の接続点Ｎへと電荷を移動させる。移動した電荷によりドレイン端子の電圧は上昇する。

【0035】

この結果、ドレイン端子電圧がVin+Vfを超えると、トランジスタ９のドレイン端子をアノード、ソース端子をカソードとする寄生ダイオードが導通状態となり、コイル３と前記寄生ダイオードを経由して出力端子Voutから１次電源１への放電経路が形成される。ここで、Vfはトランジスタ９の寄生ダイオードの順方向降下電圧である。また、コイル電流ILは出力端子Voutからドレイン端子接続部へ向かう方向を正としており、ドレイン端子接続部の電圧はVin+Vfである。この電圧値は出力電圧Voより高いので、コイルには負方向へ電流を変化させる電圧が印加されており、放電電流は期間Ｂの経過時間に伴い漸減する。

【0036】

コイル３のドレイン-ソース端子間電圧は、Vo-(Vin+Vf)であるので、放電電流の減少の程度はdIL/dt=-(Vin+Vf-Vo)÷L、と表される。
１次電源１への放電経路が形成されると出力端子Voutから１次電源１へ電荷が伝送されるので、電源電圧Vinが上昇する。ここで、電源電圧VinはVin監視回路８１により監視されており、電源電圧Vinの電圧値が第１の監視値を超えるとVin監視回路８１はHiレベル状態信号を出力する。Vin監視回路８１の出力信号はインバータ８２を介して選択回路７１に与えられている。選択回路７１は、選択回路７３と同様に、放電制御信号DISCHGがHiレベルの間は放電制御回路8から与えられる信号を選択出力する。したがって、Vin監視回路８１の出力は論理反転されて駆動回路７２へ与えられ、この信号に則って駆動回路７２はトランジスタ９を駆動する。すなわち、電源電圧Vinの電圧値が第１の監視値を超えると駆動回路７２はLoレベルの状態信号をトランジスタ９のゲートに与え、PMOSトランジスタであるトランジスタ９を導通状態にする。

【0037】

トランジスタ9が導通状態となると放電経路が、コイル３からトランジスタ９の寄生ダイオードを経由する経路から、コイル３からトランジスタ９自身を経由する経路へと変わる。また、ドレイン端子接続部の電圧は電源電圧Vinとなり、放電電流の減少の程度はdIL/dt=-(Vin-Vo)÷Lとなる。
放電経路が、寄生ダイオードを経由するかトランジスタ9を経由するかに依らず、コイル電流ILが正である間は、出力端子Voutから１次電源１へ電荷が移動し、この結果電源電圧Vinは上昇する。一方、放電電流が漸減してコイル電流ILが０になると出力端子Voutから電源電圧Vinへの電荷の移動が無くなり期間Ｂが終了する。

【0038】

１次電源１側に設けられているコンデンサ２の容量値をCin、期間Ｂが開始してから第１の監視値に至るまでの電源電圧Vinの変化量をΔVin1とすると、トランジスタ９の寄生ダイオードを経由して出力端子Voutから１次電源１へ移動する電荷量Qb1は、

【数3】

と表される。

【0039】

期間Ｂが開始されてから第１の監視値に至るまでの時間をTb1、そのときのコイル電流ILの電流値をIbとすると、

【数4】

と表される。

【0040】

出力端子Voutから１次電源１への放電経路がトランジスタ９の寄生ダイオードからトランジスタ９自身へと変わってからコイル電流ILが０になるまでの時間をTb2、Tb2の間に出力端子Voutから１次電源１へ移動する電荷量をQb2とすると、

【数5】

【数6】

と、それぞれ表される。

【0041】

Qb2による電源電圧Vinの変化量をΔVin2とすると式４より、

【数7】

である。

【0042】

第１の監視電圧の電圧値をVin_th1、１次電源１に印加され得る電圧の許容最大値をVinMaxとすると、電源電圧Vinの上昇による当該スイッチング電源回路の損傷を防ぐ為には、

【数8】

なる関係が成立する必要がある。式７よりTb1=0のときにΔVin2は最大となる。よって、

【数9】

と表され、この関係が成立する範囲でVin_th1、Iaなどを設定する。

【0043】

＜期間Ｃ＞
トランジスタ９が導通状態でコイル電流ILが正から０になった時点で期間Ｂが終了し、期間Ｃが開始される。期間Ｃにおいても１次電源１と出力端子Voutの間で放電経路が形成されている。コイル３の端子間電圧はVin-Voであり、ドレイン端子の接続点Ｎから出力端子Voutへ正の電圧が印加されている。期間Ｃが開始されてからの時間経過に伴いコイル電流ILは負の方向へ漸増して１次電源１から出力端子Voutへ電荷が移動する。

【0044】

Vin監視回路８１は電源電圧Vinを監視しており、トランジスタ９が導通状態であるときは、第２の監視値が適用される。ここでは１次電源１が供給する電圧値は第２の監視値に等しいとしている。Vin監視回路８１は電源電圧Vinの電圧値が第２の監視値より高い場合はHiレベル状態信号を出力し、低い場合はLoレベル状態信号を出力する。
出力端子Voutへ電荷が移動するに伴い電源電圧Vinが減少する、電源電圧Vinが第２の監視値より低くなるとLoレベル状態信号を出力してインバータ８２へ、そのLoレベル状態信号を与える。この結果、インバータ８２は信号の状態を反転し、Hiレベル状態信号として選択回路７１およびオア回路８３へ与える。

【0045】

選択回路７１へHiレベル状態信号が与えられると、選択回路７１は駆動回路７２へ同論理の信号を与え、駆動回路７２も同論理のHiレベル状態信号である駆動制御信号をトランジスタ９へ与える。トランジスタ９はPMOSトランジスタであるので、Hiレベル状態信号が与えられて、導通状態から不導通状態となる。
Vin監視回路８１の出力信号の状態を反転するインバータ８２の出力信号は、オア回路８３を介してＤフリップフロップ８４のクロック端子へ与えられる。この結果、Ｄフリップフロップ８４は、そのクロック端子に与えられたLoレベル状態からHiレベル状態への状態遷移をトリガとして、そのＱ出力信号のレベル状態をLoレベルからHiレベルへ遷移させる。このＱ出力信号は選択回路７３を経由して駆動回路７４からトランジスタ１０へと全て同論理で与えられる。

【0046】

トランジスタ１０へ与えられる駆動信号のレベルがLoレベルからHiレベルへ遷移することにより、トランジスタ１０は不導通状態から導通状態となる。
ここでは、第２の監視電圧と電源電圧Vinが等しいとしているので、放電動作が開始されたときの電源電圧Vinと第２の監視電圧は等しい。よって、期間Ｂで変動した電源電圧Vinの電圧変動値と期間Ｃで変動した電源電圧Vinの電圧変動値は等しい。すなわち、期間Ｂの間、出力端子Voutから１次電源１へ移動した電荷量と、期間Ｃの間、１次電源Vinから出力端子Voutへ移動した電荷量が等しくなると、トランジスタ９は不導通状態となり１次電源１と出力端子Voutの間で形成されていた放電経路の形成は終了され、トランジスタ１０を経由して接地と出力端子Voutの間で放電経路が形成される。

【0047】

ここで、期間Ｃから期間Ｄへ遷移したときのコイル電流ILの電流値をIc、期間Ｃの長さをTc、期間Ｃで１次電源１から出力端子Voutへ移動した電荷量をQcとすると、

【数10】

【数11】

と表され、式１１から求まる、Ｔｃ＝（Ｉｃ×Ｌ）／（Ｖｉｎ−Ｖｏ）を式１０に代入して

【数12】

を得る。

【0048】

期間Ｂについても同様に考え、簡単化のためにTb2=0とすると、期間Ｂの長さTb=Tb1であり、期間Ｂで出力端子Voutから１次電源１へ移動した電荷量Qbは、

【数13】

【数14】

と表され、式１４から求まる、Ｔｂ＝（Ｉａ×Ｌ）／（Ｖｉｎ＋Ｖｆ−Ｖｏ）を式１３に代入して、

【数15】

を得る。

【0049】

期間Ｂで移動した電荷量と期間Ｃで移動した電荷量は等しいので、Qb=Qcであり、
｛（Ｌ×Ｉｃ^２）／2（Ｖｉｎ−Ｖｏ）｝＝｛（Ｌ×Ｉａ^２）／2（Ｖｉｎ＋Ｖｆ−Ｖｏ）｝
から、

【数16】

と表される。

【0050】

＜期間Ｄ＞
期間Ｃが終了したとき、電流値Icのコイル電流ILが流れていることによりコイル３は電磁エネルギーを有している、このエネルギーにより接地から出力端子Voutへ電荷が移動される。コイル３の電磁エネルギーが全て放電されたとき、コイル電流ILは０となり電荷の移動はなくなる。このとき期間Ｄが終了する。

【0051】

期間Ｄが終了したとき、出力電圧Voの電圧値以外の値は放電動作が開始する前と同じであり、放電経路は期間Ａと同様にコイル３とトランジスタ１０を経由して出力端子Voutと接地との間で形成されている。
また、コイル３の端子間電圧は出力電圧Voと接地電圧の差であり、時間の経過とともにコイル電流ILは正の方向へ漸増する、これは出力端子Voutから接地へ電荷が移動することを示している。よって、期間Ｄが終了した後には、再度期間Ａの動作が開始される。

【0052】

期間Ｄの長さをTd、期間Ｄで接地から出力端子Voutへ移動した電荷量をQdとすると、

【数17】

である。
式１６から、

【数18】

なる関係が成立する。

【0053】

期間Ｄと期間Ａでは放電経路が等しくコイル３の端子間電圧も等しいので、コイル電流ILの変化の程度も等しくdIL/dt=Voutである、よって、（Ｉｃ／Ｔｄ）＝（Ｉａ／Ｔａ）から、

【数19】

なる関係も成立し、（Ｑｄ／Ｑａ）＝（Ｔｄ×Ｉｃ／Ｔａ×Ｉａ）から、

【数20】

という関係を得る。

【0054】

ここで、期間Ａ〜Ｄを１つのサイクルとして考えると、出力端子VoutからはQa+Qbの電荷が流出し、出力端子VoutへはQc+Qdの電荷が流入してくる。電荷Qbと電荷Qcは等しいので、１サイクルで出力端子Voutから移動する電荷、つまり1サイクルで出力端子Voutから放電される電荷量ΔQはQa-Qdである。

【0055】

式２０より、

【数21】

となる。式２１においては分子、分母ともに正の値であるので、１サイクル経過するとΔQなる電荷量が出力端子Voutから低減されることが分かる。
また、式２を用いると、

【数22】

と表される。

【0056】

このように、図１に示した実施の形態では、スイッチトランジスタであるトランジスタ９，１０が放電経路を形成するので放電に際して別途回路や素子を設ける必要が無く、また放電電流を監視して所定の値に至ると放電経路を変更して放電電流値の増加を防ぐので、放電経路を形成するコイル３やトランジスタ９，１０などの損傷を防ぐことができる。

【0057】

さらに、電源電圧Vinの電圧値を観測して所定の値に至ると放電経路を変更して電荷の移動を抑制し、且つ出力端子Voutから１次電源１へ移動する電荷量と等しい量の電荷を1次電源１から出力端子Voutへ移動させるので、所定の値以上に電源電圧Vinの電圧値が上昇することはなく、別途電源電圧Vinの電圧上昇に対処するための手段を講じる必要がない。

【0058】

図１に示す実施の形態では、所定の放電電流値と電源電圧Vinの電圧値をトリガに設定して放電制御信号DISCHGを生成しているが、予め指定された制御信号を出力する制御回路により代替することもできる。例えば、専用の放電パターンを出力する波形生成回路を用いれば、放電電流値と電源電圧Vinの電圧値を観測する手段を備えていなくても放電動作を行わせることができる。ただし、この場合、放電動作により放電電流と電源電圧Vinが所定の値以上にならないようにパターン設計されなければならない。

【0059】

図３は図１に示すVin監視回路８１のさらに詳細な構成に関する実施例を示す回路図である。同図に示すように、Vin監視回路８１は、抵抗８１１、８１２、８１３と、スイッチ８１４、８１５と、基準電圧源８１６と、比較器８１７とを有している。比較器８１７へは基準電圧源８１６が出力する第１の基準電圧Vref81と、スイッチ８１４，８１５を介して電源電圧Vinの電圧情報が与えられている。電源電圧Vinが第１の基準電圧Vref81で規定される所定の値以上になったとき比較器８１７はHiレベル状態信号をインバータ８２へ与える。以下、比較器８１７の出力信号のレベルがLoレベルからHiレベルへ遷移する電源電圧Vinの電圧値をVin検出値という。

【0060】

スイッチ８１５へは選択回路７１の出力信号が与えられ、スイッチ８１４へはインバータ８１８を介して状態反転した選択回路７１の出力信号が与えられている。そこで、選択回路７１の出力信号がHiレベルであるときはスイッチ８１５が導通状態、スイッチ８１４が不導通状態となり、Loレベルであるときは、逆にスイッチ８１４が導通状態、スイッチ８１５が不導通状態となる。

【0061】

抵抗８１１の抵抗値をＲ１、抵抗８１２の抵抗値をＲ２、抵抗８１３の抵抗値をＲ３、基準電圧源８１６の電圧値を第１の基準電圧Vref81とし、選択回路７１の出力信号がLoレベルであるときの電源電圧Vinの検出値をVin_Lo、Hiレベルであるときの電源電圧Vinの検出値をVin_Hiとすると、

【数23】

【数24】

と、それぞれ表される。

【0062】

ここで、選択回路７１の出力信号のレベルがHiであるとき、トランジスタ９は不導通状態であり、電源電圧Vinの監視値としては、図２に示す第１のVin監視値が適用される。したがって、式２４に示されるVin_HiがこのときのVin監視値となる。一方、選択回路７１のレベルがLoであるとき、トランジスタ９は導通状態であり、電源電圧Vinの監視値としては、図２に示す第２の監視値が適用される。したがって、式２３に示されるVin_LoがこのときのVin監視値となる。

【0063】

図４は図１に示すIL監視回路のさらに詳細な構成に関する実施例を示す回路図である。同図に示すように、IL監視回路８５は、比較器８５１と、基準電圧源８５２とを有している。比較器８５１へはトランジスタ１０のドレイン端子電圧と、基準電圧源８５２から第２の基準電圧Vref2が与えられている。かくして、IL監視回路８５は出力端子Voutから接地への放電電流を監視しており、トランジスタ１０のソース端子とドレイン端子の電圧差から電流値を監視している。この結果、トランジスタ１０のドレイン端子電圧が所定の値を超えると、比較器８５１はHiレベルの状態信号を出力してＤフリップフロップ８４のリセット端子に与えられる。

【0064】

ここで、トランジスタ１０のオン抵抗をRon10、基準電圧源８５２の出力電圧値を第２の基準電圧Vref85とすると、図２においてIaと示されているコイル電流IL_thは、

【数25】

と示される。

【0065】

ここで、放電モード時の各部の波形を従来技術との対比において説明しておく。図５は従来技術での放電モード時の各部の波形を示す波形図、図６は上記実施の形態での放電モード時の各部の波形を示す波形図である。両図では、放電制御信号DISCHGがLoからHiとされて放電動作が開始された直後からの挙動を示している。

【0066】

図５に示す従来技術では、出力端子Voutと接地の間で形成される第１の放電経路と、出力端子Voutと1次電源１の間で形成される第２の放電経路を用いて所定の放電動作を行う。すなわち、放電モードが開始されると第１の放電経路を形成して出力端子Voutの電荷を接地へ放電する。これに伴いコイル電流ILは漸増し、電流値が所定の値に達するか第１の放電経路が形成されてから所定の時間が経過すると第１の放電経路の形成を終了させ、第２の放電経路を形成する。第２の放電経路が形成されている間、出力端子Voutから１次電源１へ電荷が移動するので、１次電源１の電源電圧Vinは上昇する。第２の放電経路が形成されている間、コイル電流ILは漸減し、電流値が所定の値に達するか第２の放電経路が形成されてから所定の時間が経過すると第２の放電経路の形成を終了させ、第１の放電経路を形成する。

【0067】

従来技術では、上述のように第１の放電経路と第２の放電経路の形成を交互に繰り返して出力端子Voutの電荷を放電する。したがって、第２の放電経路が形成される頻度が高く１次電源１へ移動される電荷量が多い場合には電源電圧Vinが過上昇し、許容できる電圧値である電源電圧Vinの最大定格を超えるという問題を生起する。
一方、図６に示す本形態では、出力端子Voutと接地の間で形成される第１の放電経路と、１次電源１側のトランジスタ９の寄生ダイオードを経由して出力端子Voutから1次電源１へ至る第２の放電経路とともに、１次電源１側のトランジスタ９を経由して出力端子Voutと1次電源１の間で第３の放電経路を形成し、この第３の放電経路も用いる。したがって、放電モードが開始されると、第１の放電経路を形成して出力端子Voutの電荷が接地へ放電される。電源電圧Vinが第１および第２のVin監視電圧よりも低い場合は、従来技術と同様に、第１の放電経路と第２の放電経路を交互に形成して放電を行う。第２の放電経路が形成される頻度に伴い電源電圧Vinは上昇し、第１のVin監視電圧に達する。第１のVin監視電圧に達すると、前述したように、第１の放電経路と第２の放電経路に加えて第３の放電経路も用いて、１次電源１の電荷を出力端子Voutへ移動させるため、電源電圧Vinが上昇し続けることが無く、電源電圧Vinの最大定格に至ることがないようにすることができる。

【0068】

なお、上記実施の形態では、１次電源１側の電荷を出力端子Voutへ移動させるため、トランジスタ９を利用した第３の放電経路を形成したが、これに限るものではない。要は、１次電源１の電源電圧Vinが最大定格以下の所定値に至った場合に、１次電源１側の電荷を出力端子Voutまたは接地に放電する放電経路が形成されるようにすれば良い。

【産業上の利用可能性】

【0069】

本発明は、プロセッサ等を負荷とする電源装置を製造・販売する産業分野において有効に利用することができる。

【符号の説明】

【0070】

１ １次電源
２，４ コンデンサ
３ コイル
５ 負荷
６ スイッチング制御回路
７ プリドライバ回路
８ 放電制御回路
９，１０ トランジスタ
８１ Vin監視回路
８４ Ｄフリップフロップ
８５ IL監視回路
Vin 電源電圧
Vout 出力端子
Vo 出力電圧
DISCHG 放電制御信号
Ｎ 接続点

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】