特開2017-46049 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 佐藤　富雄の特許一覧 ▶ リバーエレテック株式会社の特許一覧

特開2017-46049圧電発振回路

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2017-46049(P2017-46049A)

(43)【公開日】2017年3月2日

(54)【発明の名称】圧電発振回路

(51)【国際特許分類】

H03B 5/32 20060101AFI20170210BHJP

H03K 3/03 20060101ALI20170210BHJP

【ＦＩ】

H03B5/32 J

H03K3/03

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

【全頁数】19

(21)【出願番号】特願2015-164889(P2015-164889)

(22)【出願日】2015年8月24日

(71)【出願人】

【識別番号】515231461

【氏名又は名称】佐藤富雄

(71)【出願人】

【識別番号】000237444

【氏名又は名称】リバーエレテック株式会社

(74)【代理人】

【識別番号】100097043

【弁理士】

【氏名又は名称】浅川哲

(72)【発明者】

【氏名】佐藤富雄

(72)【発明者】

【氏名】小澤翔

(72)【発明者】

【氏名】今大健

【テーマコード（参考）】

5J043

5J079

【Ｆターム（参考）】

5J043AA03

5J043AA04

5J043LL00

5J043MM00

5J079AA04

5J079BA44

5J079FA14

5J079FA16

5J079FA21

5J079FA26

5J079GA04

5J079JA01

5J079JA02

(57)【要約】

【課題】 CMOSインバータのような遷移周波数が低い反転増幅器を使用した場合であっても、前記遷移周波数を超える高周波領域において発振を可能とする圧電発振回路を提供することにある。
【解決手段】圧電振動子Xtalと、CMOS半導体素子からなる反転増幅器IC1とを備えた圧電発振回路において、前記反転増幅器IC1は、インダクタL₃を介して出力側から入力側に帰還接続すると共に、前記圧電振動子Xtalの一端を前記反転増幅器IC1の入力側に接続し、他端を接地した。
【選択図】図１

【特許請求の範囲】

【請求項1】

圧電振動子と、反転増幅器とを備えた圧電発振回路において、
前記反転増幅器は、インダクタを介して出力側から入力側に帰還接続されると共に、
前記圧電振動子の一端が前記反転増幅器の入力側に接続され、他端が接地されていることを特徴とする圧電発振回路。

【請求項2】

前記反転増幅器の出力側にキャパシタの一端が接続され、他端が接地されている請求項２に記載の圧電発振回路。

【請求項3】

前記反転増幅器は、電源端子及び接地端子を有し、前記電源端子に抵抗を介して電源電圧が印加され、前記接地端子に抵抗を介して接地される請求項１又は２に記載の圧電発振回路。

【請求項4】

前記反転増幅器の入力側と前記圧電振動子との間に周波数調整用のキャパシタ及びインダクタが接続される請求項１又は２に記載の圧電発振回路。

【請求項5】

前記反転増幅器は、CMOS半導体素子によって形成されている請求項１乃至４のいずれかに記載の圧電発振回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、低消費電力で高周波発振が可能な圧電発振回路に関するものである。

【背景技術】

【0002】

近年、高速通信技術の発展に伴い基本となる発振器の高周波化及び小型化が求められている。従来、一般的な発振器の回路構成としてコルピッツ型の発振回路が多く用いられている。このコルピッツ型の発振回路は、一例として図２１に示すように、バイポーラトランジスタTr1を中心にして構成されている。このTr1は、ベース側に圧電振動子Xtal及び直列のキャパシタCb1，Cb2の一端が接続、他端が接地され、エミッタ側にはCb1とCb2との接続中点が接続されると共に、抵抗Re1を介して接地された構成となっている。

【0003】

また、特許文献１，２に開示されているように、前記バイポーラトランジスタの代わりに反転増幅器（インバータ）を用いたコルピッツ型の発振回路も知られている（図２２）。前記インバータには、CMOSによる汎用ICが使用できるため、回路構成が簡略化し、消費電力も少ないといった利点を有している。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００５−１２３７９９号公報

【特許文献2】特開２０１５−０１９２４１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

図２１に示したようなバイポーラトランジスタTr1を用いた回路構成にあっては、Tr1を駆動させるためのバイアス回路を構成する抵抗Rb1，Rb2、コレクタ抵抗Rc1、エミッタ抵抗Re1が必要となることから、回路構成が複雑となり小型化に適していない。また、高周波で発振させるためには、前記バイアス回路に高い電流を流しておく必要があり、消費電力が高くなるといった問題があった。

【0006】

一方、図２２に示したような汎用のCMOSインバータ（IC3）を使用した回路にあっては、IC3の遷移周波数の関係から100MHz以上の高周波領域で安定した発振を持続させることは困難であった。この回路構成において、高周波で発振させようとすると、CMOSインバータでなく高周波用のトランジスタからなる発振回路を使用する必要があるが、このような高周波用のトランジスタを駆動させるには、10mA〜500mA程度のバイアス電流を常時流しておく必要があるため、回路全体の消費電力が大きくなるといった問題があった。

【0007】

そこで、本発明の目的は、デバイスの使用周波数限界を与える遷移周波数f_Tはデバイスの入力・出力間及び入力・接地間のキャパシタンスで決定されるが、発振回路ではインダクタを挿入することで、それらキャパシタンスをキャンセルでき、遷移周波数の高周波化を可能にし、前記遷移周波数を超える高周波領域において発振を可能とする圧電発振回路を提供することにある。

【課題を解決するための手段】

【0008】

上記課題を解決するために、本発明の圧電発振回路は、圧電振動子と、反転増幅器とを備えた圧電発振回路において、前記反転増幅器は、インダクタを介して出力側から入力側に帰還接続されると共に、前記圧電振動子の一端が前記反転増幅器の入力側に接続され、他端が接地されていることを特徴とする。

【発明の効果】

【0009】

本発明の圧電発振回路によれば、LC共振を含む回路構成となっているので、|Rcci|/R₁がCMOSのトランスコンダクタンスG_Mの低下によっても低下せず、さらに最大値が発生するということにより、CMOS型の反転増幅器の遷移周波数を超えた高周波領域での発振が可能となる。また、高周波用のトランジスタを使用して回路を作製する場合と比較してバイアイス回路を不要としているので、回路構成が安価であると共に、消費電力も低減させることができる。

【図面の簡単な説明】

【0010】

【図1】本発明に係る圧電発振回路の基本回路図である。

【図2】上記圧電発振回路の第１等価回路図である。

【図3】上記圧電発振回路の第２等価回路図である。

【図4】上記圧電発振回路の第３等価回路図である。

【図5】上記圧電発振回路の第４等価回路図である。

【図6】上記圧電発振回路の第５等価回路図（ａ）及び第６等価回路図（ｂ）である。

【図7】上記圧電発振回路のLC部の等価回路図である。

【図8】G_Mをパラメータとして|Rcci|/R₁,|Rcc|/rqの周波依存性を示すグラフである。

【図9】|Rcci|/R₁,|Rcc|/rq,Ccci,Lcci,fosc ならびにflcのCxに対する依存性を示すグラフである。

【図10】|Rcci|/R₁,|Rcc|/rq,fosc,Δfosc/fmim, f_TのG_M依存性を示すグラフである。

【図11】CMOSインバータの等価回路図である。

【図12】2 sample standard deviationと発振周波数の調整用キャパシタンスCx依存性の実験データにより水晶共振モードとLC発振モードの安定性を比較したグラフである。

【図13】水晶発振モードとLC発振モードのσy(τ)の実測データを比較したグラフである。

【図14】Δfosc/f₁のf₁をVcc=1.7[V]とする最低発振周波数fmimに置換するΔfosc/f₁|mimとCMOSインバータの消費電流I_Dの電源電圧Vccの依存性の実測データを示すグラフである。

【図15】実験に使用した圧電発振回路の実験回路図である。

【図16】上記実験回路におけるX1をキャパシタCa1と仮定したときの実験回路図である。

【図17】上記実験回路におけるCa1と発振周波数との関係を示すグラフである。

【図18】上記実験回路で使用したX1の共振波形図である。

【図19】上記X1をキャパシタンス成分として見た場合の共振波形図である。

【図20】PhaseNoiseを示す波形図である。

【図21】従来のバイポーラトランジスタを用いたコルピッツ型の発振回路の回路図である。

【図22】従来のCMOSインバータを用いたコルピッツ型の発振回路の回路図である。

【発明を実施するための形態】

【0011】

以下、本発明の圧電発振回路の実施形態を添付図面に基づいて詳細に説明する。図１は本発明の圧電発振回路の基本構成を示したものであり、その回路定数を表１に、水晶振動子の等価定数を表２に示す。

【0012】

【表1】

【0013】

【表2】

【0014】

IC1はCMOS半導体素子からなる反転増幅器（インバータ）、L₂及びL₃は共振用インダクタ、C₃は共振用キャパシタ、Cxは調整用キャパシタである。Xtalは、表２に示したような等価回路定数を有する圧電振動子（水晶振動子）である。ここで、C₄は出力カップリングキャパシタ、C₅及びC₆は電源（Vcc）と接地（GND）間に挿入するバイパスキャパシタである。前記インバータIC1は、インダクタL₃を介して出力側（OUT）から入力側（IN）に帰還接続されている。また、前記Xtalの一端が前記IC1の入力側（IN）に接続され、他端が接地（GND）されている。このように、L₃，C₃によるLC共振を含む回路構成において、前記IC1の入力側（IN）にXtalの一端を接続し、他端を接地（GND）することによって、図１０に示すように、|Rcci|/R1がCMOS導体素子のトランスコンダクタンスG_Mの低下によっても低下することがなく、さらに最大値が発生することとなる。これによって、前記IC1がCMOS半導体素子からなる回路構成において、IC1の遷移周波数を超えた高周波領域での発振が可能となる。また、前記IC1に高周波用のトランジスタを使用した場合は、バイアイス回路が必要となるが、図１に示した本発明の回路構成にあっては前記バイアス回路が不要となるので、部品点数が少なく回路構成がシンプルになると共に、消費電力も低減させることができる。
以下、図２乃至図１４を参照して、図１に示した基本回路構成の解析結果及び実験結果を示す。

【0015】

図２に第１等価回路を示す。Lp、rp、CpはL₂，L₃に寄生する寄生インダクタンスlp、IC1の入力キャパシタンスCi、入出力キャパシタンスCio、出力キャパシタンスCoで回路の寄生キャパシタンスを含む等価回路である。Cn、CuはそれぞれCxとXtalに寄生するキャパシタンスを示す。

【0016】

図３に第２等価回路を示す。CpをLp、rpに合成，更にlpを含めてLq、rqとする。(1)のように設定し，rq(2)とLq(3)を得る。

【0017】

【数1】

【0018】

【数2】

【0019】

【数3】

【0020】

さらに、(4)のように設定し、rq、LqにCioを含めてr2q(5)、L₂q(6)とする。

【0021】

【数4】

【0022】

【数5】

【0023】

【数6】

【0024】

IC1のトランスコンダクタンスをG_Mとし、図３に示した第２等価回路にキルヒホッフの法則を適応して（7）を得る。次に、同式を(8)に変換し、インピーダンス(9)を設定すると、図４に示す第３等価回路のRc(11)、Cc(12)を得る。更に、CiをRc, Ccへ含め合成し図５の等価回路のRcc(13)，Ccc(14)を得る。

【0025】

【数7】

【0026】

【数8】

【0027】

【数9】

【0028】

【数10】

【0029】

【数11】

【0030】

【数12】

【0031】

【数13】

【0032】

【数14】

【0033】

図６（ａ）に第５等価回路を示す。Rccとrqを合成しRci(15)を得て、同様に、Lq，CxnおよびCccを合成してCci(16)を得る。これらの合成インピーダンスをZciとする。同図でR₁，L₁，C₁およびC₀が圧電振動子の等価回路である。特にR₁，L₁，C₁をモーションアームと呼び、このインピーダンスをZmとする。C₀とCuの合成インピーダンスをZ₀とする。改めてキルヒホッフの法則を適応し(17)を得る。モーションアームZmは振動源であり、圧電振動子のインピーダンスの一部であるZ₀をZciへ含めた合成インピーダンスZcciとのつり合いを(18)とする。Zcci(19)の実部と虚数部、すなわち等価抵抗Rcci(20)ならびに等価キャパシタンスCcci(21)を示す。これらに基づいて図６（ｂ）に示す第６等価回路を得る。

【0034】

【数15】

【0035】

【数16】

【0036】

【数17】

【0037】

【数18】

【0038】

【数19】

【0039】

【数20】

【0040】

【数21】

【0041】

【数22】

【0042】

図６（ｂ）に示した第６等価回路において、圧電発振回路における閉回路を構成する条件、即ち実部がゼロとなる抵抗条件(23)を得る。ここで、発振余裕度としてR₁とRcciの絶対値との比を定義し、発振のし易さに対する評価式(24)に変換する。(5)同式において等号は定常発振の条件、不等号は起動時の条件を表わす。

【0043】

【数23】

【0044】

【数24】

【0045】

ここで、Ψosc(25)を定義する。発振起動から定常時に至る周波数条件として虚数部分がゼロとなる条件(26)を得る。1＜Ψoscも発振条件の1つとなる。(5)同式を満たすことにより電流I(ωosc)が発生、閉回路を構成する。ここで、ωoscは発振時の角周波数である。

【0046】

【数25】

【0047】

【数26】

【0048】

更に厳密にはRcci、Ccci即ちΨoscともωの関数(27)で表わすことができる。同式で（28）が厳密な発振周波数foscとなる。

【0049】

【数27】

【0050】

【数28】

【0051】

ここで、発振周波数は、圧電振動子のモーションアームのL₁、C₁の共振周波数をf₁の角周波数と、発振角周波数ωoscとω₁との差をΔωoscとの比の無次元数(29)で表わすことができる。

【0052】

【数29】

【0053】

＜LC発振回路の解析＞
図１に示した圧電発振回路は、LC発振回路も含む。水晶振動子の振動源であるモーションアームが発生していない状態ではLC発振が可能な発振モードである。LC発振の発振条件は図５の第４等価回路で水晶振動子をC₀に相当するキャパシタンスCzで置換し、図７に示すように、LC発振回路における閉回路構成のための抵抗条件(30)が得られる。

【0054】

【数30】

【0055】

発振余裕度に変換し，(31)に示す。

【0056】

【数31】

【0057】

Czu，CxnならびにCccの合成キャパシタンスCs(32)，Ψlc(33)を示す。発振周波数flc，発振角周波数ωlc(34)を得る。

【0058】

【数32】

【数33】

【数34】

【0059】

【0060】

前記式(21)、(22)、(24)、(28)、(31)ならびに(34)に基づき、|Rcci|/R₁、|Rcc|/rq、Ccci、Lcci、foscならびにflcのCxに対する依存性を図９に示す。定常発振における発振限界に近い条件として、G_M=0.85[mA/V]とする。水晶共振発振モードでは、|Rcc|/rq≦|Rcci|/R₁の範囲で回路リアクタンスが容量性、Ccciとなる領域で発振可能であり、Cx≒12〜24[pF]の範囲で発振条件を満たす。LC発振モードは全領域で|Rcc|/rq≒1.4〜1.5と発振限界を超えている。発振周波数はCx≒12[pF]近傍で約156MHzの水晶共振発振モードと交差する。

【0061】

前記式(21)、(22)、(24)、(28)、(29)、(31)ならびに(36)に基づき、|Rcci|/R₁、|Rcc|/rq、fosc、Δfosc/fmim、f_TのG_M依存性を図１０に示す。実験ではG_Mを固定して測定することはできないが、この解析により特性に関する重要な知見を得ることができる。

【0062】

前記f_Tは、能動素子の高周波特性を示す遷移周波数である。このf_Tはバイポーラトランジスタでは特に重要であり、使用周波数限界を示すパラメータとして使用されている。図１１にCMOSインバータの等価回路を示す。次式(35)に示すように、遷移周波数f_Tは、出力を短絡した場合の出力電流I_outと入力電流I_inの比を１とすることで求めることができる。

【0063】

【数35】

【0064】

CiはCMOSインバータの入力キャパシタンス、Cioは出力・入力間キャパシタンスであり、インバータを回路基板に装着した場合を想定して回路の寄生キャパシタンスを含める。これによって、対応する周波数f_T(36)を得る。

【0065】

【数36】

【0066】

【0067】

現在の圧電発振回路の主流であるコルピッツ型の発振回路あるいはピアース型の発振回路の回路リアクタンスはキャパシタンスだけで構成されおり、発振に必要とする負性抵抗はトランスコンダクタンスの減少、キャパシタンスの増加により減少するためf_Tを超えて発振させることは略不可能である。

【0068】

＜実験結果＞
周波数特性と実験による安定度評価について述べる。実験には、Universal Frequency Counter50230A(Agilent,PaloAlto,U.S.A)を用いた。周波数外部標準としてルビジウム発振器を用いた。図１２に発振周波数の評価基準である2 sample standard deviationと発振周波数の調整用キャパシタンスCx依存性の実験データにより水晶共振モードとLC発振モードの安定性を比較する。ゲート時間を0.1sに固定した。

【0069】

水晶共振モードは、Cx＝2〜9[pF]近傍でLC発振モードと同じ周波数と安定度σy(τ=0.1s)≒10^-6の値を示すが、発振周波数が水晶共振器の周波数と交差する10[pF]≦Cx≦15[pF]の範囲で156MHz近傍に固定される。このとき、4×10^-9≦σy≦2×10^-8範囲で明らかに水晶発振の特徴を示している。さらに調整用キャパシタを増加させると、16pF≦CxでLC発振モードと略同じσyを示す。LC発振モードは、2≦Cx≦9[pF]では水晶共振モードより僅かに高い周波数を示す。10[pF]≦Cx≦15[pF]の範囲で異なる周波数を示し、16[pF]≦Cxの範囲では僅かに高い周波数を示している。LC発振の場合、水晶共振器のC₀に相当するキャパシタCz＝3[pF]で置換するのであるが、この結果は実際のC₀の値が3[pF]より僅かに大きいことによって生じていると予測できる。

【0070】

図１０に示した解析結果と比較すると、水晶共振モードに移行するCxの値はCx≒12[pF]でおおよそ一致するが、発振範囲は12[pF]＜Cx＜24[pF]の範囲を示し、実験結果とは多少異なる。また、LC発振モードの発振周波数はCx≒12[pF]で156MHzと結果と整合するが解析範囲ではかなり異なる値を示している。LC発振は回路を構成する寄生キャパシタンス、インダクタンスの影響が大きいため、図２に示す等価回路では精度が落ちるが、傾向としては正しい結果が得られている。

【0071】

水晶発振モードとLC発振モードの2 sample standard deviationσy(τ)の実測データを比較した結果を図１３に示す。水晶発振モードとLC発振モードのσy(τ)はおおよそ同じ傾向を示すが、安定度σy(τ)は10^-2程水晶発振モードが優れている。両発振モードが共存する回路で、それぞれの発振モードを識別、分離する方法として2 sample standard deviationは有効である。

【0072】

式(29)に示すΔfosc/f₁のf₁をVcc=1.7[V]とする最低発振周波数fmimに置換するΔfosc/f₁|mimとCMOSインバータの消費電流I_Dの電源電圧（Vcc）の依存性の実測データを図１４に示す。

【0073】

Vcc＝1.7[V]で発振を開始、I_D≒2.6[mA]を示しVccの上昇に従いI_Dは比例し増加、Vcc＝3[V]でI_D≒8.5[mA]を示す。Δfosc/f₁はVccの上昇に従い、Vccのおおよそ2乗に従って急激に上昇し、Vcc＝3[V]でΔfosc/f₁≒310[ppm]の変化を示す。一般にCMOSインバータのトランスコンダクタンスとI_Dの関係は次式のように考えられている。

【0074】

【数37】

ここで、Ｋは比例定数である。I_Dの増加はG_Mの増加を伴い、Δfosc/f₁に関しては振動子電流との関係も深いため数値的近似は困難であるが、図１０に示した解析結果のG_Mの増加とΔfosc/f₁の増加傾向は一致する。

【0075】

次に、圧電振動子をキャパシタとして発振させる場合の実施形態について説明する。圧電発振回路の調整次第によっては、圧電振動子のLC並列共振を利用して発振させることもできる。図１５は、本実施形態において、実際に作製した圧電発振回路の構成、表３は回路定数、表４は使用した圧電振動子の等価回路定数を示したものである。

【0076】

【表3】

【0077】

【表4】

【0078】

図１５及び図１６に示す反転増幅器IC2は、電源端子Vcc及び接地端子GNDを有し、それぞれの端子に抵抗R3，R4が接続される。この抵抗R3，R4は、ネガティブフィードバックの役割を果たすと共に、貫通電流の抑圧及び発振安定後の消費電流を低減する効果を有している。

【0079】

図１５における圧電発振回路の回路定数を表３、圧電振動子X1の等価定数を表４に示す。このとき、発振周波数434.020MHzを確認した。

【0080】

図１６は、図１５に示した圧電振動子X1をキャパシタCa1に置き換えて構成した回路を示したものである。

【0081】

図１８は、表４に示した圧電振動子X1をネットワークアナライザ（S&A社250C）にて測定したときの共振波形である。

【0082】

図１９は、図１８の共振波形をキャパシタンス成分とみた場合の波形である。図１５の回路で発振させたときの発振周波数434.020MHzにおいて、圧電振動子のキャパシタンス成分と図１６の回路が該当周波数で発振するときのキャパシタCa1の値が略一致することから、図１５に示した発振回路は圧電振動子のキャパシタンス成分により発振していることが言える。

【0083】

図２０は図１５の回路で発振させた時のPhaseNoiseを示したものである。なお、比較のために、図１６の発振回路におけるCa1を2.2pFとしたときのPhaseNoiseを示した。図１５の回路はPhaseNoise特性が良く、圧電振動子による発振であることが分かる。

【0084】

以上説明したように、汎用のCMOSインバータの遷移周波数（f_T）の関係から100MHzを超える高周波では発振させることが困難であったが、本発明の回路構成によれば、汎用のCMOSインバータを用いた場合であっても、100MHzを超える高周波領域において安定した発振を得ることが可能となった。また、従来の発振回路と比較して圧電振動子を発振させるために必要な負性抵抗を大きくとることができる。

【0085】

前記汎用のCMOSインバータの消費電流は、一般的に10mA以下であることから、この汎用のCMOSインバータの消費電流を超えることのない低消費電流で本発明の圧電発振回路を駆動することが可能となる。このように、消費電流の低減に伴い、従来のバイポーラトランジスタを使用した高周波発振回路と比較して、ジッタや位相雑音、輻射ノイズといった発振回路特性の改善効果が得られる。

【0086】

また、汎用のCMOSインバータは比較的安価であることと、バイアス回路を要するバイポーラトランジスタを使用して構成した場合と比較して、部品点数を少なくすることができるので、圧電発振回路全体のコストダウンを図ることができる。

【0087】

さらに、本発明の圧電発振回路は、LC共振回路を備えていることから、LCの値の調整によりフィルタ効果を果たし、いくつかの不要振動（副振動）を有した圧電振動子を使用した場合においては、所定の周波数領域に限定して安定した発振をさせることも可能である。

【0088】

なお、本発明の圧電発振回路では、セラミック振動子、ATカット水晶振動子、GTカット水晶振動子、SAW共振子及びLamb波共振子等の各種の振動モードを有した圧電振動子が用いられる。インバータに関しては、CMOSを用いたが、バイポーラ又はFETであっても同様な回路構成をとることができる。

【符号の説明】

【0089】