特開 2017-63598 電力変換装置における限界対谷比回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2017-63598(P2017-63598A)

(43)【公開日】2017年3月30日

(54)【発明の名称】電力変換装置における限界対谷比回路

(51)【国際特許分類】

   H02M 3/155 20060101AFI20170310BHJP

【ＦＩ】

   H02M3/155 P

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

【全頁数】38

(21)【出願番号】特願2016-170461(P2016-170461)

(22)【出願日】2016年9月1日

(31)【優先権主張番号】14/859,028

(32)【優先日】2015年9月18日

(33)【優先権主張国】US

(71)【出願人】

【識別番号】501315784

【氏名又は名称】パワー・インテグレーションズ・インコーポレーテッド

(74)【代理人】

【識別番号】100100181

【弁理士】

【氏名又は名称】阿部 正博

(72)【発明者】

【氏名】パストーレ ティツィアーノ

(72)【発明者】

【氏名】スンダララジ スンダレサン

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA02

5H730AA18

5H730AS11

5H730BB13

5H730CC01

5H730EE58

5H730FD51

5H730FF02

5H730FF07

5H730FF09

5H730FG03

5H730FG04

5H730FG05

5H730FG08

5H730FG12

5H730XX04

5H730XX15

5H730XX26

5H730XX35

5H730XX36

5H730XX43

(57)【要約】      （修正有）

【課題】限界対谷比回路と、オン期間生成器と、駆動回路とを含むスイッチング電力変換装置用のコントローラーを提供する。
【解決手段】限界対谷比回路１７５は、スイッチング電力変換装置１００の出力を調節する電力スイッチ１１０のスイッチ電流ＩＳＷを検出したことに応答して、比信号を生成するように接続されている。比信号は、スイッチ電流がスイッチ電流限界以上である第１の時間長ＵＬＩＭＬＩＭ４８と、スイッチ電流がスイッチ電流限界の一部であるスイッチ電流の谷以下である第２の時間長ＵＶＡＬＬＥＹ１５０と、の間の時間比を表す。スイッチオン期間生成器１２８は、比信号を受信したことに応答して、スイッチオン期間信号を変化させるように接続されている。駆動回路１３０は、スイッチオン期間信号を受信したことに応答して、スイッチの制御端子にドライブ信号を出力するように接続されている。
【選択図】図１

【特許請求の範囲】

【請求項1】

スイッチング電力変換装置であって、
スイッチと、
前記スイッチに接続されたエネルギー伝達素子と、
前記スイッチに接続されて当該スイッチング電力変換装置の出力を調節するコントローラーと、
を備え、
前記コントローラーが、
前記スイッチのスイッチ電流を検出したことに応答して、比信号を生成するように接続された限界対谷比回路であって、
前記比信号が、前記スイッチ電流がスイッチ電流限界以上である第１の時間長と、前記スイッチ電流が前記スイッチ電流限界の一部であるスイッチ電流の谷以下である第２の時間長と、の間の時間比を表す、
当該限界対谷比回路と、
前記比信号を受信したことに応答して、スイッチオン期間信号を変化させるように接続されたオン期間生成器と、
前記スイッチオン期間信号を受信したことに応答して、前記スイッチの制御端子にドライブ信号を出力するように接続された駆動回路と、
を含む、
スイッチング電力変換装置。

【請求項2】

前記限界対谷回路が、
前記スイッチ電流が前記スイッチ電流限界以上であるときに限界信号を出力するように接続された限界比較器と、
前記スイッチ電流が前記スイッチ電流の谷以下であるときに谷信号を出力するように接続された谷比較器と、
前記谷信号に応答して、カウンターのカウントをインクリメントすることと、前記限界信号に応答して、前記カウントをデクリメントすることと、を行うように接続された当該カウンターであって、
当該カウンターが、前記比信号として前記カウントの最上位ビット（ＭＳＢ）を出力する、
当該カウンターと、
を備える、請求項１のスイッチング電力変換装置。

【請求項3】

前記カウントのインクリメントとデクリメントとが、クロック信号により制御され、
前記谷比較器により前記谷信号が出力されるとき、前記クロック信号の周波数が第１の周波数であり、
前記限界比較器により前記限界信号が出力されるとき、前記クロック信号の周波数が第２の周波数である、
請求項２のスイッチング電力変換装置。

【請求項4】

前記クロック信号の前記第２の周波数に対する前記クロック信号の前記第１の周波数の周波数比が、前記周波数比に向けて時間比を駆動する、
請求項３のスイッチング電力変換装置。

【請求項5】

前記駆動回路が、さらに、前記スイッチ電流を検出したことに応答して、前記ドライブ信号を生成するように接続されている、
請求項１のスイッチング電力変換装置。

【請求項6】

前記駆動回路が、前記エネルギー伝達素子に蓄積されたエネルギーを検出するように接続されており、
前記駆動回路は、前記エネルギー伝達素子における前記エネルギーがゼロに達したときにのみ前記ドライブ信号によって前記スイッチが有効化される臨界導通モードで動作するように構成されている、
請求項１のスイッチング電力変換装置。

【請求項7】

前記駆動回路が、
ラッチと、
前記エネルギー伝達素子を通る電流を検出するように接続されたオン期間トリガと、
を含み、
前記オン期間トリガは、前記エネルギー伝達素子を通る電流がゼロに達したときに前記ラッチをセットするように接続されており、
前記ドライブ信号が、前記ラッチの出力である、
請求項６のスイッチング電力変換装置。

【請求項8】

前記オン期間生成器が、前記比信号を受信したことに応答して、参照表の状態を増加または減少するように接続された当該参照表を含み、
前記オン期間生成器が、前記参照表の状態に応答して、アナログ値を出力する、
請求項１のスイッチング電力変換装置。

【請求項9】

前記参照表の状態が、以前の状態に対応する以前のアナログ値と前記以前のアナログ値の所定割合との合計に対応する、
請求項８のスイッチング電力変換装置。

【請求項10】

前記駆動回路が、前記ドライブ信号を出力するように接続されたラッチを含み、
前記駆動回路は、（１）前記スイッチ電流が前記スイッチ電流限界に達したことと、（２）前記スイッチオン期間信号がオン期間閾値に達したことと、の少なくとも１つに応答して、前記ラッチをリセットするように構成されている、
請求項１のスイッチング電力変換装置。

【請求項11】

スイッチング電力変換装置の出力を調節する前記スイッチング電力変換装置の前記スイッチの前記スイッチ電流を検出したことに応答して、比信号を生成するように接続された限界対谷比回路であって、
前記比信号は、前記スイッチ電流がスイッチ電流限界以上である第１の時間長と、前記スイッチ電流が前記スイッチ電流限界の一部であるスイッチ電流の谷以下である第２の時間長と、の間の時間比を表す、
当該限界対谷比回路と、
前記比信号を受信したことに応答して、スイッチオン期間信号を変化させるように接続されたオン期間生成器と、
前記スイッチオン期間信号を受信したことに応答して、前記スイッチの制御端子にドライブ信号を出力するように接続された駆動回路と、
を備えるスイッチング電力変換装置用のコントローラー。

【請求項12】

前記限界対谷回路が、
前記スイッチ電流が前記スイッチ電流限界以上であるときに限界信号を出力するように接続された限界比較器と、
前記スイッチ電流が前記スイッチ電流の谷以下であるときに谷信号を出力するように接続された谷比較器と、
前記谷信号に応答して、カウンターのカウントをインクリメントすることと、前記限界信号に応答して、前記カウントをデクリメントすることと、を行うように接続された当該カウンターであって、
当該カウンターが、前記比信号として前記カウントの最上位ビット（ＭＳＢ）を出力する、
当該カウンターと、
を備える、請求項１１のコントローラー。

【請求項13】

前記カウントのインクリメントとデクリメントとが、クロック信号により制御され、
前記谷比較器により前記谷信号が出力されるとき前記クロック信号の周波数が第１の周波数であり、
前記限界比較器により前記限界信号が出力されるとき前記クロック信号の周波数が第２の周波数である、
請求項１２のコントローラー。

【請求項14】

前記クロック信号の前記第２の周波数に対する前記クロック信号の前記第１の周波数の周波数比が、前記周波数比に向けて時間比を駆動する、
請求項１３のコントローラー。

【請求項15】

前記駆動回路が、さらに、前記スイッチ電流を検出したことに応答して、前記ドライブ信号を生成するように接続されている、
請求項１１のコントローラー。

【請求項16】

前記駆動回路が、前記スイッチング電力変換装置のエネルギー伝達素子に蓄積されたエネルギーを検出するように接続されており、
前記駆動回路は、前記エネルギー伝達素子における前記エネルギーがゼロに達したときにのみ前記ドライブ信号によって前記スイッチが有効化される臨界導通モードで動作するように構成されている、
請求項１１のコントローラー。

【請求項17】

前記駆動回路が、
ラッチと、
前記エネルギー伝達素子を通る電流を検出するように接続されたオン期間トリガと、
を含み、
当該オン期間トリガは、前記エネルギー伝達素子を通る電流がゼロに達したときに前記ラッチをセットするように接続されており、
前記ドライブ信号が、前記ラッチの出力である、
請求項１６のコントローラー。

【請求項18】

前記オン期間生成器が、前記比信号を受信したことに応答して、参照表の状態を増加または減少させるように接続された参照表を含み、
前記オン期間生成器が、前記参照表の状態に応答して、アナログ値を出力する、
請求項１１のコントローラー。

【請求項19】

前記状態の前記アナログ値が、以前の状態の以前のアナログ値と前記以前のアナログ値の所定割合との合計である、
請求項１８のコントローラー。

【請求項20】

前記駆動回路が、前記ドライブ信号を出力するように接続されたラッチを含み、
前記駆動回路は、（１）前記スイッチ電流が前記スイッチ電流限界に達するしたことと、（２）前記スイッチオン期間信号がオン期間閾値に達したことと、の少なくとも１つに応答して、前記ラッチをリセットするように構成されている、
請求項１１のコントローラー。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、概して、電力変換装置に関し、特に、電力変換装置に関する。

【背景技術】

【0002】

電子装置は、動作に電力を使用する。スイッチング電力変換装置は、その高効率と小寸法と軽量とを理由として、現在の多くの電子機器への給電用として一般的に使用される。従来の壁のコンセント差込口は、高電圧の交流を提供する。スイッチング電力変換装置では、高電圧の交流（ＡＣ：ａｌｔｅｒｎａｔｉｎｇ ｃｕｒｒｅｎｔ）入力が変換されて、適切に調節された直流電流（ＤＣ：ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ）出力を、エネルギー伝達素子を通して負荷に提供する。動作時、デューティ比（典型的には、総スイッチング周期に対するスイッチのオン期間の比）を変化させること、スイッチング周波数を変化させること、または、電力変換装置におけるスイッチの単位時間あたりのパルス数を変化させることにより所望の出力を提供するため、スイッチが使用される。

【0003】

電力変換装置は、さらに、コントローラーを含む。コントローラーは、電力変換装置の検出されたパラメータに応答して、スイッチを制御し得る。電力変換装置とコントローラーとを設計するときに、通常、効率、寸法、重さ、及びコストなどの性質が考慮される。また、電力変換装置とコントローラーとは、規制機関により設定された規格を満たすように設計され得る。例えば、壁のコンセント差込口は、大きさと周波数と高調波成分との規格に適合する波形をもつ交流電圧を提供する。しかし、壁のコンセント差込口から引き出された電流波形の特性は、交流電圧を受信する電力変換装置により決定される。規制機関は、交流電流の特定の周波数成分の大きさに限界を設定するか、または、壁のコンセント差込口が提供する電力量に従って電流のｒｍｓ値を制限し得る。力率と全高調波歪み（ＴＨＤ：ｔｏｔａｌ ｈａｒｍｏｎｉｃ ｄｉｓｔｏｒｔｉｏｎ）とは、電力変換装置が規制機関により設定された規格を満たすか判定する尺度として使用され得る。

【0004】

以下の図を参照しながら、非限定的かつ非網羅的な本発明の実施形態について説明するが、異なる図の中の同様の参照番号は、別段の指定がない限り、同様の部分を示す。

【図面の簡単な説明】

【0005】

【図1】図１は、本開示の実施形態に係る、限界セクションと谷セクションとの間の比に応答して、オン期間閾値を決定するための、例示的な電力変換装置とコントローラーとの機能ブロック図である。

【図2】図２Ａは、本開示の実施形態に係る、図１の入力電圧とスイッチ電流とインダクタ電流との例示的な波形を示す図である。 図２Ｂは、本開示の実施形態に係る、図２Ａの例示的なスイッチ電流とインダクタ電流とをさらに示す図である。 図２Ｃは、本開示の実施形態に係る、図２Ａの例示的なスイッチ電流とインダクタ電流とをさらに示す別の図である。

【図3】図３は、本開示の実施形態に係る、図１のスイッチ電流とインダクタ電流と限界信号と谷信号との例示的な波形を示す図である。

【図4】図４は、本開示の実施形態に係る、限界セクションと谷セクションとの間の比に応答して、オン期間閾値を決定する例示的な方法を示すフロー図である。

【図5】図５は、本開示の実施形態に係る、限界セクションと谷セクションとの間の比に応答してオン期間閾値を決定するための、図１の例示的なコントローラーの機能ブロック図である。

【図6】図６は、本開示の実施形態に係る、図５の例示的な参照アドレス表を示す表である。

【図7】図７Ａは、本開示の実施形態に係る、図５の参照アドレス表の様々な状態における例示的なオン期間閾値を示すグラフである。 図７Ｂは、本開示の実施形態に係る、ピーク入力電圧値における例示的なオン期間閾値を示すグラフである。

【発明を実施するための形態】

【0006】

本明細書では、電力変換装置と、電力変換装置用のコントローラーと、電力変換装置を動作させる方法との実施形態について説明する。以下の説明では、実施形態を十分に理解できるように、多くの具体的な詳細事項を記載している。しかし、当業者は、本明細書で説明する技術が、１つ以上の具体的な詳細事項なしに、または他の方法、構成要素、材料などと共に実施され得ることとを認識すると考えられる。他の例では、よく知られた構造、材料、または動作については、特定の態様が理解しにくくなるのを防ぐため図示せず、または詳細に説明しない。

【0007】

本明細書中での、「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」または「一実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」についての言及は、本実施形態に関連して説明する特定の特徴、構造または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所で使用する「一実施形態において（ｉｎ ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」または「一実施形態において（ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」という語句は、必ずしもすべてが同じ実施形態に関するわけではない。さらに、特定の特徴、構造または特性が、１つ以上の実施形態において、あらゆる適切な方法で組み合わされ得る。

【0008】

電力変換装置とコントローラーとは、力率を最大化すると共に、全高調波歪み（ＴＨＤ）を制限するように設計され得る。力率は、どれだけ近く入力交流電流が理想に近づくかの尺度であり得る。言い換えると、力率は、コンセントからの電力を、ｒｍｓ電流とｒｍｓ電圧との乗算結果で除算したものである。ＴＨＤは、基本周波数の電力に対する、電力変換装置のすべての高調波成分の電力の合計の比であり得る。

【0009】

説明したとおり、電力変換装置は、スイッチを使用して、エネルギー伝達素子を通して出力を提供し得る。コントローラーは、電力変換装置の１つ以上のパラメータに応答して、スイッチの１つ以上のパラメータ（オン期間、オフ期間、デューティ比、または単位時間あたりのパルス数など）を制御し得る。一例において、力率補正（ＰＦＣ：ｐｏｗｅｒ ｆａｃｔｏｒ ｃｏｒｒｅｃｔｉｏｎ）付きのコントローラーは、臨界導通モードで動作し得る。臨界導通モードの場合、エネルギー伝達素子における電流が実質的にゼロに既に達していたら、スイッチがオンに切り替えられる。一例において、スイッチのオン期間がオン期間閾値に既に達しているか、または、スイッチ電流が電流限界値に既に達しているとき、スイッチがオフに切り替えられる。

【0010】

小さな値の入力電圧の場合、一般的に、スイッチ電流が電流限界値に達する前に、オン期間閾値に達する。大きな値の入力電圧の場合、一般的に、オン期間がオン期間閾値に達する前に、スイッチ電流が電流限界値に達する。ピークスイッチ電流の包絡線の形状は、三角形、台形、または長方形であり得、オン期間閾値と電流限界値とその両方とのいずれかによって部分的に定まり得る。例えば、小さな電流限界値は、長方形の包絡線をもたらし得、大きな電流限界値は、三角形の包絡線をもたらし得る。より長いオン期間閾値は、より長方形の包絡線をもたらし得、より短いオン期間閾値は、三角形の包絡線をもたらし得る。包絡線形状がより長方形のとき、より大きな出力電力が伝達され得る、しかし、ＴＨＤは、増加し得る。

【0011】

ピークスイッチ電流の包絡線は、ピークスイッチ電流が電流限界値に実質的に等しい時間長と、ピークスイッチ電流が谷限界未満である時間長とにより特徴付けられ得る。一例において、谷限界は、電流限界値のうちのある割合である。ピークスイッチ電流が電流限界値に実質的に等しい時間長は、限界セクションと呼ばれ得る一方で、ピークスイッチ電流が谷セクション未満である時間長は、谷セクションと呼ばれ得る。谷セクションに対する限界セクションの比がより大きいことは、谷セクションに対する限界セクションの比がより小さな場合に比べて、電力伝達がより大きいが、ＴＨＤが高いことに対応し得る。本発明の例は、限界セクションと谷セクションとの間の比を判定し得る。比がある値より大きい場合、オン期間閾値が下げられ得る。比がその値未満である場合、オン期間閾値が上げられ得る。従って、コントローラーは、谷セクションに対する限界セクションの比がその値に調節され得るように、スイッチを制御する。

【0012】

図１は、整流器１０４と、入力コンデンサＣ_ＩＮ１０８と、入力の戻り１１１と、電力スイッチ１１０と、エネルギー伝達素子１１２（インダクタＬ１として例示）と、還流ダイオードＤ１ １１４と、出力コンデンサＣ_Ｏ１１６と、コントローラー１２０とを含む例示的な電力変換装置１００の機能ブロック図を示す。さらに、コントローラー１２０は、限界対谷比回路１７５と、スイッチオン期間生成ブロック１２８と、駆動回路１３０とを含むものとして図示される。限界対谷比回路１７５は、比較器１２２と比較器１２４と、限界対谷比判定ブロック１２６とを含む。さらに、図１に、交流入力電圧Ｖ_ＡＣ１０２と、入力電圧Ｖ_ＩＮ１０６と、スイッチ電流Ｉ_ＳＷ１３４と、ドライブ信号Ｕ_ＤＲ１３２と、インダクタ電流Ｉ_Ｌ１３６と、インダクタ電圧Ｖ_Ｌ１３７と、出力電圧Ｖ_Ｏ１３８と、出力電流Ｉ_Ｏ１４０と、スイッチ電流検出１４１と、インダクタ検出信号１４２と、電流限界値Ｉ_ＬＩＭ１４４と、谷限界Ｘ％×Ｉ_ＬＩＭ１４６と、限界信号Ｕ_ＬＩＭ１４８と、谷信号Ｕ_{ＶＡＬＬＥＹ}１５０と、比信号Ｕ_Ｒ１５２と、オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}１５４とを示す。電力変換装置１００は、非絶縁バック型変換器として接続されている。しかし、他の電力変換装置の形態または構成が、本開示の教示を享受し得る。加えて、電力変換装置が非絶縁電力変換装置として示される（例えば、電力変換装置１００の入力と出力との間を直流電流が流れることが可能である）が、絶縁電力変換装置も使用され得ることが理解されるべきである。

【0013】

電力変換装置１００は、未調節入力電圧（例えば、交流入力電圧Ｖ_ＡＣ１０２または入力電圧Ｖ_ＩＮ１０６）から負荷１１９に出力電力を提供する。示されるように、整流器１０４は、交流入力電圧Ｖ_ＡＣ１０２の受信と整流とを行い入力電圧Ｖ_ＩＮ１０６を生成する。入力コンデンサＣ_ＩＮ１０８は、整流器１０４に接続されており、電力スイッチ１１０からの高周波電流をフィルタする。いくつかの用途において、入力コンデンサＣ_ＩＮ１０８は、いずれのラインサイクルにおいても入力電圧Ｖ_ＩＮ１０６が実質的に直流電圧であるように、十分大きいものであり得る。しかし、力率補正（ＰＦＣ）付きの電源の場合、または、ＬＥＤ負荷を駆動する場合、入力電圧Ｖ_ＩＮ１０６が実質的に整流された交流入力電圧Ｖ_ＡＣ１０２に追従できるように、小さな入力コンデンサＣ_ＩＮ１０８が使用され得る。

【0014】

入力コンデンサＣ_ＩＮ１０８は、電力スイッチ１１０の一端に接続されている。電力スイッチ１１０の他端は、エネルギー伝達素子Ｌ１ １１２と還流ダイオードＤ１ １１４とに接続されている。エネルギー伝達素子Ｌ１ １１２と還流ダイオードＤ１ １１４との両方が、出力コンデンサＣ_Ｏ１１６に接続されている。出力は、負荷１１８に提供され、出力電圧Ｖ_Ｏ１３８と、出力電流Ｉ_Ｏ１４０と、またはその２つの組み合わせとのいずれかとして提供され得る。一例において、負荷１１８は、ＬＥＤ、ＬＥＤモジュール、またはＬＥＤ配列を含み得る。

【0015】

電力変換装置１００は、エネルギー伝達素子Ｌ１ １１２を検出してインダクタ検出信号１４２を提供する回路をさらに含み、インダクタ検出信号１４２は、インダクタ電流Ｉ_Ｌ１３６、インダクタ電圧Ｖ_Ｌ１３７、またはその両方を表す。電力変換装置１００は、スイッチ電流Ｉ_ＳＷ１３４を検出して、スイッチ電流Ｉ_ＳＷ１３４を表すスイッチ電流検出信号１４１を提供する回路をさらに含み得る。特に、スイッチ電流検出信号１４１は、ピークスイッチ電流Ｉ_ＳＷ１３４を表し得る。インダクタ検出信号１４２は、また、スイッチ電流Ｉ_ＳＷ１３４及び／またはピークスイッチ電流Ｉ_ＳＷ１３４を表し得る。示される例において、電力スイッチ１１０が導通しているとき、インダクタ電流Ｉ_Ｌ１３６は、スイッチ電流Ｉ_ＳＷ１３４に実質的に等しい。コントローラー１２０は、インダクタ検出信号１４２とスイッチ電流検出信号１４１との両方を受信するものとして示されるが、インダクタ検出信号１４２がスイッチ電流Ｉ_ＳＷ１３４も表し得るので、受信されたスイッチ電流検出信号１４１は、任意選択的であり得る。

【0016】

コントローラー１２０は、電力変換装置１００の入力から出力へのエネルギーの伝達を制御するため、電力スイッチ１１０の様々なスイッチングパラメータを制御する電力スイッチ１１０にドライブ信号Ｕ_ＤＲ１３２を提供する。このようなパラメータの例として、スイッチング周波数、スイッチング周期、デューティ比、電力スイッチ１１０のオン期間とオフ期間とのそれぞれ、または、電力スイッチ１１０の単位時間あたりのパルス数の変化が挙げられ得る。一例において、スイッチ１１０は、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）などのトランジスタであり得る。他の例において、コントローラー１２０は、モノリシック集積回路として実装され得るか、または、ディスクリート型電気部品、若しくは、ディスクリート型部品と集積型部品の組み合わせと共に実装され得る。コントローラー１２０と電力スイッチ１１０とは、ハイブリッドとモノリシック集積回路とのいずれかとして製造される集積回路の一部を形成し得る。

【0017】

コントローラー１２０は、比較器１２２と比較器１２４と、限界対谷比判定ブロック１２６と、スイッチオン期間生成器１２８と、駆動回路１３０とをさらに含む。比較器１２２と比較器１２４とは、（それぞれ、反転入力と非反転入力とにおいて）スイッチ電流検出信号１４１を受信するように接続されている。しかし、インダクタ検出信号１４２は、スイッチ電流Ｉ_ＳＷ１３４も表し得る。従って、比較器１２２と比較器１２４とは、スイッチ電流検出信号１４１の代わりにインダクタ検出信号１４２を受信し得る。図示されるように、（それぞれ、非反転入力と反転入力とにおいて）谷比較器１２２は、谷限界Ｘ％×Ｉ_ＬＩＭ１４６をさらに受信し、限界比較器１２４は、電流限界値Ｉ_ＬＩＭ１４４を受信する。一例において、谷限界×Ｉ_ＬＩＭ１４６は、電流限界値Ｉ_ＬＩＭ１４４の、ある割合の量であり得る。例えば、谷限界１４６は、電流限界値１４４のＸ％であり得る。一例において、谷限界１４６は、電流限界値１４４の３０％であり得る。谷比較器１２２は、谷信号Ｕ_{ＶＡＬＬＥＹ}１５０を出力し、限界比較器１２４は、限界信号Ｕ_ＬＩＭ１４８を出力する。限界対谷比判定ブロック１２６は、谷信号Ｕ_{ＶＡＬＬＥＹ}１５０と限界信号Ｕ_ＬＩＭ１４８とを受信し、谷信号Ｕ_{ＶＡＬＬＥＹ}１５０と限界信号Ｕ_ＬＩＭ１４８とに応答して、比信号Ｕ_Ｒ１５２を出力するように接続されている。スイッチオン期間生成器１２８は、比信号Ｕ_Ｒ１５２を受信し、比信号Ｕ_Ｒ１５２に応答して、オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}１５４を出力するように接続されている。図示されるように、駆動回路１３０は、オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}１５４とインダクタ検出信号１４２とを受信し、オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}１５４とインダクタ検出信号１４２とに応答して、ドライブ信号Ｕ_ＤＲ１３２を出力し得るように接続され得る。さらに、ドライブ信号Ｕ_ＤＲ１３２は、スイッチ電流検出信号１４１を受信して、スイッチ電流検出信号１４１に応答するようにさらに接続され得る。スイッチ１１０は、スイッチ１１０の制御端子（例えばゲート）においてドライブ信号Ｕ_ＤＲ１３２を受信するように接続され得る。

【0018】

動作時、限界対谷比回路１７５は、スイッチのスイッチ電流を検出したことに応答して、比信号Ｕ_Ｒ１５２を生成する。特に、比較器１２２と比較器１２４とは、スイッチ電流Ｉ_ＳＷ１３４（スイッチ電流検出信号１４１により提供される）を、谷限界Ｘ％×Ｉ_ＬＩＭ１４６と電流限界値Ｉ_ＬＩＭ１４４と比較する。谷信号Ｕ_{ＶＡＬＬＥＹ}１５０と限界信号Ｕ_ＬＩＭ１４８との両方が、論理ハイセクションと論理ローセクションとの長さが変化する方形パルス波形であり得る。示される例において、ピークスイッチ電流Ｉ_ＳＷ１３４が谷限界Ｘ％×Ｉ_ＬＩＭ１４６未満（谷セクションと呼ばれる）であるとき、谷信号Ｕ_{ＶＡＬＬＥＹ}１５０が論理ハイであり、ピークスイッチ電流Ｉ_ＳＷ１３４が電流限界値Ｉ_ＬＩＭ１４４以上（限界セクションと呼ばれる）であるとき、限界信号Ｕ_ＬＩＭ１４８が論理ハイである。従って、谷信号Ｕ_{ＶＡＬＬＥＹ}１５０は、ピークスイッチ電流Ｉ_ＳＷ１３４が谷限界Ｘ％×Ｉ_ＬＩＭ１４６未満である時間長を表し得、限界信号Ｕ_ＬＩＭ１４８は、ピークスイッチ電流Ｉ_ＳＷ１３４が電流限界値Ｉ_ＬＩＭ１４４以上である時間長を表し得る。

【0019】

限界対谷比判定ブロック１２６は、限界信号Ｕ_ＬＩＭ１４８が論理ハイである時間長と、谷信号Ｕ_{ＶＡＬＬＥＹ}１５０が論理ハイである時間長との間の比（Ｋ：１）を判定する。言い換えると、限界対谷比判定ブロック１２６は、ピークスイッチ電流Ｉ_ＳＷ１３４が谷限界Ｘ％×Ｉ_ＬＩＭ１４６未満である時間長に対するピークスイッチ電流Ｉ_ＳＷ１３４が電流限界値Ｉ_ＬＩＭ１４４以上である時間長の比を判定する。判定された比は、比信号Ｕ_Ｒ１５２としてスイッチオン期間生成器１２８に出力される。そのため、比信号Ｕ_Ｒ１５２は、スイッチ電流がスイッチ電流限界以上である第１の時間長と、スイッチ電流がスイッチ電流限界の一部であるスイッチ電流の谷以下である第２の時間長との間の時間比を表す。さらに、限界対谷比判定ブロック１２６は、さらに、比が設定値Ｋ：１より大きいか小さいか判定し得る。出力される比信号Ｕ_Ｒ１５２は、判定された比が設定値Ｋ：１より大きいか小さいかも示し得る。

【0020】

スイッチオン期間生成器１２８は、受信された比信号Ｕ_Ｒ１５２に応答して、オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}１５４を増加または減少させ得る。一例において、判定された比が設定値Ｋ：１より大きい場合、オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}１５４は、減少され得る。判定された比が設定値Ｋ：１未満である場合、オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}１５４は、増加され得る。ピークスイッチ電流Ｉ_ＳＷ１３４の包絡線は、限界セクションと谷セクションとの間の比により特徴付けられ得る。谷セクションに対する限界セクションの比がより大きいことは、谷セクションに対する限界セクションの比がより小さい場合に比べて、電力伝達がより大きいが、ＴＨＤが高いことに対応し得る。比は、設定値Ｋ：１に調節され得、設定値は、設計者により選択された所定の値であり得る。さらに説明するように、一例において値Ｋは、タイマーがカウントする速度を設定することにより設定され得る。他の例において、値Ｋが、閾値として設定され得る。他の例において、値Ｋは、デジタルワードとして記憶され得る。オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}１５４を増加または減少させることにより、限界セクションと谷セクションとの間の比が調節され得る。例えば、オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}１５４における増加は、限界セクションと谷セクションとの間の比における増加をもたらし得、オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}１５４における減少は、限界セクションと谷セクションとの間の比の減少をもたらし得る。

【0021】

駆動回路１３０は、オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}１５４とインダクタ検出信号１４２とスイッチ電流検出信号１４１とに応答して、ドライブ信号Ｕ_ＤＲ１３２を出力し得る。ドライブ信号Ｕ_ＤＲ１３２は、論理ハイセクションと論理ローセクションとの長さが変化する方形パルス波形であり得る。一例において、ドライブ信号Ｕ_ＤＲ１３２が論理ハイであるとき、電力スイッチ１１０がオンであり、逆も同様である。エネルギー伝達素子Ｌ１ １１２におけるエネルギーが実質的にゼロであるとき、コントローラー１２０は、臨界モードで動作して、電力スイッチ１１０をオンに切り替え得る。駆動回路１３０は、インダクタ電流Ｉ_Ｌ１３６またはインダクタ電圧Ｖ_Ｌ１３７が実質的にゼロに等しいとき、エネルギー伝達素子Ｌ１ １１２におけるエネルギーが実質的にゼロであると判定し得る。一例において、駆動回路は、インダクタ電流Ｉ_Ｌ１３６またはインダクタ電圧Ｖ_Ｌ１３７（インダクタ検出信号１４２により提供される）が閾値未満であるとき、電力スイッチ１１０をオンに切り替え得る。駆動回路１３０は、検出されたスイッチ電流Ｉ_ＳＷ１３４（インダクタ検出信号１４２またはスイッチ電流検出信号１４１により提供され得る）が電流限界値Ｉ_ＬＩＭ１４４に既に達しているとき、または、電力スイッチ１１０のオン期間がオン期間閾値Ｕ_{ＴＯＮ＿Ｍ}１５４に既に達しているとき、電力スイッチ１１０をオフに切り替える。従って、オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}１５４の増加または減少は、限界セクションと谷セクションとの間の比を調節し得る。

【0022】

図２Ａは、入力電圧Ｖ_ＩＮ２０６と、スイッチ電流Ｉ_ＳＷ２３４と、インダクタ電流Ｉ_Ｌ２３６との例示的な波形のタイミング図２００を示す。さらに、図２Ａに、電流限界値Ｉ_ＬＩＭ２４４と、谷限界Ｘ％×Ｉ_ＬＩＭ２４６と、ハーフラインサイクルＴ_ＨＬ２５６と、包絡線２５８と、傾きｍ１ ２６０とを示す。入力電圧Ｖ_ＩＮ２０６と、スイッチ電流Ｉ_ＳＷ２３４と、インダクタ電流Ｉ_Ｌ２３６と、電流限界値Ｉ_ＬＩＭ２４４と、谷限界Ｘ％×Ｉ_ＬＩＭ２４６とは、図１に関連して説明した、同様に命名して番号付けした要素の一例であり得る。窓２０１及び２０３は、図２Ｂ及び２Ｃに関連して、さらに説明される。

【0023】

一般的に、交流入力電圧Ｖ_ＡＣは、フルラインサイクルＴ_ＦＬと呼ばれる周期をもつ正弦波形である。数学的に、

【数1】

であり、Ｖ_Ｐが交流入力電圧Ｖ_ＡＣのピーク電圧であり、ｆ_Ｌが交流入力電圧Ｖ_ＡＣの周波数である。示される入力電圧Ｖ_ＩＮ２０６は、実質的に整流された交流入力電圧Ｖ_ＡＣであり、すなわち、数学的に、

【数2】

である。フルラインサイクルＴ_ＦＬは、ライン周波数ｆ_Ｌの逆数であり、すなわち、数学的に、

【数3】

であることが理解されるべきである。さらに、ハーフラインサイクルＴ_ＨＬ２５６は、ライン周波数の２倍の逆数であり、すなわち、数学的に、

【数4】

である。図示されるように、入力電圧Ｖ_ＩＮ２０６は、実質的にゼロに達し、ハーフラインサイクルＴ_ＨＬ２５６は、２つの後続のゼロに近い交差の間の時間長であり得る。

【0024】

スイッチ電流Ｉ_ＳＷ２３４とインダクタ電流Ｉ_Ｌ２３６とは、一般的に三角波形であるが、それらは、スイッチ電流Ｉ_ＳＷ２３４とインダクタ電流Ｉ_Ｌ２３６とのスイッチ周波数ｆ_ＳＷがライン周波数ｆ_Ｌとライン周波数の２倍２ｆ_Ｌとより大きいので、細い線として示される。より太い線は、スイッチ電流Ｉ_ＳＷ２３４とインダクタ電流Ｉ_Ｌ２３６とのピーク許容値により規定される包絡線２５８を表す。さらに、図１に関連して示される電力変換装置１００の場合、電力スイッチ１１０がオンであり導通しているとき、インダクタ電流Ｉ_Ｌ２３６は、スイッチ電流Ｉ_ＳＷ２３４に実質的に等しい。

【0025】

示される包絡線２５８は、実質的に台形である。しかし、包絡線は、また、長方形または三角形であり得る。上述のとおり、包絡線２５８の形状は、図２Ｂと図２Ｃに関連してさらに示される電流限界値Ｉ_ＬＩＭ２４４とオン期間閾値Ｔ_ＯＮ＿Ｍ２５４との値により特徴付けられ得る。例えば、より小さな電流限界値Ｉ_ＬＩＭ２４４が、長方形の包絡線をもたらし得る一方で、より大きな電流限界値Ｉ_ＬＩＭ２４４は、三角形の包絡線をもたらし得る。より長いオン期間閾値Ｔ_ＯＮ＿Ｍ２５４は、より長方形の包絡線をもたらし得る一方で、より短いオン期間閾値Ｔ_ＯＮ＿Ｍ２５４は、三角形の包絡線をもたらし得る。包絡線２５８の形状は、また、スイッチ電流Ｉ_ＳＷ２３４のピーク値の時間長により特徴付けられ得、またはインダクタ電流Ｉ_Ｌ２３６は、電流限界値Ｉ_ＬＩＭ２４４に実質的に等しく、かつ、谷限界Ｘ％×Ｉ_ＬＩＭ２４６未満である。さらに、包絡線２５８は、包絡線が実質的に一定であるセクションをもち得、傾きｍ１ ２６０で実質的に増加するか、または実質的に減少する。一例において、包絡線は、傾き−ｍ１で実質的に減少する。

【0026】

図２Ｂは、図２Ａの窓２０１におけるスイッチ電流Ｉ_ＳＷ２３４とインダクタ電流Ｉ_Ｌ２３６とを示す。包絡線２５８が増加しているか、または減少しているとき、コントローラーは、一定のオン期間モードで動作中であり得る。電力スイッチがオンに切り替わり、スイッチ電流Ｉ_ＳＷ２３４とインダクタ電流Ｉ_Ｌ２３６とが増加する。スイッチ電流Ｉ_ＳＷ２３４とインダクタ電流Ｉ_Ｌ２３６とが増加する速度は、図１に示す電力変換装置における入力電圧Ｖ_ＩＮと出力電圧Ｖ_Ｏとの間の差分に比例する。示される例示的な窓２０１において、スイッチ電流Ｉ_ＳＷ２３４とインダクタ電流Ｉ_Ｌ２３６とが電流限界値Ｉ_ＬＩＭ２４４に達する前に、オン期間閾値ｔ_ＯＮ＿Ｍ２５４に達する。これは、入力電圧Ｖ_ＩＮ２０６の値に部分的に起因する。従って、電力スイッチ１１０のオン期間は、オン期間閾値ｔ_ＯＮ＿Ｍ２５４に実質的に等しい。

【0027】

スイッチがオフに切り替わると、スイッチ電流Ｉ_ＳＷ２３４は、実質的にゼロに等しく、インダクタ電流Ｉ_Ｌ２３６が減少し始める。臨界導通モードで動作する電力変換装置とコントローラーとの場合、エネルギー伝達素子にエネルギーがないと、電力スイッチがオンに切り替わる。図２Ｂに示すように、インダクタ電流Ｉ_Ｌ２３６がゼロに達すると、電力スイッチがオンに切り替わり、スイッチ電流Ｉ_ＳＷ２３４とインダクタ電流Ｉ_Ｌ２３６とが再度、増加し始める。図２Ｂの場合、オフ期間Ｔ_ＯＦＦ２６１は、インダクタ電流Ｉ_Ｌ２３６が実質的にゼロに達するのにかかる時間長である。インダクタ電流が減少する速度は、出力電圧Ｖ_Ｏの値に部分的に起因する。スイッチング周期Ｔ_ＳＷ２５７は、電力スイッチのオン期間Ｔ_ＯＮ（オン期間閾値ｔ_ＯＮ＿Ｍ２５４に実質的に等しい）とオフ期間Ｔ_ＯＦＦ２６１との合計として示される。スイッチング周期Ｔ_ＳＷ２５７は、ハーフラインサイクルＴ_ＨＬ２５６よりはるかに短い。同様に、減少する包絡線２５８のうちの複数の部分について、電力スイッチのオン期間は、オン期間閾値Ｔ_ＯＮ＿Ｍ２５４に実質的に等しい。

【0028】

スイッチ電流Ｉ_ＳＷ２３４とインダクタ電流Ｉ_Ｌ２３６とのピーク値の包絡線２５８は、傾きｍ１ ２６０で増加するものとして示される。傾きｍ１ ２６０の値は、オン期間閾値Ｔ_ＯＮ＿Ｍ２５４に比例する。一例において、オン期間閾値Ｔ_ＯＮ＿Ｍ２５４が増加するにつれて、傾きｍ１ ２６０が増加する。上述のとおり、一実施形態において、オン期間閾値Ｔ_ＯＮ＿Ｍ２５４の値は、スイッチ電流Ｉ_ＳＷ２３４またはインダクタ電流Ｉ_Ｌ２３６のピーク値が電流限界値Ｉ_ＬＩＭ２４４に実質的に等しい時間長と、谷限界Ｘ％×Ｉ_ＬＩＭ２４６未満である時間長との間の比に応答して変わり得る。例えば、オン期間閾値Ｔ_ＯＮ＿Ｍ２５４は、比が設定値Ｋより大きい場合に下げられ得、比が設定値Ｋ未満である場合に上げられる。

【0029】

図２Ｃは、図２Ａの窓２０３における、スイッチ電流Ｉ_ＳＷ２３４とインダクタ電流Ｉ_Ｌ２３６とを示す。包絡線２５８が電流限界値Ｉ_ＬＩＭ２４４に実質的に等しいとき、コントローラーは、定電流モードで動作中であり得る。図２Ｃに示すスイッチ電流Ｉ_ＳＷ２３４とインダクタ電流Ｉ_Ｌ２３６との特性は、図２Ｂに示すスイッチ電流Ｉ_ＳＷ２３４とインダクタ電流Ｉ_Ｌ２３６との特性と同様であるが、スイッチ電流Ｉ_ＳＷ２３４とインダクタ電流Ｉ_Ｌ２３６とは、オン期間閾値Ｔ_ＯＮ＿Ｍ２５４に達する前に電流限界値Ｉ_ＬＩＭ２４４に達する。従って、オン期間Ｔ_ＯＮ２６２は、オン期間閾値Ｔ_ＯＮ＿Ｍ２５４未満である。これは、入力電圧Ｖ_ＩＮ２０６の値に部分的に起因する。入力電圧Ｖ_ＩＮ２０６の値が大きい程、オン期間閾値Ｔ_ＯＮ＿Ｍ２５４前に電流限界値Ｉ_ＬＩＭ２４４に達する可能性が高い。

【0030】

図３は、スイッチ電流Ｉ_ＳＷ３３４と、インダクタ電流Ｉ_Ｌ３３６と、限界信号Ｕ_ＬＩＭ３４８と、谷信号Ｕ_{ＶＡＬＬＥＹ}３５０との例示的な波形のタイミング図３００を示す。さらに図３には、電流限界値Ｉ_ＬＩＭ３４４と、谷限界Ｘ％×Ｉ_ＬＩＭ３４６と、包絡線３５８と、傾きｍ１ ３６０と、限界セクションＴ_ＬＩＭ３４９と、谷セクションＴ_ＶＬＹ３５１とを示す。スイッチ電流Ｉ_ＳＷ３３４と、インダクタ電流Ｉ_Ｌ３３６と、限界信号Ｕ_ＬＩＭ３４８と、谷信号Ｕ_{ＶＡＬＬＥＹ}３５０と、電流限界値Ｉ_ＬＩＭ３４４と、谷限界Ｘ％×Ｉ_ＬＩＭ３４６と、包絡線３５８と、傾きｍ１ ３６０と、限界セクションＴ_ＬＩＭ３４９と、谷セクションＴ_ＶＬＹ３５１とは、図１と図２Ａと図２Ｂと図２Ｃとに関連して説明した、同様に命名して番号付けした要素の一例であり得る。

【0031】

限界信号Ｕ_ＬＩＭ３４８と谷信号Ｕ_{ＶＡＬＬＥＹ}３５０とは、図１に示す比較器１２４と比較器１２２とから出力され得る。上述のとおり、比較器１２２と比較器１２４とは、スイッチ電流Ｉ_ＳＷ３３４（または、任意選択的にインダクタ電流Ｉ_Ｌ３３６）のピーク値を、谷限界Ｘ％×Ｉ_ＬＩＭ３４６と電流限界値Ｉ_ＬＩＭ３４４と比較する。示される例において、スイッチ電流Ｉ_ＳＷ３３４のピーク値（または任意選択的にインダクタ電流Ｉ_Ｌ３３６）が、電流限界値Ｉ_ＬＩＭ３４４に実質的に等しいとき、限界信号Ｕ_ＬＩＭ３４８が論理ハイである。限界信号Ｕ_ＬＩＭ３４８が論理ハイである時間長は、限界セクションＴ_ＬＩＭ３４９と呼ばれ得る。または、言い換えると、限界セクションＴ_ＬＩＭ３４９は、スイッチ電流Ｉ_ＳＷ３３４のピーク値が電流限界値Ｉ_ＬＩＭ３４４に実質的に等しい時間長であり得る。示される例において、ピークスイッチ電流Ｉ_ＳＷ３３４（または任意選択的にインダクタ電流Ｉ_Ｌ３３６）が谷限界Ｘ％×Ｉ_ＬＩＭ３４６未満であるとき、谷信号Ｕ_{ＶＡＬＬＥＹ}３５０は、論理ハイである。谷信号Ｕ_{ＶＡＬＬＥＹ}３５０が論理ハイである時間長は、谷セクションＴ_ＶＬＹ３５１と呼ばれ得る。または、言い換えると、谷セクションＴ_ＶＬＹ３５１はピークスイッチ電流Ｉ_ＳＷ３３４が谷限界Ｘ％×Ｉ_ＬＩＭ３４６未満である時間長であり得る。

【0032】

傾きｍ１ ３６０は、限界セクションＴ_ＬＩＭ３４９と谷セクションＴ_ＶＬＹ３５１との間の比に比例し得、傾きｍ１ ３６０は、また、オン期間閾値Ｔ_ＯＮ＿Ｍに比例し得る。従って、オン期間閾値Ｔ_ＯＮ＿Ｍは、限界セクションＴ_ＬＩＭ３４９と谷セクションＴ_ＶＬＹ３５１との間の比に比例し得る。例示的実施形態は、限界セクションＴ_ＬＩＭ３４９と谷セクションＴ_ＶＬＹ３５１との間の比を判定し、オン期間閾値Ｔ_ＯＮ＿Ｍを変化させ得る。比が設定値Ｋより大きい場合、オン期間閾値Ｔ_ＯＮ＿Ｍ２５４が下げられ得、逆も同様であり、限界セクションＴ_ＬＩＭ３４９と谷セクションＴ_ＶＬＹ３５１との間の比は、設定値に調節され得る。

【0033】

図４は、本開示の実施形態に係る、限界セクションＴ_ＬＩＭと谷セクションＴ_ＶＬＹとの間の比に応答してオン期間閾値Ｔ_ＯＮ＿Ｍを判定する、例示的なプロセス４００を示すフロー図である。プロセス４００において一部またはすべてのプロセスブロックが現れる順序は、限定するものとみなしてはならない。むしろ、本開示の利益を受ける当業者は、いくつかのプロセスブロックが、示されない様々な順序で、また、さらには並列に実施され得ることを理解するはずである。

【0034】

プロセスは、ブロック４０５から始まり、ブロック４０５において、電流ハーフラインサイクルＴ_ＨＬにおいてピークスイッチ電流Ｉ_ＳＷが電流限界値Ｉ_ＬＩＭ以上である時間長が判定され、この時間長は、また、限界セクションＴ_ＬＩＭと呼ばれる。ブロック４１０において、電流ハーフラインサイクルＴ_ＨＬにおけるピークスイッチ電流Ｉ_ＳＷが谷限界Ｘ％Ｉ_ＬＩＭ以下である時間長が判定され、この時間長は、また、谷セクションＴ_ＶＬＹと呼ばれる。次のブロック４１５において、限界セクションＴ_ＬＩＭと谷セクションＴ_ＶＬＹとの間の比（Ｕ_Ｒ）が判定される。

【0035】

プロセスがブロック４２０に進み、ブロック４２０において、比（Ｕ_Ｒ）が設定値Ｋ：１より大きいか判定される。比（Ｕ_Ｒ）が設定値Ｋ：１より大きい場合、プロセスがブロック４２５に進み、次のハーフラインサイクルＴ_ＨＬにおけるオン期間閾値Ｔ_ＯＮ＿Ｍが下げられる。オン期間閾値Ｔ_ＯＮ＿Ｍが下げられると、プロセスがブロック４０５に戻る。

【0036】

しかし、比（Ｕ_Ｒ）が設定値Ｋ：１以下である場合、プロセスがブロック４３０に進む。ブロック４３０において、比（Ｕ_Ｒ）が設定値Ｋ：１未満であるか判定される。比（Ｕ_Ｒ）が設定値Ｋ：１未満である場合、プロセスがブロック４３５に進み、次のハーフラインサイクルＴ_ＨＬにおけるオン期間閾値Ｔ_ＯＮ＿Ｍが上げられる。オン期間閾値Ｔ_ＯＮ＿Ｍが上げられると、プロセスがブロック４０５に戻る。

【0037】

図５は、比較器５２２と比較器５２４と、比判定回路５２６（カウンター５２６として示される）と、オン期間生成器５２８と、駆動回路５３０とを含む例示的なコントローラー５００を示す。オン期間生成器５２８は、参照表５６６とデジタル・アナログ変換器（ＤＡＣ：ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ ｃｏｎｖｅｒｔｅｒ）５６８とを含むものとして示されている。駆動回路５３０は、オン期間トリガ回路５７０と、比較器５７２と比較器５７４と、ＯＲゲート５７６と、ＳＲラッチ５７８と、キャパシタンス５８２とを含むものとして示されている。さらに、図５に、ドライブ信号Ｕ_ＤＲ５３２と、スイッチ電流検出信号５４１と、インダクタ検出信号５４２と、電流限界値Ｉ_ＬＩＭ５４４と、谷限界Ｘ％Ｉ_ＬＩＭ５４６と、限界信号Ｕ_ＬＩＭ５４８と、谷信号Ｕ_{ＶＡＬＬＥＹ}５５０と、比信号Ｕ_Ｒ５５２と、オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}５５４と、ハーフラインサイクルＴ_ＨＬ５５６と、クロック信号Ｔ_ＣＬＫと、基準電圧Ｖ_ＲＥＦ５８０とが図示されている。

【0038】

一例において、コントローラー５００は、臨界モードで動作し、エネルギー伝達素子におけるエネルギーが実質的にゼロであるときに、電力スイッチをオンに切り替える。駆動回路５３０は、インダクタ検出信号５４２を受信して、インダクタ電流Ｉ_Ｌが実質的にゼロに等しいとき、または、インダクタ電圧Ｖ_Ｌが閾値未満であるとき、エネルギー伝達素子Ｌ１におけるエネルギーが実質的にゼロであるか判定するオン期間トリガ回路５７０を含むものとして図示される。図示されるように、駆動回路５３０は、オン期間トリガ回路５７０の出力を（Ｓ入力において）受信して、ドライブ信号Ｕ_ＤＲ５３２を出力するように接続されたラッチ５７８をさらに含む。動作時、エネルギー伝達素子Ｌ１におけるエネルギーが実質的にゼロであるとオン期間トリガ回路５７０が判定したとき、ラッチ５７８がセットされ、ドライブ信号Ｕ_ＤＲ５３２が論理ハイ値に遷移して、電力スイッチをオンに切り替える。

【0039】

スイッチ電流検出信号５４１またはオン期間閾値Ｕ_{ＴＯＮ＿Ｍ}５５４に応答して、ラッチ５７８がリセットされて電力スイッチをオフに切り替え得る。駆動回路は、比較器５７２と比較器５７４とを含む。比較器５７２は、スイッチ電流検出信号５４１（非反転入力において）と、電流限界値Ｉ_ＬＩＭ５４４（反転入力において）とを受信するように接続されている。比較器５７４は、オン期間閾値Ｕ_{ＴＯＮ＿Ｍ}５５４（非反転入力において）と、基準電圧Ｖ_ＲＥＦ５８０（反転入力において）とを受信するように接続されている。比較器５７２と比較器５７４との出力は、ＯＲゲート５７６の入力に接続されている。ＯＲゲート５７６の出力は、ラッチ５７８により（Ｒ入力において）受信される。検出されたスイッチ電流Ｉ_ＳＷ（インダクタ検出信号５４２またはスイッチ電流検出信号５４１により提供され得る）が電流限界値Ｉ_ＬＩＭ５４４に既に達しているとき、または、電力スイッチのオン期間がオン期間閾値Ｕ_{ＴＯＮ＿Ｍ}５５４に既に達しているとき、駆動回路５３０が、電力スイッチをオフに切り替える。図５に示す例において、スイッチ電流検出信号５４１により提供される検出されたスイッチ電流Ｉ_ＳＷが電流限界値Ｉ_ＬＩＭ５４４に既に達しているとき、または、オン期間閾値Ｉ_{ＴＯＮ＿Ｍ}５５４の電流信号が、基準電圧Ｖ_ＲＥＦ５８０に既に達しているとき、ラッチ５７８がリセットされる。

【0040】

図示されるように、駆動回路５３０は、キャパシタンス５８２と戻り５１１とをさらに含む。キャパシタンス５８２は、比較器５７４の非反転入力と戻り５１１とに接続されている。一例において、駆動回路５２０により受信されるオン期間閾値Ｉ_{ＴＯＮ＿Ｍ}５５４は、電流信号であり得る。キャパシタンス５８２が蓄電する速度は、オン期間閾値Ｉ_{ＴＯＮ＿Ｍ}５５４の電流信号の値によって部分的に定まる。値が大きい程、コンデンサ５８２がより速く蓄電し、キャパシタンス５８２にかかる電圧がより速く基準電圧Ｖ_ＲＥＦ５８０に達して、ラッチ５７８がリセットされる。従って、より大きなオン期間閾値Ｉ_{ＴＯＮ＿Ｍ}５５４の電流信号の値は、より短い電力スイッチのオン期間閾値をもたらし、逆も同様である。言い換えると、キャパシタンス５８２にかかる電圧が基準電圧Ｖ_ＲＥＦ５８０に達するのにかかる時間が、実質的にオン期間閾値である。従って、電流信号５５４の値が、キャパシタンス５８２にかかる電圧が基準電圧Ｖ_ＲＥＦ５８０に達するのにかかる時間の長さを決定するので、オン期間閾値Ｉ_{ＴＯＮ＿Ｍ}５５４の電流信号は、オン期間閾値を表す。基準電圧Ｖ_ＲＥＦ５８０に達するキャパシタンス５８２にかかる電圧は、オン期間閾値Ｔ_ＯＮ＿Ｍに既に達していることを示し、比較器５７４の出力が実質的に論理ハイであり、これが、ラッチ５７８をリセットし、電力スイッチをオフに切り替える。

【0041】

オン期間閾値Ｉ_{ＴＯＮ＿Ｍ}５５４の電流信号の値（及び、それ自体がオン期間閾値である）は、限界セクションと谷セクションとの間の比を比較することにより判定され得る。コントローラー５２０は、比較器５２２と比較器５２４と、限界対谷比判定ブロック５２６とをさらに含む。比較器５２２と比較器５２４とは、スイッチ電流検出信号５４１を（それぞれ、反転入力と非反転入力とにおいて）受信するように接続されている。しかし、インダクタ検出信号５４２がスイッチ電流Ｉ_ＳＷ１３４も表し得ることと、比較器５２２と比較器５２４とが、インダクタ検出信号５４２を受信し得ることとが理解されるべきである。上記と同様に、比較器５２２と比較器５２４とは、それぞれ、非反転入力と反転入力とにおいて、谷限界Ｘ％Ｉ_ＬＩＭ５４６と電流限界値Ｉ_ＬＩＭ５４４とを受信する。比較器５２２の出力は、谷信号Ｕ_{ＶＡＬＬＥＹ}５５０と呼ばれ得、ピークスイッチ電流Ｉ_ＳＷが谷限界Ｘ％Ｉ_ＬＩＭ５４６未満である時間長を表す。比較器５２４の出力は、限界信号Ｕ_ＬＩＭ５４８と呼ばれ得、ピークスイッチ電流Ｉ_ＳＷが電流限界値Ｉ_ＬＩＭ５４４に達する時間長を表し得る。

【0042】

図５に示す限界対谷比判定ブロック５２６は、Ｍビットカウンター５２６として例示され得る。カウンター５２６は、ビットＢＭ、ＢＭ−１、…Ｂ２、Ｂ１として例示された内部カウントをもち、ＢＭが最上位ビット（ＭＳＢ：ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）であり、Ｂ１が最下位ビット（ＬＳＢ：ｌｅａｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）である。示される例において、カウンター５２６は、谷信号Ｕ_{ＶＡＬＬＥＹ}５５０をそのアップ入力（Ｕ）において受信し、限界信号Ｕ_ＬＩＭ５４８をそのダウン入力（Ｄ）において受信する。カウンター５２６は、論理ハイ値がそのダウン入力（Ｄ）において受信されたとき、その内部カウントをデクリメントし、そのアップ入力（Ｕ）において論理ハイ値が受信されたとき、その内部カウントをインクリメントする。言い換えると、カウンター５２６は、谷信号Ｕ_{ＶＡＬＬＥＹ}５５０が論理ハイであるとき、その内部カウントをインクリメントし、限界信号Ｕ_{ＬＩＭＩＴ}５４８が論理ハイであるとき、その内部カウントをデクリメントする。一例において、カウンター５２６の内部カウントは、カウンター５２６の総値の半分にプリセット／リセットする。例示的な８ビットカウンターの場合、１つのカウントアップまたはカウントダウンが、８ビットカウンターのＭＳＢをトグルするように、カウンターが１２８にプリセット／リセットされる。

【0043】

カウンター５２６がその内部値に対してインクリメントとデクリメントとを行う速度は、そのクロック入力において受信されたクロック信号５６４により制御される。クロック信号５６４は、論理ハイ値まで増加して論理ロー値まで急速に低下するパルス波形をもち得る。前エッジ間の時間は、クロック信号５６４の周波数であり得る。示される例において、クロック信号５６４は、クロック周波数ｆ_ＣＬＫと分数クロック周波数ｆ_ＣＬＫ／Ｋとの２つの周波数をもち得る。周波数が実質的にクロック周波数ｆ_ＣＬＫであるとき、前エッジ間の時間は、クロック周期Ｔ_ＣＬＫである。周波数が実質的に分数クロック周波数ｆ_ＣＬＫ／Ｋであるとき、前エッジ間の時間は、クロック周期の倍数Ｋ×Ｔ_ＣＬＫである。Ｋの値は、実質的に、限界信号Ｕ_ＬＩＭ５４８と谷信号Ｕ_{ＶＡＬＬＥＹ}５５０との間の所望の比であり得る。

【0044】

一例において、谷信号Ｕ_{ＶＡＬＬＥＹ}５５０が論理ハイであるとき、クロック信号５６４の周波数が実質的にクロック周波数ｆ_ＣＬＫであり、限界信号Ｕ_ＬＩＭ５４８が論理ハイであるとき、クロック信号５６４の周波数が実質的に分数クロック周波数ｆ_ＣＬＫ／Ｋである。従って、カウンター５２６がインクリメントする速度は、カウンター５２６がデクリメントする速度よりＫ倍速い。カウンター５２６は、カウンターのリセット入力において受信されたハーフラインサイクルＴ_ＨＬ／ｆ_ＨＬ５５６の終わりにリセットする。ＭＳＢ ＢＭは、カウンター５２６から比信号Ｕ_Ｒ５５２として出力される。限界信号Ｕ_ＬＩＭ５４８と谷信号Ｕ_{ＶＡＬＬＥＹ}５５０との間の比が、比Ｋより大きい（従って、カウンター５２６がカウントアップを上回ってカウントダウンした）場合、ビットＢＭ（すなわち、比信号Ｕ_Ｒ５５２）は論理ローである。限界信号Ｕ_ＬＩＭ５４８と谷信号Ｕ_{ＶＡＬＬＥＹ}５５０との間の比が比Ｋ未満である（従って、カウンターがカウントアップを上回ってカウントダウンした）場合、ビットＢＭ（すなわち、比信号Ｕ_Ｒ５５２）は、論理ハイである。上述のとおり、限界信号Ｕ_ＬＩＭ５４８と谷信号Ｕ_{ＶＡＬＬＥＹ}５５０との間の比がＫより大きいか、またはＫ未満であるときＭＳＢ ＢＭがトグルされるように、カウンター５２６の内部カウントがカウンター５２６の総値の半分にプリセット／リセットされる。

【0045】

スイッチオン期間生成器５２８は、参照表５６６とＤＡＣ５６８とを含むものとして図示される。スイッチオン期間生成器５２８は、受信された比信号Ｕ_Ｒ５５２に応答して、オン期間閾値を増加または減少させ得る。示される例において、参照表５６６は、オン期間閾値に対する値を記憶し得る。記憶された値の各々は、参照表５６６のアドレス（または状態）に関連（または対応）する。比信号Ｕ_Ｒ５５２は、参照表５６６のアップデート入力において受信され得る。参照表５６６が入っているアドレス（または状態）は、比信号Ｕ_Ｒ５５２によりアップデートされ得る。一例において、比信号Ｕ_Ｒ５５２の論理ハイ値（限界信号Ｕ_ＬＩＭ５４８と谷信号Ｕ_{ＶＡＬＬＥＹ}５５０との間の比が比Ｋ未満であることを示す）は、参照表５６６が状態を増加させ、従って、オン期間閾値に対する値をインクリメントするようにトリガし得る。比信号Ｕ_Ｒ５５２の論理ロー値（限界信号Ｕ_ＬＩＭ５４８と谷信号Ｕ_{ＶＡＬＬＥＹ}５５０との間の比が比Ｋより大きいことを示す）は、参照表５６６が状態を減少させ、従って、オン期間閾値に対する値を減少するようにトリガし得る。オン期間閾値のデジタル表現は、ＤＡＣ５６８に信号Ｕ_ＤＴＯＮとして出力される。

【0046】

示される図において、ＤＡＣ５６８は、信号Ｕ_ＤＴＯＮを受信して、オン期間閾値を表す電流信号Ｉ_{ＴＯＮ＿Ｍ}５５４を出力する。示される例において、より大きなオン期間閾値Ｉ_{ＴＯＮ＿Ｍ}５５４の電流信号の値は、より短い電力スイッチのオン期間閾値をもたらし、逆も同様である。言い換えると、キャパシタンス５８２にかかる電圧が基準電圧Ｖ_ＲＥＦ５８０に達するのにかかる時間が、実質的にオン期間閾値である。従って、電流信号５５４の値が、キャパシタンス５８２にかかる電圧が基準電圧Ｖ_ＲＥＦ５８０に達するのにかかる時間の長さを決定するので、オン期間閾値Ｉ_{ＴＯＮ＿Ｍ}５５４の電流信号が、オン期間閾値を表す。キャパシタンス５８２にかかる電圧が基準電圧Ｖ_ＲＥＦ５８０に達したことは、オン期間閾値Ｔ_ＯＮ＿Ｍに既に達していることを示し、比較器５７４の出力が実質的に論理ハイであり、これがラッチ５７８をリセットし、電力スイッチをオフに切り替える。

【0047】

図６は、図５に示す参照表５６６の一例であり得る例示的な参照表６８５を示す。アドレス０において、オン期間閾値の値は、Ｕ_{ＴＯＮ＿Ｍ}（０）と表され得る。アドレス１において、オン期間閾値の値は、前のアドレス（アドレス０）におけるオン期間閾値の値と、前のアドレスにおけるオン期間閾値の値の割合（Ｚ％）との合計であり得、言い換えると：Ｕ_{ＴＯＮ＿Ｍ}（１）＝Ｕ_{ＴＯＮ＿Ｍ}（０）＋Ｚ％Ｕ_{ＴＯＮ＿Ｍ}（０）である。一例において、割合Ｚは、２と実質的に等しい値であり得る。アドレスの増加の各々において、現在のアドレスに関連したオン期間閾値の値は、前のアドレスにおけるオン期間閾値の値と、前のアドレスにおけるオン期間閾値の値の割合（Ｚ％）との合計であり得、すなわち：Ｕ_{ＴＯＮ＿Ｍ}（ｎ）＝Ｕ_{ＴＯＮ＿Ｍ}（ｎ−１）＋Ｚ％Ｕ_{ＴＯＮ＿Ｍ}（ｎ）である。従って、一例において状態間の変化は、一定でないものであり得る。他の例において、状態間の変化は、一定であり得る。

【0048】

図７Ａは、例示的な参照アドレス表の様々な状態におけるオン期間閾値の例示的な波形を示すグラフ７００である。図示されるように、オン期間閾値７５４は、アドレス／状態が増加するにつれて増加する。加えて、オン期間閾値７５４に関して示される波形は、非直線状である。図７Ｂは、電力変換装置により受信されるピーク入力電圧Ｖ_{ＩＮ＿ＰＥＡＫ}７０６と共に、オン期間閾値７５４がどのように変化し得るかを示すグラフ７０１を示す。ピーク入力電圧Ｖ_{ＩＮ＿ＰＥＡＫ}７０６が増加するにつれて、コントローラーによって定まるオン期間閾値７５４は、減少し得る。

【0049】

本発明に関して示す例についての上記の説明は、要約で説明している事項を含め、網羅的であることも、開示されている形態そのものに限定することも意図していない。本発明の特定の実施形態及び例は、本明細書において例示を目的として説明しているが、本発明のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、説明のために具体的で例示的な電圧、電流、周波数、出力範囲値、時間などを提示していることと、本発明の教示に従った他の実施形態及び実施例において他の値も使用し得ることとが理解される。

【0050】

これまでに説明したプロセスは、コンピュータソフトウェアとハードウェアとの観点で説明している。説明した技術は、機械により実行されたときに、説明した動作を機械に実施させる、有形または非一時的な機械（例えば、コンピュータ）で読み取り可能な記憶媒体内に具現化された、機械で実行可能な命令を構成し得る。さらに、プロセスは、例えば、特定用途向け集積回路（「ＡＳＩＣ」：ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）その他のハードウェア内で具現化され得る。

【0051】

有形かつ非一時的な機械読み取り可能記憶媒体は、機械（例えば、コンピュータ、ネットワーク装置、携帯情報端末、製造工具、１つ以上のプロセッサの集合を含むあらゆる装置など）によりアクセス可能な形態で情報を提供（すなわち、記憶）するあらゆる仕組みを含む。例えば、機械読み取り可能記憶媒体は、書き込み可能／書き込み不能媒体（例えば、読み取り専用メモリ（ＲＯＭ：ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）、ランダムアクセスメモリ（ＲＡＭ：ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、磁気ディスク記憶媒体、光記憶媒体、フラッシュメモリデバイスなど）を含む。

【0052】

示される本発明の実施形態の上記の説明は、要約で説明している事項を含め、網羅的であることも、本発明を開示している形態そのものに限定することも意図していない。本発明の特定の実施形態及び例は、本明細書において例示を目的として説明しているが、当業者が認識すると考えられる、本発明の範囲内での様々な変形が可能である。

【0053】

前述の詳細な説明を考慮して、本発明にこれらの変更がなされ得る。後述の請求項で使用される用語は、本発明を明細書に開示している特定の実施形態に限定するように解釈してはならない。むしろ、本発明の範囲は、後述の請求項により完全に定義するべきであり、確立された請求項の解釈の原則に従って解釈するべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【外国語明細書】

Limit-to-valley ratio circuitry in power converters
TECHNICAL FIELD
[0001] This disclosure relates generally to power converters, and in particular to power converters.

BACKGROUND INFORMATION
[0002] Electronic devices use power to operate. Switched mode power converters are commonly used due to their high efficiency, small size and low weight to power many of today’s electronics. Conventional wall sockets provide a high voltage alternating current. In a switching power converter, a high voltage alternating current (ac) input is converted to provide a well regulated direct current (dc) output through an energy transfer element to a load. In operation, a switch is utilized to provide the desired output by varying the duty cycle (typically the ratio of the ON time of the switch to the total switching period), varying the switching frequency, or varying the number of pulses per unit time of the switch in a power converter.
[0003] The power converter also includes a controller. The controller may control the switch in response to a sensed parameter of the power converter. Properties, such as efficiency, size, weight and cost are usually taken into account when designing a power converter and controller. Power converters and controllers may also be designed to meet standards set by regulatory agencies. For example, wall sockets provide an ac voltage which has a waveform conforming to standards of magnitude, frequency, and harmonic content. However, the characteristics of the current waveform drawn from the wall socket are determined by the power converter which receives the ac voltage. Regulatory agencies may set limits on magnitudes of specific frequency components of an ac current or limit the rms value of the current in accordance with the amount of power the wall socket provides. Power factor and total harmonic distortion (THD) may be used as measurements to determine if a power converter is meeting the standards set by regulatory agencies.

BRIEF DESCRIPTION OF THE DRAWINGS
[0004] Non-limiting and non-exhaustive embodiments of the invention are described with reference to the following figures, wherein like reference numerals refer to like parts throughout the various views unless otherwise specified.
[0005] FIG. 1 is a functional block diagram of an example power converter and controller for determining an on-time threshold in response to the ratio between a limit section and a valley section, in accordance with an embodiment of the disclosure.
[0006] FIG. 2A is a diagram illustrating example waveforms of an input voltage, a switch current, and an inductor current of FIG. 1, in accordance with an embodiment of the disclosure.
[0007] FIG. 2B is a diagram further illustrating an example switch current and inductor current of FIG. 2A, in accordance with an embodiment of the disclosure.
[0008] FIG. 2C is another diagram further illustrating an example switch current and inductor current of FIG. 2A, in accordance with an embodiment of the disclosure.
[0009] FIG. 3 is a diagram illustrating example waveforms of the switch current, inductor current, limit signal, and valley signal of FIG. 1, in accordance with an embodiment of the disclosure.
[0010] FIG. 4 is a flow diagram illustrating an example method of determining an on-time threshold in response to the ratio between a limit section and a valley section, in accordance with an embodiment of the disclosure.
[0011] FIG. 5 is a functional block diagram of an example controller of FIG. 1 for determining an on-time threshold in response to the ratio between a limit section and a valley section, in accordance with an embodiment of the disclosure.
[0012] FIG. 6 is a chart illustrating an example lookup address table of FIG. 5, in accordance with an embodiment of the disclosure.
[0013] FIG. 7A is a graph illustrating an example on-time threshold with the various states of the lookup address table of FIG. 5, in accordance with an embodiment of the disclosure.
[0014] FIG. 7B is a graph illustrating an example on-time threshold with the value of the peak input-voltage, in accordance with an embodiment of the disclosure.

DETAILED DESCRIPTION
[0015] Embodiments of a power converter, a controller for a power converter, and a method of operating a power converter are described herein. In the following description, numerous specific details are set forth to provide a thorough understanding of the embodiments. One skilled in the relevant art will recognize, however, that the techniques described herein can be practiced without one or more of the specific details, or with other methods, components, materials, etc. In other instances, well-known structures, materials, or operations are not shown or described in detail to avoid obscuring certain aspects.
[0016] Reference throughout this specification to “one embodiment” or “an embodiment” means that a particular feature, structure, or characteristic described in connection with the embodiment is included in at least one embodiment of the present invention. Thus, the appearances of the phrases “in one embodiment” or “in an embodiment” in various places throughout this specification are not necessarily all referring to the same embodiment. Furthermore, the particular features, structures, or characteristics may be combined in any suitable manner in one or more embodiments.
[0017] Power converters and controllers may be designed to maximize power factor and limit total harmonic distortion (THD). Power factor may be a measure of how closely the input ac current approaches the ideal. In other words, the power factor is the power from the outlet divided by the product of the rms current multiplied by the rms voltage. THD may be the ratio of the sum of the powers of all harmonic components of the power converter to the power of the fundamental frequency.
[0018] As mentioned, the power converter may provide an output through an energy transfer element utilizing a switch. The controller may control one or more parameters of the switch (such as on-time, off-time, duty cycle or the number of pulses per unit time) in response to one or more parameters of the power converter. In one example, a controller with power factor correction (PFC) may operate in critical conduction mode. For critical conduction mode, the switch is turned on once the current in the energy transfer element has substantially reached zero. In one example, the switch is turned off when the on-time of the switch has reached an on-time threshold or the switch current has reached the current limit.
[0019] For small values of the input voltage, the on-time threshold is generally reached before the switch current has reached the current limit. For large values of the input voltage, the switch current has generally reached the current limit before the on-time has reached an on-time threshold. The shape of the envelope of the peak switch current may be triangular, trapezoidal, or rectangular and may be partially determined by either the on-time threshold, current limit, or both. For example, a lower current limit may result in a rectangular shaped envelope while a large current limit may result in a triangular shaped envelope. A longer on-time threshold may result in a more rectangular shaped envelope while a shorter on-time threshold may result in a triangular shaped envelope. Greater output power may be delivered when the envelope shape is more rectangular, however THD may increase.
[0020] The envelope of the peak switch current may be characterized by the length of time which the peak switch current is substantially equal to the current limit and the length of time which the peak switch current is less than the valley limit. In one example, the valley limit is a percentage of the current limit. The length of time which the peak switch current is substantially equal to the current limit may be referred to as the limit section while the length of time which the peak switch current is less than the valley section may be referred to as the valley section. A larger ratio of the limit to valley section may correspond to greater power delivery but high THD as compared to a smaller ratio of the limit to valley section. Examples of the present invention may determine the ratio between the limit section and valley section. If the ratio is greater than a value, the on-time threshold may be decreased. If the ratio is less than the value, the on-time threshold may be increased. As such, the controller controls the switch such that the ratio of the limit section to valley section may be regulated to the value.
[0021] FIG. 1 illustrates a functional block diagram of an example power converter 100 that includes a rectifier 104, an input capacitor C_IN 108, an input return 111, a power switch 110, an energy transfer element 112 (exemplified as an inductor L1), a freewheeling diode D1 114, an output capacitor C_O 116, and a controller 120. The controller 120 is further illustrated as including limit-to-valley ratio circuitry 175, a switch on-time generator block 128, and a drive circuit 130. Limit-to-valley ratio circuitry 175 includes comparators 122 and 124, and a limit to valley ratio determination block 126. Further illustrated in FIG. 1 are an ac input voltage V_AC 102, an input voltage V_IN 106, a switch current I_SW 134, a drive signal U_DR 132, an inductor current I_L 136, an inductor voltage V_L 137, an output voltage V_O 138, an output current I_O 140, a switch current sense 141, an inductor sense signal 142, a current limit I_LIM 144, a valley limit X%*I_LIM 146, a limit signal U_LIM 148, a valley signal U_VALLEY 150, a ratio signal U_R 152, and an on-time threshold U_{TON_M} 154. The power converter 100 is coupled as a non-isolated buck converter. However, other power converter topologies or configurations may benefit from the teachings of the present disclosure. In addition, while the power converter is illustrated as a non-isolated power converter (e.g. dc current is able to flow between the input and the output of the power converter 100), it should be appreciated that isolated power converters may also be used.
[0022] The power converter 100 provides output power to the load 119 from an unregulated input voltage (e.g., the ac input voltage V_AC 102 or the input voltage V_IN 106). As shown, the rectifier 104 receives and rectifies the ac input voltage V_AC 102 to produce the input voltage V_IN 106. The input capacitor C_IN 108 is coupled to the rectifier 104 and filters the high frequency current from the power switch 110. For some applications, the input capacitor C_IN 108 may be large enough such that the input voltage V_IN 106 is a substantially dc voltage for every line cycle. However, for power supplies with power factor correction (PFC) or for driving an LED load, a small input capacitor C_IN 108 may be utilized to allow the input voltage V_IN 106 to substantially follow the rectified ac input voltage V_AC 102.
[0023] The input capacitor C_IN 108 is coupled to one end of the power switch 110. The other end of the power switch 110 is coupled to the energy transfer element L1 112 and the freewheeling diode D1 114. Both the energy transfer element L1 112 and the freewheeling diode D1 114 are coupled to the output capacitor C_O 116. An output is provided to the load 118 and may be provided as either an output voltage V_O 138, output current I_O 140, or a combination of the two. In one example, the load 118 may include an LED, an LED module, or an LED array.
[0024] The power converter 100 further includes circuitry to sense the energy transfer element L1 112 and provide the inductor sense signal 142, which is representative of the inductor current I_L 136, inductor voltage V_L 137, or both. The power converter 100 may also include circuitry to sense the switch current I_SW 134 and provide the switch current sense signal 141, which is representative of the switch current I_SW 134. In particular, the switch current sense signal 141 may be representative of the peak switch current I_SW 134. The inductor sense signal 142 may also be representative of the switch current I_SW 134 and/or peak switch current I_SW 134. In the example shown, the inductor current I_L 136 is substantially equal to the switch current I_SW 134 when the power switch 110 is conducting. The controller 120 is illustrated as receiving both the inductor sense signal 142 and the switch current sense signal 141, however, the received switch current sense signal 141 may be optional as the inductor sense signal 142 may also be representative of the switch current I_SW 134.
[0025] Controller 120 provides drive signal U_DR 132 to the power switch 110 to control various switching parameters of the power switch 110 to control the transfer of energy from the input to the output of power converter 100. Examples of such parameters may include switching frequency, switching period, duty cycle, respective ON and OFF times of the power switch 110, or varying the number of pulses per unit time of the power switch 110. In one example, the switch 110 may be a transistor such as a metal-oxide-semiconductor field-effect transistor (MOSFET). In another example, controller 120 may be implemented as a monolithic integrated circuit or may be implemented with discrete electrical components or a combination of discrete and integrated components. Controller 120 and power switch 110 can form part of an integrated circuit that is manufactured as either a hybrid or monolithic integrated circuit.
[0026] Controller 120 further includes comparators 122 and 124, limit to valley ratio determination block 126, switch on-time generator 128, and drive circuit 130. Comparators 122 and 124 are coupled to receive the switch current sense signal 141 (at the inverting and non-inverting inputs, respectively). However, the inductor sense signal 142 may also be representative of the switch current I_SW 134. As such, the comparators 122 and 124 may receive the inductor sense signal 142 instead of the switch current sense signal 141. As illustrated, valley comparator 122 also receives the valley limit X%*I_LIM 146 while limit comparator 124 receives the current limit I_LIM 144 (at the non-inverting and inverting inputs, respectively). In one example, the valley limit %*I_LIM 146 may be some percentage amount of the current limit I_LIM 144. For example, the valley limit 146 may be X% of the current limit 144. In one example, the valley limit 146 may be 30% of the current limit 144. Valley comparator 122 outputs the valley signal U_VALLEY 150 while the limit comparator 124 outputs the limit signal U_LIM 148. The limit to valley ratio determination block 126 is coupled to receive the valley signal U_VALLEY 150 and the limit signal U_LIM 148 and outputs the ratio signal U_R 152 in response to the valley signal U_VALLEY 150 and the limit signal U_LIM 148. The switch on-time generator 128 is coupled to receive the ratio signal U_R 152 and outputs the on-time threshold U_{TON_M} 154 in response to the ratio signal U_R 152. As illustrated, the drive circuit 130 may be coupled to receive the on-time threshold U_{TON_M} 154 and the inductor sense signal 142 and may output the drive signal U_DR 132 in response to the on-time threshold U_{TON_M} 154 and the inductor sense signal 142. Further, the drive signal U_DR 132 may also be coupled to receive and be responsive to the switch current sense signal 141. Switch 110 may be coupled to receive drive signal U_DR 132 at a control terminal (e.g. gate) of switch 110.
[0027] In operation, limit-to-valley ratio circuitry 175 generates ratio signal U_R 152 in response to sensing a switch current of the switch. In particular, comparators 122 and 124 compare the switch current I_SW 134 (provided by the switch current sense signal 141) to the valley limit X%*I_LIM 146 and the current limit I_LIM 144. Both the valley signal U_VALLEY 150 and the limit signal U_LIM 148 may be rectangular pulse waveforms with varying lengths of logic high and logic low sections. In the example shown, the valley signal U_VALLEY 150 is logic high when the peak switch current I_SW 134 is less than the valley limit X%*I_LIM 146 (referred to as the valley section) while the limit signal U_LIM 148 is logic high when the peak switch current I_SW 134 is greater than or equal to the current limit I_LIM 144 (referred to as the limit section). As such, the valley signal U_VALLEY 150 may be representative of the length of time which the peak switch current I_SW 134 is less than the valley limit X%*I_LIM 146 while the limit signal U_LIM 148 may be representative of the length of time which the peak switch current I_SW 134 is greater than or equal to the current limit I_LIM 144.
[0028] The limit to valley ratio determination block 126 determines the ratio (K:1) between the length of time which the limit signal U_LIM 148 is logic high and the length of time which valley signal U_VALLEY 150 is logic high. In other words, the limit to valley ratio determination block 126 determines the ratio between the length of time which the peak switch current I_SW 134 is greater than or equal to the current limit I_LIM 144 to the length of time which peak switch current I_SW 134 is less than the valley limit X%*I_LIM 146. The determined ratio is outputted as the ratio signal U_R 152 to the switch on-time generator 128. Hence, ratio signal U_R 152 is representative of a time ratio between a first length of time that the switch current is at or above a switch current limit and a second length of time that the switch current is at or below a switch current valley that is a portion of the switch current limit. Further, the limit to valley ratio determination block 126 may also determine if the ratio is greater than or less than a set value, K:1. The outputted ratio signal U_R 152 may also indicate if the determined ratio, is greater than or less than the set value, K:1.
[0029] The switch on-time generator 128 may increase or decrease the on-time threshold U_{TON_M} 154 in response to the received ratio signal U_R 152. In one example, the on-time threshold U_{TON_M} 154 may be decreased if the determined ratio is greater than the set value, K:1. The on-time threshold U_{TON_M} 154 may be increased if the determined ratio is less than the set value, K:1. The envelope of the peak switch current I_SW 134 may be characterized by the ratio between the limit section and the valley section. A larger ratio of the limit to valley section may correspond to greater power delivery but high THD as compared to a smaller ratio of the limit to valley section. The ratio may be regulated to the set value, K:1, which may be a predetermined value selected by a designer. As will be further discussed, in one example the value K may be set by setting the speed at which a timer counts. In another example, the value K may be set as a threshold. In another example, the value K may be stored as a digital word. By increasing or decreasing the on-time threshold U_{TON_M} 154, the ratio between the limit section and the valley section may be regulated. For example, an increase in the on-time threshold U_{TON_M} 154 may result in an increase in the ratio between the limit section and the valley section while a decrease in the on-time threshold U_{TON_M} 154 may result in a decrease of the ratio between the limit section and the valley section.
[0030] The drive circuit 130 may output the drive signal U_DR 132 in response to the on-time threshold U_{TON_M} 154, inductor sense signal 142, and switch current sense signal 141. The drive signal U_DR 132 may be a rectangular pulse waveform of varying lengths of logic high and logic low sections. In one example, when the drive signal U_DR 132 is logic high, the power switch 110 is on and vice versa. The controller 120 may operate in critical mode and turn on the power switch 110 when the energy across the energy transfer element L1 112 is substantially zero. Drive circuit 130 may determine that the energy across the energy transfer element L1 112 is substantially zero when the inductor current I_L 136 or the inductor voltage V_L 137 is substantially equal to zero. In one example, the drive circuit may turn on the power switch 110 when the inductor current I_L 136 or the inductor voltage V_L 137 (provided by the inductor sense signal 142) is less than a threshold. The drive circuit 130 turns off the power switch 110 when the sensed switch current I_SW 134 (which may be provided by the inductor sense signal 142 or the switch current sense signal 141) has reached the current limit I_LIM 144 or the on-time of the power switch 110 has reached the on-time threshold U_{TON_M} 154. As such, increasing or decreasing of the on-time threshold U_{TON_M} 154, may regulate the ratio between the limit section and the valley section.
[0031] FIG. 2A illustrates a timing diagram 200 of example waveforms of the input voltage V_IN 206, switch current I_SW 234, and inductor current I_L 236. Further shown in FIG. 2A are the current limit I_LIM 244, valley limit X%* I_LIM 246, half line cycle T_HL 256, an envelope 258, and a slope m₁ 260. The input voltage V_IN 206, switch current I_SW 234, and inductor current I_L 236, current limit I_LIM 244, and valley limit X%* I_LIM 246 may be one example of similarly named and numbered elements discussed with respect to FIG. 1. Windows 201 and 203 are further illustrated with respect to FIGS. 2B and 2C.
[0032] In general, the ac input voltage V_AC is a sinusoidal waveform having a period that is referred to as a full line cycle T_FL. Mathematically:

where V_P is the peak voltage of the ac input voltage V_AC and f_L is the frequency of the ac input voltage V_AC. The input voltage V_IN 206 illustrated is substantially the rectified ac input voltage V_AC, or mathematically:

It should be appreciated that the full line cycle T_FL is the reciprocal of the line frequency f_L, or mathematically:

Further, the half line cycle T_HL 256 is the reciprocal of double the line frequency, or mathematically:

As illustrated, the input voltage V_IN 206 substantially reaches zero and the half line cycle T_HL 256 may be the length of time between two subsequent near zero crossings.
[0033] The switch current I_SW 234 and the inductor current I_L 236 are generally triangular waveforms, however, they are illustrated as thin lines since the switch frequency f_SW of the switch current I_SW 234 and the inductor current I_L 236 is greater than the line frequency f_L and double the line frequency 2f_L. The bolder line denotes the envelope 258, which is defined by the peak allowed value of the switch current I_SW 234 and the inductor current I_L 236. Further, for the power converter 100 illustrated with respect to FIG. 1, the inductor current I_L 236 is substantially equal to the switch current switch current I_SW 234 when the power switch 110 is on and conducting.
[0034] The envelope 258 shown is substantially trapezoidal in shape. However, the envelope may also be rectangular or triangular. As mentioned above, the shape of the envelope 258 may be characterized by the value of the current limit I_LIM 244 and an on-time threshold T_{ON_M} 254, illustrated further with respect to FIGS. 2B and 2C. For example, a lower current limit current limit I_LIM 244 may result in a rectangular shaped envelope while a large current limit I_LIM 244 may result in a triangular shaped envelope. A longer on-time threshold on-time threshold T_{ON_M} 254 may result in a more rectangular shaped envelope while a shorter on-time threshold T_{ON_M} 254may result in a triangular shaped envelope. The shape of the envelope 258 may also be characterized by the length of times which the peak value of the switch current I_SW 234 or the inductor current I_L 236 is substantially equal to the current limit I_LIM 244 and less than the valley limit X%* I_LIM 246. Further, the envelope 258 may have sections which the envelope is substantially constant, substantially increasing with slope m₁ 260, or substantially decreasing. In one example, the envelope substantially decreases with slope -m₁.
[0035] FIG. 2B illustrates the switch current I_SW 234 and inductor current I_L 236 for the window 201 in FIG. 2A. When the envelope 258 is increasing or decreasing, the controller may be operating in a constant on-time mode. The power switch turns on and the switch current I_SW 234 and inductor current I_L 236 increases. The rate at which the switch current I_SW 234 and inductor current I_L 236 increases is proportional to the difference between the input voltage V_IN and output voltage V_O for the power converter illustrated in FIG. 1. For the example window 201 shown, the on-time threshold t_{ON_M} 254 is reached before the switch current I_SW 234 and inductor current I_L 236 reach the current limit I_LIM 244. This is partially due to the value of the input voltage V_IN 206. As such, the on-time of the power switch 110 is substantially equal to the on-time threshold t_{ON_M} 254.
[0036] Once the switch turns off, the switch current I_SW 234 is substantially equal to zero and the inductor current I_L 236 begins to decrease. For a power converter and controller operating in critical conduction mode, the power switch turns on once there is no energy in the energy transfer element. As illustrated in FIG. 2B, the power switch turns on once the inductor current I_L 236 reaches zero and the switch current I_SW 234 and inductor current I_L 236 begin to increase again. For FIG. 2B, the off-time T_OFF 261 is the amount of time it takes for the inductor current I_L 236 to substantially reach zero. The rate which the inductor current decreases is partially due to the value of the output voltage V_O. The switching period T_SW 257 is illustrated as the sum of the on-time T_ON (which is substantially equal to the on-time threshold t_{ON_M} 254) and off-time T_OFF 261 of the power switch. The switching period T_SW 257 is much shorter than the half line cycle T_HL 256. Similarly for the portions of the envelope 258 which decreases, the on-time of the power switch is substantially equal to the on-time threshold T_{ON_M} 254.
[0037] The envelope 258 of the peak value of the switch current I_SW 234 and inductor current I_L 236 is illustrated as increasing with slope m₁ 260. The value of slope m₁ 260 is proportional to the on-time threshold T_{ON_M} 254. In one example, the slope m₁ 260 increases as the on-time threshold T_{ON_M} 254 increases. As mentioned above, in one embodiment the value of the on-time threshold T_{ON_M} 254 may be varied in response to the ratio between the length of times which the peak value of the switch current I_SW 234 or the inductor current I_L 236 is substantially equal to the current limit I_LIM 244 and less than the valley limit X%* I_LIM 246. For example, the on-time threshold T_{ON_M} 254 may be decreased if the ratio is greater than a set value, K, and increased if the ratio is less than a set value, K.
[0038] FIG. 2C illustrates the switch current I_SW 234 and inductor current I_L 236 for the window 203 in FIG. 2A. When the envelope 258 is substantially equal to the current limit I_LIM 244, the controller may be operating in a constant current mode. The characteristics of the switch current I_SW 234 and inductor current I_L 236 shown in FIG. 2C are similar to the characteristics of the switch current I_SW 234 and inductor current I_L 236 shown in FIG. 2B, however, the switch current I_SW 234 and inductor current I_L 236 reach the current limit I_LIM 244 before the on-time threshold T_{ON_M} 254 is reached. As such, the on-time T_ON 262 is less than the on-time threshold T_{ON_M} 254. This is partially due to the value of the input voltage V_IN 206. The larger value of the input voltage V_IN 206, the more likely the current limit I_LIM 244 is reached before the on-time threshold T_{ON_M} 254.
[0039] FIG. 3 illustrates a timing diagram 300 of example waveforms of the switch current I_SW 334, inductor current I_L 336, limit signal U_LIM 348 and valley signal U_VALLEY 350. Further shown in FIG. 3 are the current limit I_LIM 344, valley limit X%* I_LIM 346, envelope 358, slope m₁ 360, a limit section T_LIM 349, and a valley section T_VLY 351. The switch current I_SW 334, inductor current I_L 336, limit signal U_LIM 348, valley signal U_VALLEY 350, current limit I_LIM 344, valley limit X%* I_LIM 346, envelope 358, slope m₁ 360, limit section T_LIM 349, and valley section T_VLY 351 may be one example of similarly named and numbered elements discussed with respect to FIGS. 1, 2A, 2B, and 2C.
[0040] The limit signal U_LIM 348 and valley signal U_VALLEY 350 may be outputted from comparators 124 and 122 illustrated in FIG. 1. As mentioned above, the comparators 122 and 124 compare the peak value of the switch current I_SW 334 (or optionally the inductor current IL 336) to the valley limit X%*I_LIM 346 and the current limit I_LIM 344. In the example shown, the limit signal U_LIM 348 is logic high when the peak value of the switch current I_SW 334 (or optionally the inductor current IL 336) is substantially equal to the current limit I_LIM 344. The length of time which the limit signal U_LIM 348 is logic high may be referred to as the limit section T_LIM 349. Or in other words, the limit section T_LIM 349 may be the length of time which the peak value of the switch current I_SW 334 is substantially equal to the current limit I_LIM 344. In the example shown, the valley signal U_VALLEY 350 is logic high when the peak switch current I_SW 334 (or optionally the inductor current IL 336) is less than the valley limit X%*I_LIM 346. The length of time which the valley signal U_VALLEY 350 is logic high may be referred to as the valley section T_VLY 351. Or in other words, the valley section T_VLY 351 may be the length of time which the peak switch current I_SW 334 is less than the valley limit X%*I_LIM 346.
[0041] The slope m₁ 360 may be proportional to the ratio between the limit section T_LIM 349 and the valley section T_VLY 351 and the slope m₁ 360 may also be proportional to the on-time threshold T_{ON_M}. As such, the on-time threshold T_{ON_M} may be proportional to the ratio between the limit section T_LIM 349 and the valley section T_VLY 351. Example embodiments may determine the ratio between the limit section T_LIM 349 and the valley section T_VLY 351 and vary the on-time threshold T_{ON_M}. If the ratio is greater than a set value, K, the on-time threshold T_{ON_M} 254 may be decreased and vice versa and the ratio between the limit section T_LIM 349 and the valley section T_VLY 351 may be regulated to the set value.
[0042] FIG. 4 is a flow diagram illustrating an example process 400 of determining an on-time threshold T_{ON_M} in response to the ratio between a limit section T_LIM and a valley section T_VLY, in accordance with an embodiment of the disclosure. The order in which some or all of the process blocks appear in process 400 should not be deemed limiting. Rather, one of ordinary skill in the art having the benefit of the present disclosure will understand that some of the process blocks may be executed in a variety of orders not illustrated, or even in parallel.
[0043] The process begins in block 405 where the length of time which the peak switch current I_SW is greater than or equal to the current limit I_LIM is determined for the current half line cycle T_HL, this length of time is also referred to as the limit section T_LIM. At block 410, the length of time which the peak switch current I_SW is less than or equal to the valley limit X%I_LIM is determined for the current half line cycle T_HL, this length of time is also referred to as the valley section T_VLY. At the next block 415, the ratio (U_R) between the limit section T_LIM and valley section T_VLY is determined.
[0044] The process continues to block 420 where it is determined if the ratio (U_R) is greater than the set value, K:1. If the ratio (U_R) is greater than the set value, K:1, the process continues to block 425 and the on-time threshold T_{ON_M} is decreased for the next half line cycle T_HL. Once the on-time threshold T_{ON_M} is decreased, the process returns to block 405.
[0045] However, if the ratio (U_R) is not greater than the set value, K:1, the process continues to block 430. At block 430, it is determined if the ratio (U_R) is less than the set value, K:1. If the ratio (U_R) is less than the set value, K:1, the process continues to block 435 and the on-time threshold T_{ON_M} is increased for the next half line cycle T_HL. Once the on-time threshold T_{ON_M} is increased, the process returns to block 405.
[0046] FIG. 5 illustrates an example controller 500, including comparators 522 and 524, ratio determination circuit 526 (illustrated as a counter 526), on-time generator 528, and drive circuit 530. The on-time generator 528 is shown including a lookup table 566 and digital-to-analog converter (DAC) 568. Drive circuit 530 is shown including on-time trigger circuit 570, comparators 572 and 574, OR gate 576, S-R latch 578, and capacitance 582. Further illustrated in FIG. 5 is the drive signal U_DR 532, switch current sense signal 541, inductor sense signal 542, current limit I_LIM 544, valley limit X%I_LIM 546, limit signal U_LIM 548, valley signal U_VALLEY 550, ratio signal U_R 552, on-time threshold U_{TON_M} 554, half line cycle T_HL 556, clock signal T_CLK, and reference voltage V_REF 580.
[0047] In one example, the controller 500 operates in critical mode and turns on the power switch when the energy across the energy transfer element is substantially zero. The drive circuit 530 is illustrated as including an on time trigger circuit 570 which receives the inductor sense signal 542 and determines whether the energy across the energy transfer element L1 is substantially zero when the inductor current I_L is substantially equal to zero or the inductor voltage V_L is less than a threshold value. As illustrated, the drive circuit 530 further includes a latch 578 which is coupled to receive the output of the on time trigger circuit 570 (at the S-input) and outputs the drive signal U_DR 532. In operation, when the on time trigger circuit 570 determines the energy across the energy transfer element L1 is substantially zero, the latch 578 is set and the drive signal U_DR 532 transitions to a logic high value and turns on the power switch.
[0048] The latch 578 may be reset to turn off the power switch in response to the switch current sense signal 541 or the on-time threshold U_{TON_M} 554. The drive circuit includes comparators 572 and 574. Comparator 572 is coupled to receive the switch current sense signal 541 (at the non-inverting input) and the current limit I_LIM 544 (at the inverting input). Comparator 574 is coupled to receive the on-time threshold U_{TON_M} 554 (at the non-inverting input) and the reference voltage VREF 580 (at the inverting input). The outputs of comparators 572 and 574 are coupled to the inputs of OR gate 576. The output of the OR gate 576 is received by the latch 578 (at the R-input). The drive circuit 530 turns off the power switch when the sensed switch current I_SW (which may be provided by the inductor sense signal 542 or the switch current sense signal 541) has reached the current limit I_LIM 544 or the on-time of the power switch has reached the on-time threshold U_{TON_M} 554. In the example illustrated in FIG. 5, the latch 578 is reset when the sensed switch current I_SW provided by the switch current sense signal 541 has reached the current limit I_LIM 544 or when the current signal of the on-time threshold I_{TON_M} 554 has reached the reference voltage V_REF 580.
[0049] As illustrated, the drive circuit 530 also includes the capacitance 582 and return 511. The capacitance 582 is coupled to the non-inverting input of comparator 574 and the return 511. In one example, the on-time threshold I_{TON_M} 554 received by the drive circuit 520 may be a current signal. The speed at which the capacitance 582 charges is partially determined by the value of the current signal of the on-time threshold I_{TON_M} 554. The greater the value, the faster the capacitor 582 charges and the faster the voltage across the capacitance 582 reaches the reference voltage V_REF 580 and the latch 578 is reset. As such, a larger value of the current signal of the on-time threshold I_{TON_M} 554 results in a shorter on-time threshold of the power switch and vice versa. In other words, the time it takes for the voltage across the capacitance 582 to reach the reference voltage V_REF 580 is substantially the on-time threshold. As such, the current signal of the on-time threshold I_{TON_M} 554 is representative of the on-time threshold since the value of the current signal 554 determines the length of time it takes for the voltage across the capacitance 582 to reach the reference voltage V_REF 580. The voltage across the capacitance 582 reaching the reference voltage V_REF 580 indicates that the on-time threshold T_{ON_M} has been reached and the output of the comparator 574 is substantially logic high, which resets the latch 578 and turns off the power switch.
[0050] The value of the current signal of the on-time threshold I_{TON_M} 554 (and as such the on-time threshold) may be determined by comparing the ratio between the limit section and the valley section. Controller 520 further includes comparators 522 and 524 and the limit to valley ratio determination block 526. Comparators 522 and 524 are coupled to receive the switch current sense signal 541 (at the inverting and non-inverting inputs, respectively). Although, it should be appreciated that the inductor sense signal 542 may also be representative of the switch current I_SW 134 and the comparators 522 and 524 may receive the inductor sense signal 542. Similar to above, comparators 522 and 524 receive the valley limit X%I_LIM 546 and the current limit I_LIM 544 at the non-inverting and inverting inputs, respectively. The output of comparator 522 may be referred to as the valley signal U_VALLEY 550 and is representative of the amount of time which the peak switch current I_SW is less than the valley limit X%I_LIM 546. The output of comparator 524 may be referred to as the limit signal U_LIM 548 and may be representative of the amount of time which the peak switch current I_SW reaches the current limit I_LIM 544.
[0051] The limit to valley ratio determination block 526 shown in FIG. 5 may be exemplified as an M bit counter 526. The counter 526 has an internal count exemplified as bits BM, BM-1, … B2, B1 with BM as the most significant bit (MSB) and B1 as the least significant bit (LSB). In the example shown, the counter 526 receives the valley signal U_VALLEY 550 at its up-input (U) and receives the limit signal U_LIM 548 at it’s down-input (D). The counter 526 decrements its internal count when a logic high value is received at its down-input (D) and increments its internal count when a logic high value is received at its up-input (U). In other words, the counter 526 increments its internal count when the valley signal U_VALLEY 550 is logic high and decrements its internal count when the limit signal U_LIMIT 548 is logic high. In one example, the internal count of the counter 526 is preset/reset to half the total value of the counter 526. For an example of an 8-bit counter, the counter would be preset/reset to 128so that one count up or down would toggle the MSB of the 8-bit counter.
[0052] The speed at which the counter 526 increments and decrements its internal value is controlled by the clock signal 564 received at its clock-input. The clock signal 564 may have a pulsed waveform which increases to a logic high value and quickly falls to the logic low value. The time between leading edges may be the frequency of the clock signal 564. In the example shown, the clock signal 564 may have two frequencies, clock frequency f_CLK and a divided clock frequency f_CLK/K. When the frequency is substantially the clock frequency f_CLK, the time between leading edges is the clock period T_CLK. When the frequency is substantially the divided clock frequency f_CLK/K, the time between leading edges is the multiple of the clock period K*T_CLK. The value for K may be substantially the wanted ratio between the limit signal U_LIM 548 and the valley signal U_VALLEY 550.
[0053] In one example, the frequency of the clock signal 564 is substantially the clock frequency f_CLK when the valley signal U_VALLEY 550 is logic high and the frequency of the clock signal 564 is substantially the divided clock frequency f_CLK/K when the limit signal U_LIM 548 is logic high. As such, the speed at which the counter 526 increments is K times faster than the speed at which the counter 526 decrements. The counter 526 resets at the end of the half line cycle T_HL/f_HL 556 received at the reset input of the counter. The MSB BM is outputted from the counter 526 as the ratio signal U_R 552. If the ratio between the limit signal U_LIM 548 and the valley signal U_VALLEY 550 is greater than the ratio K (and as such the counter 526 counted down more than it counted up) then bit BM (and therefore the ratio signal U_R 552) is logic low. If the ratio between the limit signal U_LIM 548 and the valley signal U_VALLEY 550 is less than the ratio K (and as such the counter counted up more than it counted down), then bit BM (and therefore the ratio signal U_R 552) is logic high. As mentioned above, the internal count of the counter 526 is preset/reset to half the total value of the counter 526 such that the MSB BM is toggled when the ratio between the limit signal U_LIM 548 and the valley signal U_VALLEY 550 is above or below K.
[0054] The switch on time generator 528 is illustrated as including a lookup table 566 and a DAC 568. The switch on-time generator 528 may increase or decrease the on-time threshold in response to the received ratio signal U_R 552. For the example shown, the lookup table 566 may store values for the on-time threshold. Each stored value is associated with (or corresponds to) an address (or state) of the lookup table 566. The ratio signal U_R 552 may be received at an update-input of the lookup table 566. The address (or state) which the lookup table 566 is in may be updated by the ratio signal U_R 552. In one example, a logic high value for the ratio signal U_R 552 (indicating that the ratio between the limit signal U_LIM 548 and the valley signal U_VALLEY 550 is less than the ratio K) may trigger the lookup table 566 to increase state, and therefore increment the value for the on-time threshold. A logic low value for the ratio signal U_R 552 (indicating that the ratio between the limit signal U_LIM 548 and the valley signal U_VALLEY 550 is greater than the ratio K) may trigger the lookup table 566 to decrease state, and therefore decrease the value for the on-time threshold. The digital representation of the on-time threshold is outputted to the DAC 568 as signal U_DTON.
[0055] In the figure shown, the DAC 568 receives the signal U_DTON and outputs a current signal I_{TON_M} 554 representative of the on-time threshold. For the example shown, a larger value of the current signal of the on-time threshold I_{TON_M} 554 results in a shorter on-time threshold of the power switch and vice versa. In other words, the time it takes for the voltage across the capacitance 582 to reach the reference voltage V_REF 580 is substantially the on-time threshold. As such, the current signal of the on-time threshold I_{TON_M} 554 is representative of the on-time threshold since the value of the current signal 554 determines the length of time it takes for the voltage across the capacitance 582 to reach the reference voltage V_REF 580. The voltage across the capacitance 582 reaches the reference voltage V_REF 580 indicates that the on-time threshold T_{ON_M} has been reached and the output of the comparator 574 is substantially logic high, which resets the latch 578 and turns off the power switch.
[0056] FIG. 6 illustrates an example lookup table 685, which may be one example of lookup table 566 shown in FIG. 5. At address 0, the value of the on-time threshold may be represented as U_{TON_M}(0). At address 1, the value of the on-time threshold may be the sum of the value of the on-time threshold at the previous address (address 0) and a percentage (Z%) of the value of the on-time threshold at the previous address, or in other words: U_{TON_M}(1) = U_{TON_M}(0) + Z%U_{TON_M}(0). In on example, the percentage Z may be substantially equal to two. For each increase of address, the value of the on-time threshold associated with the current address may be the sum of the value of the on-time threshold at the previous address and a percentage (Z%) of the value of the on-time threshold at the previous address, or: U_{TON_M}(n) = U_{TON_M}(n-1) + Z%U_{TON_M}(n). As such, in one example the change between states may not be constant. In another example, the change between states may be constant.
[0057] FIG. 7A is a graph 700 illustrating an example waveform of the on-time threshold with the various states of an example lookup address table. As illustrated, the on-time threshold 754 increases as the address/state increases. In addition, the waveform shown for the on-time threshold 754 is non-linear. FIG. 7B shows a graph 701 which illustrates how the on-time threshold 754 may vary with the peak input voltage V_{IN_PEAK} 706 received by the power converter. As the peak input voltage V_{IN_PEAK} 706 increases, the on-time threshold 754 determined by the controller may decrease.
[0058] The above description of illustrated examples of the present invention, including what is described in the Abstract, are not intended to be exhaustive or to be limitation to the precise forms disclosed. While specific embodiments of, and examples for, the invention are described herein for illustrative purposes, various equivalent modifications are possible without departing from the broader spirit and scope of the present invention. Indeed, it is appreciated that the specific example voltages, currents, frequencies, power range values, times, etc., are provided for explanation purposes and that other values may also be employed in other embodiments and examples in accordance with the teachings of the present invention.
[0059] The processes explained above are described in terms of computer software and hardware. The techniques described may constitute machine-executable instructions embodied within a tangible or non-transitory machine (e.g., computer) readable storage medium, that when executed by a machine will cause the machine to perform the operations described. Additionally, the processes may be embodied within hardware, such as an application specific integrated circuit (“ASIC”) or otherwise.
[0060] A tangible non-transitory machine-readable storage medium includes any mechanism that provides (i.e., stores) information in a form accessible by a machine (e.g., a computer, network device, personal digital assistant, manufacturing tool, any device with a set of one or more processors, etc.). For example, a machine-readable storage medium includes recordable/non-recordable media (e.g., read only memory (ROM), random access memory (RAM), magnetic disk storage media, optical storage media, flash memory devices, etc.).
[0061] The above description of illustrated embodiments of the invention, including what is described in the Abstract, is not intended to be exhaustive or to limit the invention to the precise forms disclosed. While specific embodiments of, and examples for, the invention are described herein for illustrative purposes, various modifications are possible within the scope of the invention, as those skilled in the relevant art will recognize.
[0062] These modifications can be made to the invention in light of the above detailed description. The terms used in the following claims should not be construed to limit the invention to the specific embodiments disclosed in the specification. Rather, the scope of the invention is to be determined entirely by the following claims, which are to be construed in accordance with established doctrines of claim interpretation.

CLAIMS
What is claimed is:
1. A switched mode power converter comprising:
a switch;
an energy transfer element coupled to the switch; and
a controller coupled to the switch to regulate an output of the switched mode power converter, wherein the controller includes:
limit-to-valley ratio circuitry coupled to generate a ratio signal in response to sensing a switch current of the switch, wherein the ratio signal is representative of a time ratio between a first length of time that the switch current is at or above a switch current limit and a second length of time that the switch current is at or below a switch current valley that is a portion of the switch current limit;
an on-time generator coupled to vary a switch on-time signal in response to receiving the ratio signal; and
a drive circuit coupled to output a drive signal to a control terminal of the switch in response to receiving the switch on-time signal.
2. The switched mode power converter of claim 1, wherein the limit-to-valley circuitry comprises:
a limit comparator coupled to output a limit signal when the switch current is at or above the switch current limit;
a valley comparator coupled to output a valley signal when the switch current is at or below the switch current valley; and
a counter coupled to increment a count of the counter in response to the valley signal and decrement the count in response to the limit signal, wherein the counter outputs a Most-Significant-Bit (“MSB”) of the count as the ratio signal.
3. The switched mode power converter of claim 2, wherein the incrementing and the decrementing of the count is controlled by a clock signal, and wherein a frequency of the clock signal is a first frequency when the valley signal is outputted by the valley comparator and the frequency of the clock signal is a second frequency when the limit signal is outputted by the limit comparator.
4. The switched mode power converter of claim 3, wherein a frequency ratio of the first frequency of the clock signal to the second frequency of the clock signal drives the time ratio toward the frequency ratio.
5. The switched mode power converter of claim 1, wherein the drive circuit is also coupled to generate the drive signal in response to sensing the switch current.
6. The switched mode power converter of claim 1, wherein the drive circuit is coupled to sense energy stored in the energy transfer element, and wherein the drive circuit is configured to operate in a critical conduction mode where the switch is only enabled by the drive signal upon the energy in the energy transfer element reaching zero.
7. The switched mode power converter of claim 6, wherein the drive circuit includes a latch and an on-time trigger coupled to sense a current through the energy transfer element, the on-time trigger coupled to set the latch when the current through the energy transfer element reaches zero, and wherein the drive signal is on an output of the latch.
8. The switched mode power converter of claim 1, wherein the on-time generator includes a lookup table coupled to increase or decrease a state of the lookup table in response to receiving the ratio signal, wherein the on-time generator outputs an analog value in response to the state of the lookup table.
9. The switched mode power converter of claim 8, wherein the state of the lookup table corresponds to a sum of a previous analog value corresponding to a previous state and a percentage of the previous analog value.
10. The switched mode power converter of claim 1, wherein the drive circuit includes a latch coupled to output the drive signal, wherein the drive circuit is configured to reset the latch in response to at least one of (1) the switch current reaching the switch current limit and (2) the switch on-time signal reaching an on-time threshold.
11. A controller for a switched mode power converter comprising:
limit-to-valley ratio circuitry coupled to generate a ratio signal in response to sensing a switch current of a switch of the switched mode power converter that regulates an output of the switched mode power converter, wherein the ratio signal is representative of a time ratio between a first length of time that the switch current is at or above a switch current limit and a second length of time that the switch current is at or below a switch current valley that is a portion of the switch current limit;
an on-time generator coupled to vary a switch on-time signal in response to receiving the ratio signal; and
a drive circuit coupled to output a drive signal to a control terminal of the switch in response to receiving the switch on-time signal.
12. The controller of claim 11, wherein the limit-to-valley circuitry comprises:
a limit comparator coupled to output a limit signal when the switch current is at or above the switch current limit;
a valley comparator coupled to output a valley signal when the switch current is at or below the switch current valley; and
a counter coupled to increment a count of the counter in response to the valley signal and decrement the count in response to the limit signal, wherein the counter outputs a Most-Significant-Bit (“MSB”) of the count as the ratio signal.
13. The controller of claim 12, wherein the incrementing and the decrementing of the count is controlled by a clock signal, and wherein a frequency of the clock signal is a first frequency when the valley signal is outputted by the valley comparator and the frequency of the clock signal is a second frequency when the limit signal is outputted by the limit comparator.
14. The controller of claim 13, wherein a frequency ratio of the first frequency of the clock signal to the second frequency of the clock signal drives the time ratio toward the frequency ratio.
15. The controller of claim 11, wherein the drive circuit is also coupled to generate the drive signal in response to sensing the switch current.
16. The controller of claim 11, wherein the drive circuit is coupled to sense energy stored in an energy transfer element of the switched mode power converter, and wherein the drive circuit is configured to operate in a critical conduction mode where the switch is only enabled by the drive signal upon the energy in the energy transfer element reaching zero.
17. The controller of claim 16, wherein the drive circuit includes a latch and an on-time trigger coupled to sense a current through the energy transfer element, the on-time trigger coupled to set the latch when the current through the energy transfer element reaches zero, and wherein the drive signal is on an output of the latch.
18. The controller of claim 11, wherein the on-time generator includes a lookup table coupled to increase or decrease a state of the lookup table in response to receiving the ratio signal, wherein the on-time generator outputs an analog value in response to the state of the lookup table.
19. The controller of claim 18, wherein the analog value of the state is a sum of a previous analog value of a previous state and a percentage of the previous analog value.
20. The controller of claim 11, wherein the drive circuit includes a latch coupled to output the drive signal, wherein the drive circuit is configured to reset the latch in response to at least one of (1) the switch current reaching the switch current limit; and (2) the switch on-time signal reaching an on-time threshold.

ABSTRACT OF DISCLOSURE
A controller for a switched mode power converter includes limit-to-valley ratio circuitry, an on-time generator, and a drive circuit. The limit-to-valley ratio circuitry is coupled to generate a ratio signal in response to sensing a switch current of a switch that regulates an output of the switched mode power converter. The ratio signal is representative of a time ratio between a first length of time that the switch current is at or above a switch current limit and a second length of time that the switch current is at or below a switch current valley that is a portion of the switch current limit. The on-time generator is coupled to vary a switch on-time signal in response to receiving the ratio signal. The drive circuit is coupled to output a drive signal to a control terminal of the switch in response to receiving the switch on-time signal.