特開 2018-113397 受光装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2018-113397(P2018-113397A)

(43)【公開日】2018年7月19日

(54)【発明の名称】受光装置

(51)【国際特許分類】

   H01L 27/146 20060101AFI20180622BHJP

   H01L 31/10 20060101ALI20180622BHJP

   G01C 3/06 20060101ALN20180622BHJP

【ＦＩ】

   H01L27/14 A

   H01L31/10 A

   G01C3/06 140

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

【全頁数】11

(21)【出願番号】特願2017-4145(P2017-4145)

(22)【出願日】2017年1月13日

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】特許業務法人酒井国際特許事務所

(72)【発明者】

【氏名】国分 弘一

【テーマコード（参考）】

2F112

4M118

5F849

【Ｆターム（参考）】

2F112AD01

2F112BA09

2F112CA12

2F112DA25

2F112DA28

2F112GA01

4M118AB03

4M118CA03

4M118CA40

4M118CB01

4M118EA01

5F849AA02

5F849AA07

5F849AB03

5F849BA18

5F849BB07

5F849CB05

5F849CB07

5F849CB14

5F849DA01

5F849EA04

5F849EA07

5F849EA11

5F849FA05

5F849FA16

5F849GA04

5F849GA11

5F849JA09

5F849XB08

5F849XB36

5F849XB38

(57)【要約】

【課題】一つの実施形態は、距離情報を提供することが出来、製造も容易でコストが抑制された受光装置を提供することを目的とする。
【解決手段】一つの実施形態によれば、受光装置は、第１の厚みを有する第１の画素領域と前記第１の厚みよりも薄い第２の厚みを有する第２の画素領域を備える半導体基板を有する。前記半導体基板の第１の表面の前記第１の画素領域に形成された複数の第１の光電変換素子を有する。前記第１の光電変換素子の出力が供給される第１の電極を有する。前記第１の表面の前記第２の画素領域に形成された複数の第２の光電変換素子を有する。前記第２の光電変換素子の出力が供給される第２の電極を有する。前記半導体基板の第２の表面に形成され、前記第１および第２の光電変換素子の共通電極として用いられる金属膜を有する。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１の厚みを有する第１の画素領域と前記第１の厚みよりも薄い第２の厚みを有する第２の画素領域を備える半導体基板と、
前記半導体基板の第１の表面の前記第１の画素領域に形成された複数の第１の光電変換素子と、
前記第１の光電変換素子の出力が供給される第１の電極と、
前記第１の表面の前記第２の画素領域に形成された複数の第２の光電変換素子と、
前記第２の光電変換素子の出力が供給される第２の電極と、
前記半導体基板の第２の表面に形成され、前記第１および第２の光電変換素子の共通電極として用いられる金属膜と、
を備えることを特徴とする受光装置。

【請求項2】

前記第２の光電変換素子は、前記第１の光電変換素子を構成する半導体材料よりもバンドギャップが小さい半導体材料を含んで構成されることを特徴とする請求項１に記載の受光装置。

【請求項3】

前記半導体基板の直交する２方向において、前記第１の画素領域と前記第２の画素領域が交互に形成されることを特徴とする請求項１または２に記載の受光装置。

【請求項4】

前記半導体基板の直交する２方向において、前記２方向の内の一方向に複数の前記第１の画素領域が連続して形成され、かつ、前記一方向に複数の前記第２の画素領域が連続して形成されることを特徴とする請求項１または２に記載の受光装置。

【請求項5】

前記半導体基板の第２の表面は、前記第２の画素領域に対応した位置に凹部を有することを特徴とする請求項１から４のいずれか一項に記載の受光装置。

【発明の詳細な説明】

【技術分野】

【0001】

本実施形態は、受光装置に関する。

【背景技術】

【0002】

従来、クエンチング抵抗とアパランシェフォトダイオード（ＡＰＤ）の直列接続を並列に接続し、入射したフォトンの個数を計測する受光装置の技術が開示されている。ＡＰＤがシリコン（Ｓｉ）で構成されることからＳｉＰＭ（Ｓｉｌｉｃｏｎ Ｐｈｏｔｏｍｕｌｔｉｐｌｉｅｒｉｓ）と呼ばれる。

【0003】

光源としてレーザーダイオード（ＬＤ）を使用し、測定対象物との間の距離を測定する距離測定システムにＳｉＰＭを採用することが期待されている。半導体基板の薄膜化や金属反射膜を設ける構造により、光電変換素子の感度を上げる構造が提案されている。また、受光感度をあげる為に、化合物半導体基板を用いる構造も提案されている。しかし、半導体基板の薄膜化は、例えばボンディングパッドの形成等に制約を生じさせ、化合物半導体の基板を用いる構成は、コスト的に高くなる。また、距離測定システムに使用された場合には、光電変換素子の受光感度が高いことに加え、距離情報も提供することが出来る多機能の受光装置が望まれる。また、製造が容易でコストを抑えることが出来る受光装置が望まれる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特許第５１８５２０８号公報

【特許文献2】特開２０１３−２０９７２号公報

【特許文献3】特開２０１４−１３８４４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

一つの実施形態は、距離情報を提供することが出来、製造も容易でコストが抑制された受光装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

一つの実施形態によれば、受光装置は、第１の厚みを有する第１の画素領域と前記第１の厚みよりも薄い第２の厚みを有する第２の画素領域を備える半導体基板を有する。前記半導体基板の第１の表面の前記第１の画素領域に形成された複数の第１の光電変換素子を有する。前記第１の光電変換素子の出力が供給される第１の電極を有する。前記第１の表面の前記第２の画素領域に形成された複数の第２の光電変換素子を有する。前記第２の光電変換素子の出力が供給される第２の電極を有する。前記半導体基板の第２の表面に形成され、前記第１および第２の光電変換素子の共通電極として用いられる金属膜を有する。

【図面の簡単な説明】

【0007】

【図1】図１は、第１の実施形態に係る受光装置を模式的に示す平面図である。

【図2】図２は、第１の実施形態の受光装置の断面構造を模式的に示す図である。

【図3】図３は、第１の実施形態の受光装置の画素領域の一部を模式的に示す平面図である。

【図4】図４は、図３の画素領域の断面構造を模式的に示す図である。

【図5】図５は、第１の実施形態の受光装置の一部の等価回路を示す図である。

【図6】図６は、第１の実施形態の受光装置の受光特性を説明する為の図である。

【図7】図７は、第２の実施形態に係る受光装置を模式的に示す平面図である。

【図8】図８は、第３の実施形態に係る受光装置を模式的に示す平面図である。

【図9】図９は、第３の実施形態の受光装置を用いた光検出システムの構成を示す図である。

【発明を実施するための形態】

【0008】

以下に添付図面を参照して、実施形態にかかる受光装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。

【0009】

（第１の実施形態）
図１は、第１の実施形態の受光装置を模式的に示す平面図である。受光装置１は、シリコン半導体基板上に複数の光電変換素子が形成された複数の画素領域２１〜２８を有する。画素領域２１〜２４は、点線５０で示す第２の領域に形成される。第２の領域は、基板の膜厚が薄い。画素領域２５〜２８は、第２の領域より膜厚が厚い第１の領域に設けられる。すなわち、本実施形態においては、直交するＸ軸とＹ軸方向において、基板の膜厚が薄い領域に形成された画素領域２１〜２４の列と基板の膜厚が厚い領域に形成された画素領域２５〜２８の列がＹ軸方向に平行に形成される。

【0010】

各画素領域２１〜２８は、光電変換素子からの出力信号が供給される電極パッド３１〜３８を有する。画素領域２１〜２８と電極パッド３１〜３８は、夫々配線４１〜４８により接続される。電極パッド３１〜３８は、例えば外部電極とボンディングワイヤ（図示せず）で接続されるボンディングパッドである。

【0011】

図２は、第１の実施形態の受光装置の断面構造を模式的に示す図である。図１のＩ―Ｉにおける断面構造を模式的に示す。シリコン半導体基板１０は、膜厚Ｔ１の第１の領域１１と膜厚Ｔ２の第２の領域１２を有する。膜厚Ｔ２の領域は、シリコン半導体基板１０に凹部１８を形成することにより形成される。第１の膜厚Ｔ１は、例えば、基板の強度を維持する為に、３００μｍ程度であり、膜厚Ｔ２は、光電変換素子の感度の調整の為に適宜決定され、例えば、８μｍから１０μｍ程度である。図１の点線５０は、凹部１８が形成された領域に対応する。

【0012】

凹部１８は、例えば、シリコン半導体基板１０を選択的にエッチングすることにより形成される。例えば、エッチング液を用いるウェットエッチング、あるいは、ＣＤＥ（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ）により形成することが出来る。膜厚Ｔ２の調整は、例えば、エッチング時間の調整により行うことが出来る。

【0013】

シリコン半導体基板１０の表面（以降、受光面と呼ぶ場合がある）には、画素領域２２、２６が設けられる。画素領域２２、２６は、例えば、エピタキシャル成長法により形成されたＳｉエピタキシャル層１６、１７に形成される。各画素領域２２、２６の間には、シリコン酸化膜１３が形成される。各画素領域２２、２６の表面には、保護膜としてシリコン酸化膜１４が形成される。

【0014】

各画素領域２２、２６には、複数の光電変換素子が形成される。各光電変換素子は、配線６２ａ〜６２ｃ、６６ａ〜６６ｃを介して、配線４２、４６に接続される。配線４２、４６は、電極パッド３２、３６に接続される。各光電変換素子には、クエンチ抵抗（図示せず）が接続される。

【0015】

シリコン半導体基板１０の裏面には金属膜１５が形成される。金属膜１５は、例えば、アルミ、銅、金等を用いることが出来る。例えば、スパッタ法やメッキ法を用いて形成する。金属膜１５は、入射した光を画素領域２２、２６側に反射する反射膜としての機能と共通電極としての機能を有する。金属膜１５により反射した光が画素領域２２、２６に到達することにより、光電変換素子の感度を上げることが出来る。尚、膜厚Ｔ１がある厚み以上になると、金属膜１５による反射光はシリコン半導体基板１０で吸収され画素領域２６まで到達しなくなる。

【0016】

換言すれば、画素領域が形成される基板の膜厚を適宜選択することにより、夫々設けられる光電変換素子の感度を調整することが出来る。第２の領域１２に形成された光電変換素子は感度が高い為、受光装置からの距離が長い測定対象物からの光を検知することが出来る。以降、便宜的に、第２の領域１２に設けられた画素領域を長距離用の画素領域と呼び、第１の領域に設けられた画素領域を短距離用の画素領域と呼ぶ場合がある。

【0017】

図３は、第１の実施形態の受光装置の画素領域の一部を模式的に示す平面図である。一つの例として、画素領域２２の一部の構成を示す。光電変換素子７１〜７４は、ガイガーモードで動作するＡＰＤである。ガイガーモードにおいては、各ＡＰＤのアノードとカソード間にブレークダウン電圧よりも高い逆バイアス電圧が印加される。

【0018】

各光電変換素子７１〜７４には、クエンチング抵抗８１〜８４が接続される。クエンチング抵抗８１は、一端が接続部１０１を介して配線９１に接続され、他端が接続部１０３を介してアノード配線４２に接続される。配線９１は接続部１０２を介して光電変換素子７１のアノードに電気的に接続される。

【0019】

クエンチング抵抗８１〜８４は、フォトンがＡＰＤに入射し電子雪崩が発生した場合に、その電圧降下によってＡＰＤの増倍作用を終息させる作用を有する。クエンチング抵抗８１〜８４の抵抗値は、例えば、数百ｋΩ程度に設定する。クエンチング抵抗８１〜８４は、例えば、多結晶シリコンにより形成する。

【0020】

図４は、第１の実施形態の受光装置の断面構造を模式的に示す図であり、図３のＩＩ―ＩＩにおける断面構造を模式的に示す。すなわち、画素領域の断面構造を模式的に示す。シリコン半導体基板１０の主表面（受光面）側に光電変換素子が形成され、裏面側に金属膜１５が形成される。金属膜１５はカソード電極として用いられる。

【0021】

光電変換素子７１は、シリコン半導体基板１０の主表面に選択的に形成されたＮ型Ｓｉエピタキシャル層１６１を有する。Ｎ型Ｓｉエピタキシャル層１６１は、Ｐ型Ｓｉ領域１６２を有する。Ｎ型Ｓｉエピタキシャル層１６１とＰ型Ｓｉ領域１６２は、光電変換素子７１のＰＮ接合を構成する。

【0022】

光電変換素子７２は、シリコン半導体基板１０の主表面に選択的に形成されたＮ型Ｓｉエピタキシャル層１６３を有する。Ｎ型Ｓｉエピタキシャル層１６３は、Ｐ型Ｓｉ領域１６４を有する。Ｎ型Ｓｉエピタキシャル層１６３とＰ型Ｓｉ領域１６４は、光電変換素子７２のＰＮ接合を構成する。シリコン酸化膜１３０は、Ｎ型Ｓｉエピタキシャル層１６１とＮ型Ｓｉエピタキシャル層１６３が形成される領域を画定する。各光電変換素子７１、７２の表面には、保護膜としてシリコン酸化膜１４が形成される。

【0023】

Ｐ型Ｓｉ領域１６２は、配線９１を介して、クエンチング抵抗８１の一端に電気的に接続される。配線９１は、一端が接続部１０２によりＰ型Ｓｉ領域１６２に接続され、他端が接続部１０１によりクエンチング抵抗８１の一端に接続される。接続部１０１、１０２は、例えばシリコン酸化膜１４に形成された、メタル材料で埋め込まれたスルーホールで形成される。接続部１０１、１０２を含めて、配線９１として示している。クエンチング抵抗８１の他端は、接続部１０３によりアノード配線４２に電気的に接続される。

【0024】

Ｐ型Ｓｉ領域１６４は、配線９２を介して、クエンチング抵抗８２の一端に電気的に接続される。配線９２は、一端が接続部１１２によりＰ型Ｓｉ領域１６４に接続され、他端が接続部１１１によりクエンチング抵抗８２の一端に接続される。接続部１１１、１１２は、例えばシリコン酸化膜１４に形成された、メタル材料で埋め込まれたスルーホールで形成される。接続部１１１、１１２を含めて、配線９２として示している。クエンチング抵抗８２の他端は、接続部１１３によりアノード配線４２に電気的に接続される。尚、クエンチング抵抗８１、８２は、Ｎ型Ｓｉエピタキシャル層１６１とＮ型Ｓｉエピタキシャル層１６３の周縁部に形成されるが、図４では便宜的にこれらの上部に示している。

【0025】

図５は、第１の実施形態の受光装置の一部の等価回路を示す図である。各光電変換素子７１〜７４、１７１〜１７４のカソードは、カソード配線１５１を介してカソード電極１５０に接続される。図２に示す金属膜１５がカソード配線１５１として用いられる。

【0026】

光電変換素子７１〜７４のアノードは、夫々クエンチング抵抗８１〜８４を介して第１のアノード配線４２に接続される。第１のアノード配線４２は、第１のアノード電極パッド３２に電気的に接続される。光電変換素子１７１〜１７４のアノードは、夫々クエンチング抵抗１８１〜１８４を介して第２のアノード配線４６に接続される。第２のアノード配線４６は、第２のアノード電極パッド３６に電気的に接続される。

【0027】

図６は、第１の実施形態の受光装置の受光特性を説明する為の図である。横軸に測定対象物までの距離、縦軸に感度を示す。特性曲線１９０は、第１の領域に形成された光電変換素子の受光特性を示す。

【0028】

膜厚Ｔ１が厚くなると金属膜１５で反射した光がシリコン半導体基板１０で吸収される為、光電変換素子の感度が低くなる。例えば、測定対象物までの距離が第１の設定距離Ｄ１を超えると臨界感度Ｒａ以下に低下する様に、短距離用の画素領域２５〜２８が設けられるシリコン半導体基板１０の膜厚Ｔ１を決定する。

【0029】

特性曲線１９１は、第２の領域１２に形成された光電変換素子の受光特性を示す。シリコン半導体基板１０の膜厚が薄い領域に設けられる為、受光感度が高い。すなわち、入射した光が金属膜１５により反射され光電変換素子が形成された領域に達する為、画素領域に入射する光が増幅されることになり、光電変換素子の感度が高くなる。例えば、測定対象物までの距離が第２の設定距離Ｄ２を超えると臨界感度Ｒａ以下に低下する様に、長距離用の画素領域２１〜２４が設けられるシリコン半導体基板１０の膜厚Ｔ２を決定する。

【0030】

長距離用と短距離用の画素領域で光電変換素子の受光感度が異なる為、測定する距離に応じて動作させる光電変換素子を選択する構成にすることが出来る。例えば、長距離用の測定の場合には、特性曲線１９１を有する長距離用の光電変換素子を選択し、短距離用の測定の場合には、特性曲線１９０を有する短距離用の光電変換素子を選択して、使用することが出来る。あるいは、長距離用と短距離用の光電変換素子の両方に電圧を与えておき、短距離用の光電変換素子からの出力信号が検出され始めたことを検知することにより測定対象物との距離が近づいたことを検知し、その後には、長距離用の光電変換素子への給電を停止して、光電変換素子を選択的に動作させることで消費電力を抑制する構成とすることも出来る。

【0031】

本実施形態によれば、感度を異ならせた画素領域を設けた受光装置を提供することにより、受光装置の多機能化を図ることが出来る。すなわち、短距離用の光電変換素子からの出力は、測定対象物までの距離が近づいたことを知らせる出力信号となる。すなわち、長距離用と短距離用の画素領域２５〜２８を設けることで、夫々光電変換素子からの出力の有無は、測定対象物までの距離情報を提供することになる。

【0032】

シリコン半導体基板１０の厚みの段数を増やすことにより、更に機能性を増すことができる。膜厚の異なる画素領域ごとに出力される信号を順に検出することにより、測定対象物までの距離が次第に短くなったことを検出することが出来る。

【0033】

シリコン半導体基板の厚みに加え、画素領域の材料を変える構成とすることも出来る。例えば、長距離用の画素領域を形成する半導体材料をシリコンよりもバンドギャップが小さい半導体材料で構成して、光電変換素子を形成してもよい。これにより、波長の長い光源に対する感度の高い光電変換素子を得ることが出来る。シリコン半導体基板の膜厚を薄くし、かつ、画素領域をバンドギャップの小さい材料で構成することにより、長距離用の光電変換素子の感度を更に高めることが出来る為、測定可能な距離を更に伸ばすことが出来る。

【0034】

バンドギャップの小さい半導体材料としては、例えば、ゲルマニウム（Ｇｅ）を用いることが出来る。例えば、選択エピタキシャル法により、シリコン（Ｓｉ）とＧｅのエピタキシャル層をシリコン半導体基板１０の表面に選択的に形成することが出来る。

【0035】

金属膜１５は、受光装置１の共通電極として用いることが出来る。また、シリコン半導体基板１０の厚みを画素領域で変えることのみで、画素毎の感度特性が調整できる為、光電変換素子の感度の調整が容易である。更に、一般的に用いられているシリコン半導体基板を使用することにより、コストを抑制することが出来る。また、シリコン半導体基板１０の周縁部の膜厚を厚くし、この領域にボンディングパッドを形成する。ボンディングパッドが形成された領域の強度を高めることが出来る為、ボンディングに対する強度が高くなり製造が容易となる。

【0036】

（第２の実施形態）
図７に示す実施形態においては、点線５１〜５４で示す膜厚が薄い領域と膜厚が厚い領域が千鳥状に配置されている。すなわち、直交するＸ軸およびＹ軸方向に長距離用の画素領域２１、２３、２６、２８と短距離用の画素領域２２、２４、２５、２７が交互に配置されている。

【0037】

感度の異なる光電変換素子が受光面全体に亘って均一に配置される為、入射光を偏りなく検出することが出来る。また、膜厚の薄い領域がシリコン半導体基板１０の一部に集中することを回避することが出来、例えば、膜厚の薄い領域が歪曲して変形するといった弊害を回避することが出来る。

【0038】

（第３の実施形態）
図８は、第３の実施形態に係る受光装置を模式的に示す平面図である。点線５０で示す領域は、第１の実施形態と同様、他の領域に比べ、シリコン半導体基板１０の膜厚が薄い。本実施形態においては、膜厚の薄い画素領域に形成された光電変換素子からの出力信号が配線４００を介して供給される第１の共通電極パッド３２０と、膜厚の厚い画素領域に形成された光電変換素子の出力信号が配線５００を介して供給される第２の共通電極パッド３６０を備える。

【0039】

本実施形態によれば、第１の共通電極パッド３２０には、長距離用の光電変換素子からの信号が供給され、第２の共通電極パッド３６０には短距離用の光電変換素子からの出力信号が供給される。従って、第１の共通電極パッド３２０と第２の共通電極パッド３６０からの出力信号を検出することにより、測定対象物までの距離の状態を把握することが出来る。例えば、各共通電極パッド３２０、３６０に接続された抵抗（図示せず）に生じる電圧降下を検出することで、光電変換素子からの出力信号の有無を検出する構成とすることが出来る。長距離用と短距離用の光電変換素子を選択的に動作させることも可能である。第１の共通電極パッド３２０と第２の共通電極パッド３６０の一方を選択し、動作させる光電変換素子を限定することで、消費電力を抑制することが出来る。

【0040】

図９は、第３の実施形態の受光装置を用いた光検出システムの構成図である。光検出システムは、光検出の動作を制御する中央処理装置（ＣＰＵ）４、タイミング調整回路５、発光パルス制御回路６、ＬＤ駆動回路７、スイッチ３３０、波長の異なる発光源８、９、計測回路３、及び受光部２を有する。ＣＰＵ４は、タイミング調整回路５を制御する。タイミング調整回路５は、発光パルス制御回路６を制御する。発光パルス制御回路６の出力信号に応答してＬＤ駆動回路７は駆動信号を出力する。

【0041】

ＬＤ駆動回路７の出力信号は、スイッチ３３０を介して第１の発光源８または第２の発光源９に選択的に供給される。ＣＰＵ４からの切替信号により、スイッチ３３０の接続端を切替端子３３１、３３２の間で切替える。例えば、第１の発光源８は赤外レーザーダイオードであり、第２の発光源９は赤色レーザーダイオードである。第１の発光源８と第２の発光源９を選択することにより、波長の異なる光を放出することが出来る。

【0042】

第１の発光源８、又は、第２の発光源９から光が放出され、測定対象物によって反射した光が受光部２で検出される。受光部２においてフォトンが検知されると、ガイガーモードで動作する光電変換素子７１、７２、１７１、１７２によって増幅され、検出信号として出力される。例えば、カソード電極１５０、あるいは、アノード電極として用いられる第１と第２の共通電極パッド３２０、３６０に接続される抵抗（図示せず）に生じる電圧降下を検出信号として出力することが出来る。検出信号が計測回路３に供給される。

【0043】

カソード電極１５０には、高電位側の電圧Ｖｐが印加される。第１の共通電極パッド３２０と第１の出力端３２２、第２の共通電極パッド３６０と第２の出力端３６２の間には、スイッチ３２１、３６１が設けられる。ＣＰＵ４からの切替信号によりスイッチ３２１、３６１を切替え、第１または第２の共通電極パッド３２０、３６０を選択してカソード電極１５０に電気的に接続する。これにより、長距離用の光電変換素子７１、７２と短距離用の光電変換素子１７１、１７２を選択的に動作させることが出来る。

【0044】

本システムにおいては、例えば、長距離の場合には波長の長い第１の発光源８を用い、受光部２において長距離用の光電変換素子を選択する。使用する発光源の波長に合わせて、受光部２において動作させる光電変換素子を選択することにより、消費電力を抑制することが出来る。

【0045】

尚、スイッチ３２１、３６１により、第１の共通電極パッド３２０と第２の共通電極パッド３６０の両方をカソード電極１５０に接続し、短距離用と長距離用の光電変換素子１７１、１７２の両方を距離測定の開始時に動作させてもよい。例えば、短距離用の光電変換素子からの出力を検知することにより、測定対象物までの距離が短くなったことを検知することが出来る。距離が短くなったことを検知した後に、例えば、スイッチ３６１をオフにして長距離用の画素領域に形成された光電変換素子１７１、１７２への給電を停止することにより消費電力を軽減することが出来る。

【0046】

本実施形態によれば、受光部２に短距離用と長距離用の画素領域が設けられた受光装置１を用い、夫々の光電変換素子７１、７２、１７１、１７２からの出力信号を検知することで、測定対象物までの距離情報を得ることができる為、距離測定システムの機能性が高まる。

【0047】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【0048】

なお、以下の付記に記載されているような構成が考えられる。
（付記１）
前記第１の画素領域は前記半導体基板の周縁部を取り囲んで形成され、前記第１の画素領域の前記第１の表面に前記第１の画素領域又は前記第２の画素領域に形成された複数の光電変換素子に接続されるボンディングパッドが形成されることを特徴とする請求項１から５のいずれか一項に記載の受光装置。
（付記２）
請求項１に記載の受光装置と、
前記第１の画素領域に形成された複数の光電変換素子からの出力信号と前記第２の画素領域に形成された複数の光電変換素子からの出力信号を計測する計測回路と、
発光波長が異なる第１と第２の発光源と、
前記第１と第２の発光源を駆動する駆動部と、
前記第１と第２の画素領域に形成された複数の光電変換素子を選択的に動作させる選択部と、
を有する光検出装置。

【符号の説明】

【0049】

１ 受光装置、１０ シリコン半導体基板、１５ 金属膜、１８ 凹部、２１〜２８ 画素領域、３１〜３８ 電極パッド、７１〜７４ 光電変換素子。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】