特開2018-174421(P2018-174421A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 日本無線株式会社の特許一覧
<>
  • 特開2018174421-デルタシグマAD変換装置 図000003
  • 特開2018174421-デルタシグマAD変換装置 図000004
  • 特開2018174421-デルタシグマAD変換装置 図000005
  • 特開2018174421-デルタシグマAD変換装置 図000006
  • 特開2018174421-デルタシグマAD変換装置 図000007
  • 特開2018174421-デルタシグマAD変換装置 図000008
  • 特開2018174421-デルタシグマAD変換装置 図000009
  • 特開2018174421-デルタシグマAD変換装置 図000010
  • 特開2018174421-デルタシグマAD変換装置 図000011
  • 特開2018174421-デルタシグマAD変換装置 図000012
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2018-174421(P2018-174421A)
(43)【公開日】2018年11月8日
(54)【発明の名称】デルタシグマAD変換装置
(51)【国際特許分類】
   H03F 3/217 20060101AFI20181012BHJP
   H03F 3/24 20060101ALN20181012BHJP
【FI】
   H03F3/217
   H03F3/24
【審査請求】未請求
【請求項の数】3
【出願形態】OL
【全頁数】11
(21)【出願番号】特願2017-70811(P2017-70811)
(22)【出願日】2017年3月31日
(71)【出願人】
【識別番号】000004330
【氏名又は名称】日本無線株式会社
(74)【代理人】
【識別番号】100126561
【弁理士】
【氏名又は名称】原嶋 成時郎
(72)【発明者】
【氏名】長谷川 宏一
(72)【発明者】
【氏名】館森 正樹
(72)【発明者】
【氏名】内藤 保彦
【テーマコード(参考)】
5J500
【Fターム(参考)】
5J500AA01
5J500AA41
5J500AA66
5J500AC11
5J500AF01
5J500AH10
5J500AH19
5J500AH25
5J500AH29
5J500AH35
5J500AK18
5J500AS14
5J500AT03
5J500AT06
(57)【要約】
【課題】 AC結合型の入力回路を使用した場合に、ゆらぎが発生したデルタシグマ信号が入力されても、パワーアンプを正常に駆動して、正常な増幅動作を可能にするデルタシグマAD変換装置を提供する。
【解決手段】 パワーアンプを形成する電界効果トランジスタ26、36が直列に接続された直列回路を少なくとも1つ備え、直列回路が電源とグランドとの間に接続され、AC結合用のコンデンサ21、22を経て入力されたバンドパスΔΣ信号を駆動用としてパワーアンプに伝えるデルタシグマAD変換装置において、AC結合用のコンデンサ21、22と電界効果トランジスタ26のゲートとの間に設けられ、バンドパスΔΣ信号のピーク電圧を切り取って整形するクリップ回路27を備える。
【選択図】 図1
【特許請求の範囲】
【請求項1】
パワーアンプを形成する電界効果トランジスタが直列に接続された直列回路を少なくとも1つ備え、前記直列回路が電源とグランドとの間に接続され、AC結合用のコンデンサを経て入力されたバンドパスΔΣ信号を駆動用として前記パワーアンプに伝えるデルタシグマAD変換装置において、
前記AC結合用のコンデンサと前記電界効果トランジスタのゲートとの間に設けられ、前記バンドパスΔΣ信号のピーク電圧を切り取って整形するクリップ回路を備える、
ことを特徴とするデルタシグマAD変換装置。
【請求項2】
前記クリップ回路は、前記電源側の電界効果トランジスタのゲートと前記結合用のコンデンサとの間に設けられている、
ことを特徴とする請求項1に記載のデルタシグマAD変換装置。
【請求項3】
前記クリップ回路は、前記グランド側の電界効果トランジスタのゲートと前記結合用のコンデンサとの間に設けられている、
ことを特徴とする請求項2に記載のデルタシグマAD変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、入力されたアナログ信号に応じたパルスから成るデジタル信号を出力するデルタシグマAD(アナログ・デジタル)変換装置に関する。
【背景技術】
【0002】
デルタシグマAD変換装置は、信号の電力増幅をするための電力増幅器(以下、「パワーアンプ」という)を備えている。そして、デルタシグマAD変換装置は、パワーアンプの高効率化等を可能にする。こうしたデルタシグマAD変換装置には各種のものがある(例えば、特許文献1参照。)。デルタシグマAD変換装置の一例を図5に示す。このデルタシグマAD変換装置は、信号処理部110と、スイッチング(SW)パワーアンプ部120と、バンドパスフィルタ(BPF)部130と、アンテナ140とを備えている。
【0003】
信号処理部110は、アナログの入力信号を1.5bit(3値:+1、0、−1)のバンドパスデルタシグマ信号(以下、「バンドパスΔΣ信号」という)に変換する。
【0004】
例えば、入力信号に対してΔΣ変調を行うと、図6に示すように、標本化した入力信号を量子化し、信号のレベルに応じたパルス密度の信号、つまりΔΣ信号に変換する。このときに、量子化ノイズが発生し、ΔΣ信号は送信信号と共に量子化雑音を含む。こうしたΔΣ変調を基本として、信号処理部110はバンドパスΔΣ変調を行う。
【0005】
これにより、信号処理部110は、図7に示すようなバンドパスΔΣ信号を生成する。信号処理部110は、駆動用のバンドパスΔΣ信号を生成する。駆動用バンドパスΔΣ信号はバンドパスΔΣ信号に応じて作成される。信号処理部110は、生成した駆動用バンドパスΔΣ信号をスイッチングパワーアンプ部120に送る。
【0006】
スイッチングパワーアンプ部120は、信号処理部110からのバンドパスΔΣ信号によりスイッチングを行う。例えば、図8に示すように、スイッチングパワーアンプ部120は、ドライバ121a〜121dと、FET(Field Effect Transistor)122a〜122dと、コンデンサ123a、123bと、コイル124a、124bと、トランス125とを備えている。
【0007】
ドライバ121a〜121dは、FET122a〜122dを駆動するための駆動回路である。つまり、ドライバ121a〜121dは、信号処理部110から駆動用のバンドパスΔΣ信号を受け取ると、駆動用のバンドパスΔΣ信号をFET122a〜122dに出力する。ドライバ121a、121cは、ハイサイド側(電源側)のFET122a、122cに駆動用バンドパスΔΣ信号を送り、ドライバ121b、121dは、ローサイド側(グランド側)のFET122b、122dに駆動用バンドパスΔΣ信号を送る。
【0008】
FET122a〜122dは、ドライバ121a〜121dからの駆動用バンドパスΔΣ信号でオンとオフとが制御される素子である。そして、FET122a〜122dがパワーアンプを形成している。例えば、FET122aは、ドライバ121aからの駆動用バンドパスΔΣ信号により、ドレインとソース間がオンとオフとを行う。同じく、FET122b〜122dは、ドライバ121b〜121dからの駆動用バンドパスΔΣ信号により、オンとオフとを行う。これらのFET122a〜122dのオンとオフにより、パワーアンプは送信信号を生成する。
【0009】
そして、FET122aとFET122bの直列回路と、FET122cとFET122dの直列回路とが電源とグランドとの間に接続されている。FET122aとFET122bの直列回路では、FET122aのソースとFET122bのドレインとの接続点がコンデンサ123aとコイル124aとを経てトランス125の一方のコイルに接続されている。また、FET122cとFET122dの直列回路では、FET122cのソースとFET122dのドレインとの接続点がコンデンサ123bとコイル124bとを経てトランス125の他方のコイルに接続されている。
【0010】
トランス125は2つのコイルから成り、一方のコイルの一端はコイル124aとコンデンサ123aを経てFET122aとFET122bの接続点に接続され、一方のコイルの他端はグランドに接続されている。他方のコイルの一端はコイル124bとコンデンサ123bを経てFET122cとFET122dの接続点に接続され、他方のコイルの他端は出力端子となっている。トランス125は、この出力端子から送信信号をバンドパスフィルタ部130に送る。
【0011】
バンドパスフィルタ部130は、図9に示すように、送信信号に含まれる量子化ノイズを除去するフィルタ回路である。バンドパスフィルタ部130は、量子化ノイズを除去した送信信号をアンテナ140に送る。アンテナ140は、バンドパスフィルタ部130から送信信号を受け取ると、送信波を出力する。
【先行技術文献】
【特許文献】
【0012】
【特許文献1】特開2008−160580号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
ところで、先に説明したデルタシグマAD変換装置には、スイッチングパワーアンプ部120に次の課題がある。スイッチングパワーアンプ部120のパワーアンプに加えられる駆動用バンドパスΔΣ信号は送信信号の他に量子化ノイズを含む。こうしたバンドパスΔΣ信号は、直流(DC)から高周波の領域に大きなエネルギーを持つ。
【0014】
スイッチングパワーアンプのハイサイドの入力側の基準電位(FET122aのソース端子)は、出力側(FET122aとFET122bとの接続点)の電位と同じであるため、AC結合回路を用いて駆動用バンドパスΔΣ信号の電位を出力電位まで持ち上げる必要がある。また、そのためには直流から高周波まで広帯域にアイソレーションできる大きなインダクタンス値のトランスが必要となる。
【0015】
また、駆動用バンドパスΔΣ信号をパワーアンプに入力する際に、入力回路にAC結合を用いると、駆動用バンドパスΔΣ信号を正確に伝達させることができない。つまり、図10に示すように、駆動用バンドパスΔΣ信号はデューティ比の変化する信号である。こうしたバンドパスΔΣ信号を入力すると、入力回路のコンデンサにより、図10の斜線で示す部分の平均値でピーク電圧がシフトし、駆動用バンドパスΔΣ信号に変動(ゆらぎ)が発生してしまう。この結果、駆動用バンドパスΔΣ信号を正確にパワーアンプに伝えることができず、パワーアンプを正常に駆動することができないという欠点を持つ。。
【0016】
この発明の目的は、前記の課題を解決し、AC結合型の入力回路を使用した場合に、ゆらぎが発生したデルタシグマ信号が入力されても、パワーアンプを正常に駆動して、正常な増幅動作を可能にするデルタシグマAD変換装置を提供することにある。
【課題を解決するための手段】
【0017】
前記の課題を解決するために、請求項1の発明は、パワーアンプを形成する電界効果トランジスタが直列に接続された直列回路を少なくとも1つ備え、前記直列回路が電源とグランドとの間に接続され、AC結合用のコンデンサを経て入力されたバンドパスΔΣ信号を駆動用として前記パワーアンプに伝えるデルタシグマAD変換装置において、前記AC結合用のコンデンサと前記電界効果トランジスタのゲートとの間に設けられ、前記バンドパスΔΣ信号のピーク電圧を切り取って整形するクリップ回路を備える、ことを特徴とするデルタシグマAD変換装置である。
【0018】
請求項1の発明では、AC結合用のコンデンサを経て入力されたバンドパスΔΣ信号を駆動用としてパワーアンプに伝える際に、クリップ回路はバンドパスΔΣ信号のピーク電圧を切り取って整形する。
【0019】
請求項2の発明は、請求項1に記載のデルタシグマAD変換装置において、前記クリップ回路は、前記電源側の電界効果トランジスタのゲートと前記結合用のコンデンサとの間に設けられている、ことを特徴とする。
【0020】
請求項3の発明は、請求項2に記載のデルタシグマAD変換装置において、前記クリップ回路は、前記グランド側の電界効果トランジスタのゲートと前記結合用のコンデンサとの間に設けられている、ことを特徴とする。
【発明の効果】
【0021】
請求項1の発明によれば、パワーアンプに対してAC結合で駆動用のバンドパスΔΣ信号が入力された場合に、駆動用バンドパスΔΣ信号のピーク電圧にゆらぎが発生しても、クリップ回路により駆動用バンドパスΔΣ信号のピーク電圧を整形するので、パワーアンプの正常な増幅動作を可能にする。
【0022】
請求項2の発明によれば、パワーアンプの主にハイサイド側に発生する、バンドパスΔΣ信号のゆらぎによる影響を、クリップ回路により除去することができる。
【0023】
請求項3の発明によれば、ハイサイド側の電界効果トランジスタと、ローサイド側の電界効果トランジスタとに対してクリップ回路を設けたので、ハイサイド側のクリップ回路に対してローサイド側のクリップ回路が同じ波形整形をすることにより、回路のバランスをとることができる。
【図面の簡単な説明】
【0024】
図1】この発明の一実施の形態によるスイッチングパワーアンプ部を示す構成図である。
図2図1のスイッチングパワーアンプ部の基本となるスイッチングパワーアンプ部を示す構成図である。
図3】クリップ回路の一例を示す構成図である。
図4】波形整形について説明するための波形図である。
図5】デルタシグマAD変換装置の一例を示す構成図である。
図6】ΔΣ変調による変換の様子を示す図である。
図7】バンドパスΔΣ信号の一例を示す波形図である。
図8】スイッチングパワーアンプ部を示す構成図である。
図9】バンドパスフィルタ部を説明する波形図である。
図10】デューティ比の変化を説明する波形図である。
【発明を実施するための形態】
【0025】
次に、この発明の実施の形態について、図面を用いて詳しく説明する。なお、各実施の形態では、先に説明した図5図10と同一もしくは同一と見なされる構成要素等には、それと同じ参照符号を付けて、その説明を省略する。
【0026】
この実施の形態によるデルタシグマAD変換装置は、基本的に先に示した図5と同様の構成である。そして、この実施の形態では、図5に示すスイッチングパワーアンプ部120の代わりに、図1に示すスイッチングパワーアンプ部1を用いている。
【0027】
スイッチングパワーアンプ部1は、ゲートドライバ11〜14と、スイッチング回路20〜50と、出力回路60とを備えている。ゲートドライバ11〜14は、図8のドライバ121a〜121dと同様であり、スイッチングパワーアンプ部1に対して駆動用のバンドパスΔΣ信号を加える。
【0028】
スイッチング回路20は、ハイサイド側の回路であり、コンデンサ21、22と、トランス23と、抵抗24、25と、FET26と、クリップ回路27とを備えている。
【0029】
スイッチング回路20のコンデンサ21、22は、ゲートドライバ11とトランス23との間に設けられている。これらのコンデンサ21、22は、AC結合回路を形成する。つまり、ゲートドライバ11からのバンドパスΔΣ信号がAC結合によりスイッチング回路20に入力される。
【0030】
スイッチング回路20のトランス23は、コンデンサ21、22とFET26側との間に設けられている。トランス23は、広帯域アイソレーション回路を形成するものである。抵抗24はFET26のゲート側に接続され、抵抗25はFET26のゲート側とソース側との間に接続されている。そして、抵抗24にはバイアスが加えられている。トランス23の後段のクリップ回路27については後述する。FET26は、ゲートに入力された駆動用バンドパスΔΣ信号によりオンとオフとを行うスイッチング素子である。
【0031】
スイッチング回路30は、スイッチング回路20に対してローサイド側の回路であり、コンデンサ31、32と、トランス33と、抵抗34、35と、FET36と、クリップ回路37とを備えている。
【0032】
スイッチング回路30のコンデンサ31、32は、ゲートドライバ12とトランス33との間に設けられている。これらのコンデンサ31、32は、AC結合回路を形成する。つまり、ゲートドライバ12からの駆動用バンドパスΔΣ信号がAC結合によりスイッチング回路30に入力される。
【0033】
スイッチング回路30のトランス33は、コンデンサ31、32とFET36側との間に設けられている。トランス33は、広帯域アイソレーション回路を形成するものである。抵抗34はFET36のゲート側に接続され、抵抗35はFET36のゲート側とグランドとの間に接続されている。そして、抵抗34にはバイアスが加えられている。トランス33の後段のクリップ回路37については後述する。FET36は、ゲートに入力された駆動用バンドパスΔΣ信号によりオンとオフとを行うスイッチング素子である。FET36ドレインは、スイッチング回路20のFET26のソースに接続されている。
【0034】
スイッチング回路40は、ハイサイド側の回路であり、コンデンサ41、42と、トランス43と、抵抗44、45と、FET46と、クリップ回路47とを備えている。これらは、スイッチング回路20のコンデンサ21〜クリップ回路27と同様である。
【0035】
スイッチング回路50は、スイッチング回路40に対してローサイド側の回路であり、コンデンサ51、52と、トランス53と、抵抗54、55と、FET56と、クリップ回路57とを備えている。これらは、スイッチング回路30のコンデンサ31〜クリップ回路37と同様である。
【0036】
これらのスイッチング回路20〜50のFET26、36、46、56により、パワーアンプが形成される。そして、パワーアンプのFET26、36、46、56は、駆動用バンドパスΔΣ信号によりオンとオフとを行い、送信信号を生成する。
【0037】
出力回路60は、送信信号を出力するための回路であり、コンデンサ61a、61bと、コイル62a、62bと、トランス63とを備えている。FET26とFET36との接続点C1は、出力回路60のコンデンサ61aとコイル62aとを経て、トランス63の一方のコイルの一端に接続されている。このコイルの他端はグランドに接続されている。FET46とFET56との接続点C2は、出力回路60のコンデンサ61bとコイル62bとを経て、トランス63の他方のコイルの一端に接続されている。このコイルの他端は出力端子であり、FET26、36、46、56のオンとオフとで生成された送信信号を、次段のバンドパスフィルタ部130に出力する。
【0038】
こうした構成のスイッチングパワーアンプ部1は、図2に示すスイッチングパワーアンプ部を基にしている。このスイッチングパワーアンプ部は図8に示すスイッチングパワーアンプ部120としても使用されている。この実施の形態によるスイッチングパワーアンプ部1は、図2に示す基本的な構成のスイッチングパワーアンプ部に対して、クリップ回路27、37、47、57を付加することで形成されている。つまり、FET26、36、46、56から成るパワーアンプの各ゲートにクリップ回路27、37、47、57が設けられている。
【0039】
ハイサイド側のスイッチング回路20に設けられているクリップ回路27を図3に示す。クリップ回路27は、ダイオード27a、27bと、コンデンサ27cと、ツェナーダイオード27dと、抵抗27eとを備えたダイオードクリップ回路である。
【0040】
ダイオード27aのカソードはFET26のゲートに接続され、アノードはコンデンサ27cの一端に接続されている。コンデンサ27cの他端は、FET26とFET36との接続点C1に接続されている。ダイオード27bのアノードは、FET26のゲートに接続され、カソードは接続点C1に接続されている。ツェナーダイオード27dはコンデンサ27cに対して並列に接続されている。つまり、ツェナーダイオード27dのカソードはFET26とFET36との接続点C1に接続され、ツェナーダイオード27dのアノードはダイオード27aとコンデンサ27cとの接続点C3との間に接続されている。接続点C3に対しては、抵抗27eを経てバイアスが加えられている。
【0041】
クリップ回路27は、ダイオード27a〜抵抗27eから成る構成により、ゲートドライバ11から出力される、ゆらぎの発生した駆動用バンドパスΔΣ信号の波形整形をして、ハイサイド側のFET26に加える。
【0042】
クリップ回路37〜57はクリップ回路27と同様のダイオードクリップ回路である。つまり、クリップ回路37は、ゲートドライバ12からの、ゆらぎの発生したバンドパスΔΣ信号の波形整形をして、ローサイド側のFET36に加える。クリップ回路47は、ゲートドライバ13からの、ゆらぎの発生した駆動用バンドパスΔΣ信号の波形整形をして、ハイサイド側のFET46に加え、クリップ回路57は、ゲートドライバ14からの、ゆらぎの発生した駆動用バンドパスΔΣ信号の波形整形をして、ローサイド側のFET56に加える。駆動用バンドパスΔΣ信号のゆらぎはローサイドおよびハイサイドの両方で発生する。ローサイド側のクリップ回路37、57はハイサイド側と同じ波形整形をすることにより、ローサイドにはAC結合のためのコンデンサやトランスが不要だが、ハイサイドと同じ回路にしてバランスをとっている。
【0043】
以上がこの実施の形態によるデルタシグマAD変換装置の構成である。次に、デルタシグマAD変換装置の作用について説明する。例えば、ゲートドライバ11(図3)が駆動用バンドパスΔΣ信号を出力すると、このバンドパスΔΣ信号は、コンデンサ21、22から成るAC結合回路とトランス23とを経て、クリップ回路27に入力される。このとき、駆動用バンドパスΔΣ信号は、AC結合回路を経て来るので、先の図10に示すように、平均値でレベルがシフトしてしまう。この結果、駆動用バンドパスΔΣ信号は、図4に示すように、レベルが変化した信号になってしまう。
【0044】
こうした駆動用バンドパスΔΣ信号がクリップ回路27(図3)に入力されると、次のようにしてダイオードクリップを行う。つまり、駆動用バンドパスΔΣ信号のピーク電圧がプラスの値であり、かつ、ダイオード27bの順方向電圧Vfより大きくなると、ダイオード27bはオンになる。この結果、FET26のゲートに加えられる駆動用バンドパスΔΣ信号のピーク電圧は、ダイオード27bの順方向電圧Vfより小さな、プラスの値になる。
【0045】
また、駆動用バンドパスΔΣ信号のピーク電圧がマイナスの値であり、かつ、ダイオード27aの順方向電圧Vfより大きくなると、ダイオード27aはオンになる。このとき、ツェナーダイオード27dには抵抗27eを経てバイアスが加えられているので、接続点C1と接続点C3との間にはツェナーダイオード27dによるツェナー電圧Vzが加えられている。この結果、FET26のゲートに加えられる駆動用バンドパスΔΣ信号のピーク電圧は、ダイオード27aの順方向電圧Vfより値が小さく、かつ、ツェナーダイオード27dのツェナー電圧Vzが加わった、マイナスの値になる。
【0046】
このようにして、クリップ回路27は、駆動用バンドパスΔΣ信号のプラスおよびマイナスのピーク電圧レベルをクリップすることにより、駆動用バンドパスΔΣ信号のゆらぎを整形し、駆動用バンドパスΔΣ信号を正確にパワーアンプに伝える。ハイサイド側のクリップ回路47も同様であり、ローサイド側のクリップ回路37、57は同様の波形整形を行う。
【0047】
パワーアンプのFET26は、クリップ回路27のダイオード27aでクリップされた駆動用バンドパスΔΣ信号のプラス側の各ピーク電圧により、正確にオン(ON)になる。また、FET26は、クリップ回路27のダイオード27bとツェナーダイオード27dとでクリップされた駆動用バンドパスΔΣ信号のマイナス側のピーク電圧により、正確にオフになる。
【0048】
パワーアンプのFET36、46、56もクリップ回路37、47、57からの、ピーク電圧がクリップされた駆動用バンドパスΔΣ信号により、正常にオンとオフとを行う。
【0049】
こうして、この実施の形態により、フルブリッジ回路やハーフブリッジ回路にAC結合を使用した場合に、AC結合により駆動用バンドパスΔΣ信号を受け取るために、AC結合回路に対してダイオードを使用したクリップ回路を追加することで、パワーアンプのFETを正常に駆動することを可能にする。
【0050】
また、この実施の形態により、高速スイッチングが可能となり、広帯域化・高周波化を実現できる。また、この実施の形態により、高効率となり、小型化低価格を実現できる。
【0051】
さらに、1.5bitのバンドパスΔΣにおけるフルブリッジのスイッチングデバイス入力信号は、デューティが大きく変化し出力周波数よりも低い周波数成分も多く含んでいるが、この実施の形態により、入力回路のアイソレーショントランスに大きな値の自己インダクタンスを不要にすることができる。
【0052】
以上、この発明の実施の形態を詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があっても、この発明に含まれる。例えば、駆動用バンドパスΔΣ信号のゆらぎはハイサイド側で発生するので、ハイサイド側のFET26、46に加えられるバンドパスΔΣ信号のゆらぎを整形するクリップ回路27、47だけを設けることも可能である。
【符号の説明】
【0053】
1 スイッチングパワーアンプ部
20〜50 スイッチング回路
21、22 コンデンサ
23 トランス
24、25 抵抗
26 FET
27 クリップ回路
27a、27b ダイオード
27c コンデンサ
27d ツェナーダイオード
27e 抵抗
60 出力回路
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10