技術分野
この発明は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法
要約特許出願時に添付された[要約書]
【課題】層間絶縁膜にBPSGを用いて、バリアメタルにTiNを用いる際に、クラックや剥離の発生を防止して、閾値電圧Vth変動を抑制できる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。 【解決手段】トレンチゲート構造の縦型MOSFETは、第1導電型の炭化珪素基板1と、第1導電型の第1半導体層2と、第2導電型の第2半導体層6と、第1導電型の第1半導体領域7と、トレンチ18と、ゲート電極10と、層間絶縁膜11と、バリア層12と、コンタクト電極13と、第1電極14と、第2電極15と、を備える。バリア層12はTiNからなり、バリア層12の膜厚は10〜80nmである。また、層間絶縁膜11は、ノンドープシリケートガラスとホウ素リンシリケートガラスの積層膜からなる。 【選択図】図1
発明が解決しようとする課題[発明の詳細な説明]から抜粋
ここで、トレンチゲート構造の縦型MOSFETでは、上述のようにセルピッチを狭くすることができる。この場合、層間絶縁膜11を平坦化して、被覆性をよくするため、層間絶縁膜11として、BPSGが用いられる。しかしながら、バリアメタル12にTiNを用いると、BPSGとTiNの熱膨張係数が異なるため、コンタクト電極13をシリサイド化のために加熱すると、TiNの変形にBPSGの変形がついて行けず、BPSGに裂け目やひび割れ等のクラックや剥離が生じてしまう。上述の特許文献1、2では、コンタクト電極13の加熱でBPSGが変形することを考慮していないため、BPSGにクラックや剥離が生じる可能性がある。クラックや剥離が生じるとソース電極14とゲート電極10との絶縁性が悪くなり、閾値電圧Vth変動が生じ半導体装置の特性が悪化する。
また、TiNの膜厚を薄くすると、TiNの変形が少なくなり、BPSGがTiNの変形に追従できクラックの発生を防止できる。また、TiNをバリアメタル12に用いない場合でもBPSGのクラックや剥離の発生を防止できる。しかし、この場合、TiNが薄い、または、TiNがないため、Niシリサイドを形成する際の高温や熱またはTi膜のエッチングのプラズマがゲート絶縁膜9に影響を与えることにより、閾値電圧Vth変動が生じ半導体装置の特性が悪化する。
この発明は、上述した従来技術による問題点を解消するため、層間絶縁膜にBPSGを用いて、バリアメタルにTiNを用いる際に、クラックや剥離の発生を防止して、閾値電圧Vth変動を抑制できる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第1導電型の炭化珪素基板のおもて面に第1導電型の第1半導体層が設けられる。前記第1半導体層の、前記炭化珪素基板側に対して反対側に第2導電型の第2半導体層が設けられる。前記第2半導体層の内部に選択的に第1導電型の第1半導体領域が設けられる。前記第2半導体層および前記第1半導体領域を貫通して・・・ 続きを
知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明にかかる炭化珪素半導体装置および炭化珪素半導体装置の製造方法によれば、層間絶縁膜にBPSGを用いて、バリアメタルにTiNを用いる際に、クラックや剥離の発生を防止して、閾値電圧Vth変動を抑制できるという効果を奏する。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】 実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。
【図2】 実施の形態にかかる炭化珪素半導体装置の製造方法の一部の工程の概要を示すフローチャートである。
【図3】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その1)。
【図4】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その2)。
【図5】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その3)。
【図6】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その4)。
【図7】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その5)。
【図8】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その6)。
【図9】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その7)。
【図10】 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である(その8)。
【図11】 TiN膜厚とVth変動、クラックの関係を示す表である。
【図12】 従来の炭化珪素半導体装置の構造を示す断面図である。
1 n+型炭化珪素基板
2 n-型ドリフト層
3 第1p+型領域
4 第2p+型領域
5 n型電流拡散領域
6 p型ベース層
7 n+型ソース領域
8 p+型コンタクト領域
9 ゲート絶縁膜
10 ゲート電極
11 層間絶縁膜
11a NSG膜
11b BPSG膜
12 バリアメタル
12a TiN膜
12b Ti/TiN/Ti膜
13 コンタクト電極
14 ソース電極
15 ドレイン電極
18 トレンチ
100 炭化珪素基体
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録