特開 2018-191423出願番号 特願 2017-91478
駆動装置およびスイッチ装置
公報発行日 2018年11月29
公報URL https://ipforce.jp/patent-jp-A-2018-191423 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
駆動装置およびスイッチ装置
要約特許出願時に添付された[要約書]
【課題】近年、よりいっそうターンオフ損失を低減して欲しいとの要望が高まっている。【解決手段】正側電源線および負側電源線の間に直列に接続された第１半導体素子および第２半導体素子のゲートを駆動するゲート駆動回路と、第１半導体素子のターンオフ期間中において、第２半導体素子にかかる電圧が基準電圧に変化したときに第１タイミング信号を発生する第１タイミング発生回路と、第１タイミング信号に応じて、ゲート駆動回路が第１半導体素子のゲートの電荷量の変動を緩和させる速度を下げる第１駆動条件変更回路と、を備える駆動装置が提供される。
【選択図】図１
発明が解決しようとする課題[発明の詳細な説明]から抜粋
しかしながら、半導体素子のスイッチング速度が速くなるにつれて、主回路配線インダクタンスの影響が大きくなり、ターンオフ中の半導体素子の電圧が電源電圧に達したタイミングでは、他方の半導体素子へ電流の転流が開始するわけではなくなってきている。すなわち、このタイミングで駆動条件を変更させても、ターンオフ損失とサージ電圧のトレードオフが改善されなくなってきている。課題を解決するための手段[発明の詳細な説明]から抜粋
本発明の第１の態様においては、駆動装置を提供してよい。駆動装置は、正側電源線および負側電源線の間に直列に接続された第１半導体素子および第２半導体素子のゲートを駆動するゲート駆動回路を備えてよい。駆動装置は、第１半導体素子のターンオフ期間中において、第２半導体素子にかかる電圧が減少して基準電圧以下に低下したときに第１タイミング信号を発生する第１タイミング発生回路を備えてよい。駆動装置は、第１タ・・・ 続きを知財ポータルサイト IP Force にログインして見る
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】本スイッチ装置を示す。
【図2】スイッチ装置の詳細を示す。
【図3】比較例のスイッチ装置によるターンオフ時の動作波形の一例を示す。
【図4】他の比較例のスイッチ装置によるターンオフ時の動作波形の一例を示す。
【図5】本スイッチ装置によるターンオフ時の動作波形の一例を示す。
選択図 図1出願人が指定した本件の代表的な図
１ スイッチ装置、２ 駆動装置、１１ 第１半導体素子、１２ 第２半導体素子、１３ ターンオフ対象素子、１４ 対向アーム素子、１０１ 正側電源線、１０２ 負側電源線、１０５ 電源出力端子、２００ ゲート駆動回路、２１０ 判定回路、２１１ 抵抗、２１２ 抵抗、２１５ 絶縁信号伝送器、２２１ 第１タイミング発生回路、２２２ 第２タイミング発生回路、２３１ 第１駆動条件変更回路、２３２ 第２駆動条件変更回路、１０１１ 配線インダクタンス、１０２１ 配線インダクタンス
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります