特開 2018-191484出願番号 特願 2017-94632
短絡検出装置および装置
公報発行日 2018年11月29
公報URL https://ipforce.jp/patent-jp-A-2018-191484 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
短絡検出装置および装置
要約特許出願時に添付された[要約書]
【課題】短絡状態をより早期に検出することができる短絡検出装置を提供する。【解決手段】装置１において、短絡検出装置３は、ゲート駆動回路２から半導体素子１１に入力されるゲート電圧を検出する電圧検出回路３０と、ゲート駆動回路２にターンオン信号が入力されてから半導体素子１１のミラー期間が開始するまでの遷移期間において、半導体素子１１のゲート電圧が第１基準電圧以上になったときに半導体素子１１の短絡状態を検出する短絡検出回路３２と、を備える。
【選択図】図１
発明が解決しようとする課題[発明の詳細な説明]から抜粋
異常により短絡状態となる時間はなるべく短く抑えることが望まれる。特許文献１記載の検出方法では、ミラー期間終了以降に短絡状態を検出するため半導体素子が破壊することがありうる。また、今後、ワイドバンドギャップ半導体素子等の短絡耐量が小さい半導体素子を用いることも考えると、短絡状態をより早期に検出することが望まれる。課題を解決するための手段[発明の詳細な説明]から抜粋
本発明の第１の態様においては、短絡検出装置を提供してよい。短絡検出装置は、ゲート駆動回路から半導体素子に入力されるゲート電圧を検出する電圧検出回路を備えてよい。短絡検出装置は、ゲート駆動回路にターンオン信号が入力されてから半導体素子のミラー期間が開始するまでの遷移期間において、半導体素子のゲート電圧が第１基準電圧以上になったときに半導体素子の短絡状態を検出する短絡検出回路を備えてよい。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】本装置を示す。
【図2】装置の動作を示す。
【図3】装置の動作波形の一例を示す。
【図4】装置の動作波形の他の例を示す。
【図5】第１検出期間における装置の動作波形の他の例を示す。
【図6】第１検出期間における装置の動作波形のさらに他の例を示す。
選択図 図1出願人が指定した本件の代表的な図
１ 装置、２ ゲート駆動回路、３ 検出装置、４ 遮断装置、５ ゲート駆動回路、６ 検出装置、７ 遮断装置、１１ 半導体素子、１２ 半導体素子、２０ ＡＮＤ回路、２１ ゲート抵抗、２２ トーテムポール回路、３０ 電圧検出回路、３１ タイミング特定部、３２ 短絡検出回路、４１ ホールド回路、４２ ＮＯＴ回路、４３ 遮断回路、１０１ 正側電源線、１０２ 負側電源線、１０５ 電源出力端子、３０２ ローパスフィルタ、３２３ 基準電圧設定部、３２５ コンパレータ、１０１１ 配線インダクタンス、１０２１ 配線インダクタンス、３２３０ ＮＯＴ回路、３２３１ スイッチ、３２３２ スイッチ、３２３３ 基準電圧源、３２３４ 基準電圧源
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります