特開2018-206839(P2018-206839A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ TDK株式会社の特許一覧
<>
  • 特開2018206839-薄膜コンデンサ 図000003
  • 特開2018206839-薄膜コンデンサ 図000004
  • 特開2018206839-薄膜コンデンサ 図000005
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2018-206839(P2018-206839A)
(43)【公開日】2018年12月27日
(54)【発明の名称】薄膜コンデンサ
(51)【国際特許分類】
   H01G 4/33 20060101AFI20181130BHJP
   H01G 4/12 20060101ALI20181130BHJP
【FI】
   H01G4/06 102
   H01G4/12 394
【審査請求】未請求
【請求項の数】2
【出願形態】OL
【全頁数】9
(21)【出願番号】特願2017-107850(P2017-107850)
(22)【出願日】2017年5月31日
(71)【出願人】
【識別番号】000003067
【氏名又は名称】TDK株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100124062
【弁理士】
【氏名又は名称】三上 敬史
(72)【発明者】
【氏名】角田 晃一
(72)【発明者】
【氏名】吉川 和弘
(72)【発明者】
【氏名】冨川 満広
(72)【発明者】
【氏名】吉田 健一
【テーマコード(参考)】
5E001
5E082
【Fターム(参考)】
5E001AB06
5E001AC02
5E001AH03
5E001AJ02
5E082BC40
5E082EE02
5E082EE03
5E082EE17
5E082FG03
5E082FG26
5E082FG27
5E082FG42
(57)【要約】
【課題】低ESL化が図られた薄膜コンデンサを提供する。
【解決手段】薄膜コンデンサ1は、下部電極層11と、下部電極層11のうちの一部領域上に積層された誘電体層13と、誘電体層13上に積層された上部電極層12と、下部電極層11、誘電体層13及び上部電極層12上に積層された絶縁層14と、を有し、下部電極層11は誘電体層13が積層されていない領域を有する端子部を含む複数の端子部に分割され、上部電極層12上の絶縁層14に形成された絶縁層14を貫通する開口14aにおいて形成された第1ビア導体15aと、下部電極層11のうち誘電体層が積層されていない領域上の絶縁層に形成された前記絶縁層を貫通する開口に形成された第2ビア導体15bと、絶縁層14上で第1ビア導体15aと第2ビア導体15bとを接続する接続導体15cと、を有する導体部15と、を有する。
【選択図】図1
【特許請求の範囲】
【請求項1】
下部電極層と、
前記下部電極層のうちの一部領域上に積層された誘電体層と、
前記誘電体層上に積層された上部電極層と、
前記下部電極層、前記誘電体層及び前記上部電極層上に積層された絶縁層と、
を有し、
前記下部電極層は前記誘電体層が積層されていない領域を有する端子部を含む複数の端子部に分割され、
前記上部電極層上の前記絶縁層に形成された前記絶縁層を貫通する開口において形成された第1ビア導体と、前記下部電極層のうち前記誘電体層が積層されていない領域上の前記絶縁層に形成された前記絶縁層を貫通する開口に形成された第2ビア導体と、前記絶縁層上で前記第1ビア導体と前記第2ビア導体とを接続する接続導体と、を有する導体部と、
を有する、薄膜コンデンサ。
【請求項2】
前記絶縁層及び前記導体部上に積層された絶縁材料からなる保護層をさらに有する、請求項1に記載の薄膜コンデンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、薄膜コンデンサに関する。
【背景技術】
【0002】
電子機器に用いられる電子部品として、例えば、特許文献1では、基板上に誘電体薄膜を含む容量部が形成された薄膜キャパシタが開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2007−81325号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1記載の薄膜キャパシタについては、内部の配線の形状から低ESL(等価直列インダクタンス)化に限界がある。
【0005】
本発明は上記に鑑みてなされたものであり、低ESL化が図られた薄膜コンデンサを提供することを目的とする。
【課題を解決するための手段】
【0006】
上記目的を達成するため、本発明の一形態に係る薄膜コンデンサは、下部電極層と、前記下部電極層のうちの一部領域上に積層された誘電体層と、前記誘電体層上に積層された上部電極層と、前記下部電極層、前記誘電体層及び前記上部電極層上に積層された絶縁層と、を有し、前記下部電極層は前記誘電体層が積層されていない領域を有する端子部を含む複数の端子部に分割され、前記上部電極層上の前記絶縁層に形成された前記絶縁層を貫通する開口において形成された第1ビア導体と、前記下部電極層のうち前記誘電体層が積層されていない領域上の前記絶縁層に形成された前記絶縁層を貫通する開口に形成された第2ビア導体と、前記絶縁層上で前記第1ビア導体と前記第2ビア導体とを接続する接続導体と、を有する導体部と、を有する。
【0007】
上記の薄膜コンデンサによれば、下部電極層、上部電極層及び誘電体層を含むコンデンサ部分に電流を流した場合に、絶縁層内において、導体部の第1ビア導体と第2ビア導体との間で流れる電流の方向が互いに逆となっている。そのため、絶縁層内及びその周辺で、第1ビア導体、第2ビア導体のそれぞれにおいて電流が流れることによるESLの上昇を打ち消すことができるため、低ESL化を実現することができる。
【0008】
ここで、前記絶縁層及び前記導体部上に積層された絶縁材料からなる保護層をさらに有する態様とすることができる。
【0009】
上記のように、絶縁層及び導体部上に絶縁材料からなる保護層が設けられている。このような構成とすることで、絶縁層の上面での導体部の破損を防ぐことができる。
【発明の効果】
【0010】
本発明によれば、低ESL化が図られた薄膜コンデンサが提供される。
【図面の簡単な説明】
【0011】
図1】本発明の一実施形態に係る薄膜コンデンサの一部を概略的に示す断面図である。
図2図1に示される薄膜コンデンサの製造方法を説明するための図である。
図3図1に示される薄膜コンデンサの製造方法を説明するための図である。
【発明を実施するための形態】
【0012】
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付し、重複する説明を省略する。
【0013】
図1は、本発明の一実施形態に係る薄膜コンデンサの一部を概略的に示す断面図である。図1に示されるように、薄膜コンデンサ1は、下部電極層11、上部電極層12、誘電体層13、絶縁層14、導体部15及び保護層16を有している。下部電極層11の上に誘電体層13が積層され、誘電体層13上に上部電極層12が積層されることで、これらは薄膜コンデンサ1の容量部10を形成している。
【0014】
なお、本明細書中において「積層方向」とは、下部電極層11、誘電体層13、上部電極層12、絶縁層14及び保護層16というように、下部電極層11から保護層16に向けて各層が順次重なる方向である。また、以下の説明では、積層方向に沿って保護層16側を「上」、積層方向に沿って下部電極層11側を「下」として説明する場合がある。
【0015】
容量部10は、積層方向に沿って設けられた一対の電極層である下部電極層11及び上部電極層12と、一対の電極層に挟まれた誘電体層13と、を有している。本実施形態において、容量部10は2層の電極層と1層の誘電体層13を有する単層構造である場合について説明するが、容量部10は下部電極層11上に、誘電体層13と内部電極層(図示せず)とが交互に積層されると共に、最上部の誘電体層上に上部電極層12が積層された多層構造であってもよい。
【0016】
薄膜コンデンサ1の最下層を形成する下部電極層11は、導電性を有する材料によって形成される。具体的には、主成分としてニッケル(Ni)や銅(Cu)を含有する材料が下部電極層11として好適に用いられ、Niが特に好適に用いられる。なお、「主成分」であるとは、当該成分の占める割合が50質量%以上であることをいう。また、下部電極層11の主成分がNiである場合、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)、及び銀(Ag)からなる群より選ばれる少なくとも一種(以下、「添加元素」と記す。)を更に含有する。
【0017】
なお、下部電極層11は、複数の端子部として、第1端子部11Aと第2端子部11Bとに分割されている。第1端子部11Aには、上面に誘電体層13が積層されていない領域が含まれるが、この領域は後述のように上部電極層12と電気的接続を行うための領域である。第2端子部11Bにも上面に誘電体層13が積層されていない領域が含まれている例を示しているが、第2端子部11Bの上面全面に誘電体層13が積層されていてもよい。第1端子部11Aと第2端子部11Bとの間には、絶縁材料18が充填されて両者間は絶縁される。なお、第1端子部11Aと第2端子部11Bとが絶縁されていればよく、両者間に絶縁材料18が設けられていなくてもよい。下部電極層11の厚さは、例えば、300nm〜10μm程度である。
【0018】
上部電極層12は、導電性を有する材料によって形成される。具体的には、主成分としてニッケル(Ni)や白金(Pt)を含有する材料が上部電極層12として好適に用いられ、Niが特に好適に用いられる。上部電極層12の主成分がNiである場合、下部電極層11と同様に、添加元素が更に含有していてもよい。上部電極層12が添加元素を含有することにより、上部電極層12の途切れを抑制することができる。なお、上部電極層12は複数の添加元素を含有してもよい。上部電極層12の厚さは、例えば、10nm〜1000nm程度である。
【0019】
誘電体層13は、下部電極層11上に積層されて、下部電極層11と上部電極層12とに挟まれる。誘電体層13は、下部電極層11上の全面に積層されるのではなく、少なくとも第1端子部11Aの上面の一部が露出した状態となる(当該領域には誘電体層13が積層されない状態となる)ように、下部電極層11の一部領域に積層される。ただし、第2端子部11Bの上面を覆う面積は広い方が好ましく、そのような構成とすることで容量部10としての機能を向上させることができる。
【0020】
誘電体層13は、ペロブスカイト系の誘電体材料によって構成される。本実施形態におけるペロブスカイト系の誘電体材料としては、BaTiO(チタン酸バリウム)、(Ba1−XSr)TiO(チタン酸バリウムストロンチウム)、(Ba1−XCa)TiO、PbTiO、Pb(ZrTi1−X)O等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(Sr1−XBa)Nb、PbNb等に代表されるタングステンブロンズ型強誘電体材料等から構成される。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、AサイトとBサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしてもよい。なお、誘電体層13の特性制御のため、誘電体層13に適宜、副成分として添加物質が含有されていてもよい。なお、誘電体層13の特性制御のため、誘電体層13に適宜、副成分として添加物質が含有されていてもよい。誘電体層13の厚さは、例えば10nm〜1000nmである。
【0021】
絶縁層14は、下部電極層11、誘電体層13及び上部電極層12の上面を覆うように積層される。絶縁層14には、その上面から上部電極層12の上面まで貫通する開口14aと、その上面から下部電極層11のうち第1端子部11Aの上面まで貫通する開口14bと、を有する。絶縁層14の厚さは、例えば、300nm〜10μm程度である。
【0022】
導体部15は、絶縁層14の上面及び開口14a,14b内に設けられる。開口14a内において、導体部15は上部電極層12aと接する第1ビア導体15aとなっている。また、開口14b内において、導体部15は第1端子部11Aと接する第2ビア導体15bとなっている。そして、開口14a内の第1ビア導体15aと開口14b内の第2ビア導体15bとは絶縁層14上に形成された接続導体15cにより接続されている。すなわち、導体部15は、上部電極層12aと第1端子部11Aとを接続する導体配線として機能する。導体部15は、導電性を有する材料によって形成される。具体的には、主成分としてニッケル(Ni)や銅(Cu)を含有する材料が導体部15として好適に用いられ、Cuが特に好適に用いられる。また、導体部15の厚さは、例えば、1μm〜5μm程度である。なお、第1ビア導体15aと第2ビア導体15bとの距離(積層方向に対して直交する水平方向の長さ:接続導体15cの長さに相当)は、例えば、10μm〜100μm程度であり、近接配置された状態となっている。このような構成とすることで、低ESL化を実現できる。この点については後述する。
【0023】
保護層16は、絶縁層14及び導体部15の上面を覆うように積層される。また、保護層16は、絶縁層14に設けられた開口14a,14b内を埋めるように開口14a,14b内に導入されている。このため、第1ビア導体15a,第2ビア導体15bは、開口14a,14bの内面に沿って伸びると共に、上面側(内面側)には保護層16が設けられる状態となる。
【0024】
上記の絶縁層14及び保護層16は、絶縁性を有する材料であれば特に限定されないが、例えば、ポリイミド等の非導電性樹脂、ガラス(SiO)、アルミナ(Al)、シリコンナイトライド(SiN)等の無機材料、あるいはこれらを混合又は積層させた絶縁材料等を用いることができるが、樹脂材料が好適に用いられる。絶縁層14及び保護層16それぞれの厚さは、例えば、0.5μm以上10μm以下である。
【0025】
上記の薄膜コンデンサ1では、導体部15により上部電極層12と、下部電極層11のうちの第1端子部11Aとが電気的に接続される。したがって、第1端子部11A及び第2端子部11Bを端子電極として電流を流すと、上部電極層12、誘電体層13、及び第2端子部11Bがコンデンサとして機能する。したがって、誘電体層13と第2端子部11Bとが接する面積が大きいほど、コンデンサの容量を増大させることができる。
【0026】
上記の薄膜コンデンサ1において、第1端子部11Aから第2端子部11Bへ向けて電流を流したとする。この場合、導体部15のうち第2ビア導体15bは下方から上方へ電流が流れる。一方、導体部15のうち第1ビア導体15aは上方から下方へ電流が流れる。すなわち、近接配置された2つの第1ビア導体15a,第2ビア導体15bを流れる電流の方向が互いに逆となっている。そのため、低ESL化を実現できる。
【0027】
次に、図2及び図3を参照して薄膜コンデンサ1の製造方法について説明する。図2及び図3は、図1に示される薄膜コンデンサの製造方法を説明するための図である。なお、図2及び図3は製造の途中段階における薄膜コンデンサ1の一部を拡大して示している。実際には、複数の薄膜コンデンサ1を一度に形成した後、それぞれの薄膜コンデンサ1に個片化する。
【0028】
まず、図2(a)に示されるように、下部電極層11を準備し、その上面に誘電体層13及び上部電極層12を積層する。誘電体層13の積層方法としては、溶液法、スパッタリング等のPVD(Physical Vapor Deposition)法、又はCVD(ChemicalVapor Deposition)法等の成膜技術を用いることができる。また、上部電極層12の積層方法としては、例えばDCスパッタリング等が挙げられる。ただし、積層方法は特に限定されない。また、誘電体層13の形成時に焼成を行ってもよい。
【0029】
次に、図2(b)に示されるように、下部電極層11、誘電体層13及び上部電極層12の上面を覆うように絶縁層14を積層する。絶縁層14の形成方法としては、溶液法、スパッタリング等のPVD(Physical Vapor Deposition)法、又はCVD(ChemicalVapor Deposition)法等の成膜技術を用いることができる。その後、絶縁層14に開口14a,14bを形成する。開口14a,14bは、例えばパターニングされたレジストをマスクとしたドライエッチングによって形成される。開口14aでは、上部電極層12の上面が底面において露出すると共に、絶縁層14による側面が形成される。開口14bでは、下部電極層11の上面が底面において露出すると共に、絶縁層14による側面が形成される。開口14bの底面に露出する領域は、第1端子部11A(図1参照)の上面となる領域である。
【0030】
次に、図2(c)に示されるように、導体部15を形成する。導体部15は、例えば銅(Cu)等の導電性材料をスパッタ又は蒸着した後、エッチングによるパターニングを行うことによって形成される。この工程により、第1ビア導体15a,第2ビア導体15b,接続導体15cを含む導体部15が形成される。なお、第1ビア導体15a,第2ビア導体15bは、少なくとも下部電極層11と上部電極層12とが接続されるように形成していればよく、開口14a,14bの底面及び側面を全て覆うように形成されていなくてもよい。また、開口14a,14b内を全て充填するように第1ビア導体15a,第2ビア導体15bが形成されていてもよい。
【0031】
次に、図3(a)に示されるように、絶縁層14及び導体部15(接続導体15c)の上面を覆うように保護層16を積層する。保護層16の形成方法としては、溶液法、スパッタリング等のPVD(Physical Vapor Deposition)法、又はCVD(ChemicalVapor Deposition)法等の成膜技術を用いることができる。保護層16は、絶縁層14の開口14a,14b内にも充填されるように形成される。
【0032】
次に、図3(b)に示されるように、下部電極層11を第1端子部11Aと第2端子部11Bとに分割する。下部電極層11の分割方法としては、例えば、レーザ加工等が挙げられるが、特に限定されない。その後、第1端子部11Aと第2端子部11Bとの間に形成された領域11cに絶縁材料18(図1参照)を充填し、ダイシング等によって個片化を行うことにより、図1に示される薄膜コンデンサ1が得られる。
【0033】
ここで、本実施形態に係る薄膜コンデンサ1では、下部電極層11が複数に分割されていて、導体部15により、上部電極層12と、複数に分割された下部電極層11のうちの第1端子部11Aと、が電気的に接続されている。したがって、薄膜コンデンサ1では、下部電極層11の第1端子部11A及び第2端子部11Bを容量部10に対する端子電極として利用することができる。また、このように上部電極層12と下部電極層11の第1端子部11Aとが電気的に接続されている構成とすることで、薄膜コンデンサ1を個片化する際の短絡等を防ぐことができる。具体的には、従来の薄膜コンデンサの構成では、ダイシング等によって薄膜コンデンサ1の個片化を行う際に、下部電極層11と、上部電極層12側の配線(本実施形態の薄膜コンデンサ1における導体部15)とが短絡する可能性があった。これに対して、本実施形態に係る薄膜コンデンサ1では、導体部15と下部電極層11(第1端子部11A)とが電気的に接続されているため、短絡のリスクを回避することができる。したがって、薄膜コンデンサ1の歩留まりを向上させることができる。
【0034】
また、絶縁層14内では、導体部15の第1ビア導体15aと第2ビア導体15bとの間で流れる電流の方向が互いに逆となっている。そのため、絶縁層14内及びその周辺で、第1ビア導体15a,第2ビア導体15bのそれぞれにおいて電流が流れることによるESLの上昇を打ち消すことができるため、低ESL化を実現することができる。なお、上記の低ESL化を達成するためには、ESLを打ち消し会うことが可能な程度にビア導体同士が近接していることが好ましい。具体的には、第1ビア導体15aと第2ビア導体15bとの距離(積層方向に対して直交する水平方向の長さ:接続導体15cの長さに相当)が、例えば、10μm〜100μm程度であると、低ESL化の効果が高められる。
【0035】
また、薄膜コンデンサ1は、絶縁層14及び導体部15の上面に絶縁材料からなる保護層16が設けられている。このような構成とすることで、上面側の導体部15の破損を防ぐことができる。
【0036】
なお、本実施形態では、薄膜コンデンサ1の容量部10の誘電体層13が一層である単層構造である場合について説明したが、誘電体層13を複数有する所謂多層構造としてもよい。その場合には、複数の誘電体層13の間にはそれぞれ内部電極層が設けられることになる。容量部10が1以上の内部電極層を有する場合には、下部電極層11を内部電極層の数に合わせてさらに分割し、分割後の下部電極層11から形成される端子部と内部電極層とを個別に接続する導体配線をさらに設けることで、本実施形態で説明した薄膜コンデンサ1と同様に下部電極層11側に端子を設けることができる。また、新たに設けられる導体配線については、導体部15と同様に、絶縁層14に設けられた2つの開口内に形成されるビア導体と、2つのビア導体を接続する接続導体とを含んで構成されることになるが、2つのビア導体を流れる電流の方向を互いに逆とすることができる。そのため、薄膜コンデンサ1と同様に導体部周辺での低ESL化を実現することができる。
【0037】
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。
【0038】
例えば、上記実施形態では、誘電体層13は、下部電極層11のうち、コンデンサとしては機能しない第1端子部11A上にも積層されている場合について説明した。しかしながら、誘電体層13は、少なくとも第2端子部11B上に設けられていればよく、第1端子部11A上には設けられていなくてもよい。
【符号の説明】
【0039】
1…薄膜コンデンサ、10…容量部、11…下部電極層、11A…第1端子部、11B…第2端子部、12…上部電極層、13…誘電体層、14…絶縁層、15…導体部、15a…第1ビア導体、15b…第2ビア導体、15c…接続導体、16…保護層。
図1
図2
図3