技術分野
この発明は、トレンチ構造を有するワイドバンドギャップ半導体を用いた縦型MOSFET等の半導体装置
要約特許出願時に添付された[要約書]
【課題】高チャネル移動度、およびトレンチ底の電界集中を緩和させ高耐圧を確保する。また、ゲート酸化膜の破壊を抑制する。 【解決手段】n+ 型炭化珪素基板1表面のn型炭化珪素エピタキシャル層2上の表面には、第1p+ 型ベース領域3と、n型炭化珪素エピタキシャル層2の内部に形成された第2p+ 型ベース領域4と、n型炭化珪素エピタキシャル層2の表面に形成されたn型領域5と、n型領域5の表面に形成されたpベース層6と、pベース層6の表面層に形成されたn+ ソース領域7と、p++ コンタクト領域8と、pベース層6を貫通し、第2p+ 型ベース領域4よりも浅い位置まで形成されたトレンチとを有する。トレンチのpベース層6の位置における第1の側壁角度は主面に対し80°〜90°であり、pベース層6とn型領域5の境界よりも深い位置における第2の側壁角度は第1の側壁角度との角度差が1°〜25°である。 【選択図】図1
発明が解決しようとする課題[発明の詳細な説明]から抜粋
特許文献1の技術では、トレンチ部の側壁角度を2段階にする構造が提案されているが、トレンチ底部(角部)に電界集中する構造であり、耐圧が低下した。
本発明は、上述した従来技術による問題点を解消するため、トレンチ側壁のチャネル部分の側壁角度は垂直に近づけ、チャネル下からトレンチ底付近の側壁角度を鈍化させるように形成させ、トレンチ底角の曲率を大きくすることで、高チャネル移動度と、トレンチ底の電界集中を緩和させ高耐圧を確保することができる、ワイドバンドギャップ半導体装置を提供することを目的とする。また、チャネル下からトレンチ底付近の側壁角度を鈍化させ、堆積酸化膜の薄化を抑制しゲート酸化膜が薄い個所での破壊を抑制することを目的とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、第1導電型の高濃度ワイドバンドギャップ半導体基板表面に形成された低濃度の第1導電型の第1ワイドバンドギャップ半導体層と、前記第1ワイドバンドギャップ半導体層の表面に選択的に形成された第2導電型の第1ベース領域と、前記第1ワイドバンドギャップ半導体層の内部に選択的に形成された第2導電型の第2ベース領域と、前記第1ワ・・・ 続きを
知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、高チャネル移動度、およびトレンチ底の電界集中を緩和させ高耐圧を確保できる。また、トレンチのゲート絶縁膜の薄化を抑制でき、ゲート酸化膜の破壊を抑制できる。
この発明についての権利主張の範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】 図1は、実施の形態にかかる半導体装置の構成を示す断面図である。
【図2】 図2は、実施の形態にかかる半導体装置の製造工程を示す断面図である。(その1)
【図3】 図3は、実施の形態にかかる半導体装置の製造工程を示す断面図である。(その2)
【図4】 図4は、実施の形態にかかる半導体装置の製造工程を示す断面図である。(その3)
【図5】 図5は、実施の形態にかかる半導体装置の製造工程を示す断面図である。(その4)
【図6】 図6は、実施の形態にかかる半導体装置の製造工程を示す断面図である。(その5)
【図7】 図7は、実施の形態にかかる半導体装置の製造工程を示す断面図である。(その6)
1 n+型炭化珪素基板
2 n型炭化珪素エピタキシャル層
2a 第1n型炭化珪素エピタキシャル層
2b 第2n型炭化珪素エピタキシャル層
3 第1p+ベース領域
3a 深い位置の第1p+ベース領域
3b 浅い位置の第1p+ベース領域
4 第2p+ベース領域
5 濃いn型領域
5a 深い位置の第1n型領域
5b 浅い位置の第1n型領域
6 pベース層
7 n+ソース領域
8 p++コンタクト領域
9 ゲート絶縁膜
10 ゲート電極
11 層間絶縁膜
12 ソース電極
13 裏面電極
14 ソース電極パッド
15 ドレイン電極パッド
SW1 pベース層6領域でのトレンチ側壁
SW2 濃いn型領域5でのトレンチ側壁
ASW1,ASW2 側壁角度
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録