知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2018-206891(P2018-206891A)
(43)【公開日】2018年12月27日
(54)【発明の名称】磁気抵抗メモリ素子及び磁気抵抗メモリ回路
(51)【国際特許分類】
H01L 21/8239 20060101AFI20181130BHJP
H01L 27/105 20060101ALI20181130BHJP
H01L 29/82 20060101ALI20181130BHJP
H01L 43/08 20060101ALI20181130BHJP
【ＦＩ】
H01L27/105 447
H01L29/82 Z
H01L43/08 Z
【審査請求】未請求
【請求項の数】4
【出願形態】ＯＬ
【全頁数】10
(21)【出願番号】特願2017-109264(P2017-109264)
(22)【出願日】2017年6月1日
【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２８年度、文部科学省、科学技術試験研究委託事業「耐災害性に優れた安心・安全社会のためのスピントロニクス材料・デバイス基盤技術の研究開発」、産業技術力強化法第１９条の適用を受ける特許出願
(71)【出願人】
【識別番号】503361400
【氏名又は名称】国立研究開発法人宇宙航空研究開発機構
(74)【代理人】
【識別番号】100106909
【弁理士】
【氏名又は名称】棚井 澄雄
(74)【代理人】
【識別番号】100161702
【弁理士】
【氏名又は名称】橋本 宏之
(74)【代理人】
【識別番号】100188592
【弁理士】
【氏名又は名称】山口 洋
(74)【代理人】
【識別番号】100181124
【弁理士】
【氏名又は名称】沖田 壮男
(74)【代理人】
【識別番号】100163496
【弁理士】
【氏名又は名称】荒 則彦
(72)【発明者】
【氏名】小林 大輔
(72)【発明者】
【氏名】廣瀬 和之
(72)【発明者】
【氏名】伊藤 大智
(72)【発明者】
【氏名】梯 友哉
【テーマコード（参考）】
4M119
5F092
【Ｆターム（参考）】
4M119AA07
4M119AA17
4M119AA20
4M119BB01
4M119CC02
4M119CC05
4M119DD17
4M119DD43
4M119DD51
4M119DD52
4M119EE05
4M119EE11
5F092AA20
5F092AB06
5F092AC12
5F092AD23
5F092AD25
5F092BC47
5F092FA08
(57)【要約】
【課題】重イオン放射線の環境下でもデータの消失を抑制できる磁気抵抗メモリ素子及び磁気抵抗メモリ回路を提供すること。【解決手段】本発明の一態様の磁気抵抗メモリ素子は、磁化方向が可変の第１磁性層、磁化方向が不変の第２磁性層、及び、第１磁性層と第２磁性層との間に配置され、第１磁性層と第２磁性層とをトンネル接続する絶縁層、を備える第１のメモリ素子及び第２のメモリ素子と、第１のメモリ素子の第１磁性層と、第２のメモリ素子の第１磁性層との双方に接続し、磁束を保持する導電体と、を備える、磁気抵抗メモリ素子である。
【選択図】図１
【特許請求の範囲】
【請求項1】
磁化方向が可変の第１磁性層、
磁化方向が不変の第２磁性層、及び、
前記第１磁性層と前記第２磁性層との間に配置され、前記第１磁性層と前記第２磁性層とをトンネル接続する絶縁層、
を備える第１のメモリ素子及び第２のメモリ素子と、
前記第１のメモリ素子の前記第１磁性層と、前記第２のメモリ素子の前記第１磁性層との双方に接続し、磁束を保持する導電体と、
を備える、磁気抵抗メモリ素子。
磁化方向が不変の第２磁性層、及び、
前記第１磁性層と前記第２磁性層との間に配置され、前記第１磁性層と前記第２磁性層とをトンネル接続する絶縁層、
を備える第１のメモリ素子及び第２のメモリ素子と、
前記第１のメモリ素子の前記第１磁性層と、前記第２のメモリ素子の前記第１磁性層との双方に接続し、磁束を保持する導電体と、
を備える、磁気抵抗メモリ素子。
【請求項2】
前記第１のメモリ素子の前記第１磁性層の磁化方向と、前記第２のメモリ素子の前記第１磁性層の磁化方向とが逆方向である、請求項１記載の磁気抵抗メモリ素子。
【請求項3】
前記第１のメモリ素子及び第２のメモリ素子が一列に接続され、前記第１のメモリ素子の前記第１磁性層の磁化方向と、前記第２のメモリ素子の前記第１磁性層の磁化方向とが同じ方向である、請求項１記載の磁気抵抗メモリ素子。
【請求項4】
請求項１から３のうちいずれか１項記載の磁気抵抗メモリ素子が複数配置された、磁気抵抗メモリ回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、磁気抵抗メモリ素子及び磁気抵抗メモリ回路に関する。
【背景技術】
【0002】
半導体素子を用いたＳＲＡＭ(Static Random Access Memory)やＤＲＡＭ（Dynamic Random Access Memory）等のメモリ素子は、微細化が進み、高容量が実現される一方で宇宙放射線や地上の天然中性子放射線が存在する環境下において、記憶情報が変化してしまう場合がある。
【0003】
次世代の記憶媒体としてＭＲＡＭ（Magnetoresistive Randam Access Memory：磁気抵抗変化型ランダムアクセスメモリ）と呼ばれる磁気抵抗メモリ回路が研究されている（例えば特許文献１）。ＭＲＡＭは、ＭＴＪ素子（Magnetic Tunnel Junction：磁気トンネル接合素子）と呼ばれる磁気メモリ素子によってデータを記憶する。
【0004】
ＭＴＪ素子は、低消費電力で高速に動作すると共に、半導体素子に比して放射線に対する耐性が比較的高いとされている。特許文献２に記載された技術によると、磁気抵抗メモリ素子の放射線への耐性を高める技術として、メモリ素子の強磁性層におけるＢ（ホウ素）に含まれる同位体１０Ｂの比率を、自然界における比率よりも低くしている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１４−２０７４６９号公報
【特許文献2】特開２０１２−２５３２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
宇宙空間では重イオン放射線が存在し、ＭＴＪ素子に衝突する可能性がある。地上における自然界では、天然中性子放射線が存在する。中性子放射線がＭＴＪ素子近傍の物質と核反応を起こすと、重イオン放射線が発生し、重イオン放射線がＭＴＪ素子に衝突する可能性がある。本発明者らは、ＭＴＪ素子が重イオン放射線に反応して磁化の方向が変わることを見出した。重イオン放射線がある環境下では磁気メモリ素子の記憶が消失する可能性がある。特許文献２に記載された技術は、ＭＴＪ素子と重イオン放射線との反応を抑制するものではない。
【0007】
本発明は、重イオン放射線の環境下でもデータの消失を抑制できる磁気抵抗メモリ素子及び磁気抵抗メモリ回路を提供することを目的の一つとする。
【課題を解決するための手段】
【0008】
本発明の一態様の磁気抵抗メモリ素子は、磁化方向が可変の第１磁性層、磁化方向が不変の第２磁性層、及び、前記第１磁性層と前記第２磁性層との間に配置され、前記第１磁性層と前記第２磁性層とをトンネル接続する絶縁層、を備える第１のメモリ素子及び第２のメモリ素子と、前記第１のメモリ素子の前記第１磁性層と、前記第２のメモリ素子の前記第１磁性層との双方に接続し、磁束を保持する導電体と、を備える。
【発明の効果】
【0009】
本発明の一態様の磁気抵抗メモリ素子によると、重イオン放射線の環境下でもデータの消失を抑制することができる。
【図面の簡単な説明】
【0010】
【図1】本発明の第１の実施形態に係る磁気抵抗メモリ素子１の断面図である。
【図2】ＭＴＪ素子の動作原理を模式的に示す図である。
【図3】ＭＴＪ素子の動作原理を模式的に示す図である。
【図4】ＭＴＪ素子２Ａにおける放射線の影響を示す図である。
【図5】ＭＴＪ素子２Ａの第１磁性層３Ａが消磁した場合を示す図である。
【図6】第２の実施形態に係る磁気抵抗メモリ素子２０の断面図である。
【図7】第３の実施形態に係る磁気抵抗メモリ素子３０の断面図である。
【図8】複数の磁気抵抗メモリ素子１を備える磁気抵抗メモリ回路１００の構成を示す断面図である。
【発明を実施するための形態】
【0011】
以下、図面を参照して、本発明に係る磁気抵抗メモリ素子及び磁気抵抗メモリ回路の実施形態について説明する。
【0012】
[第１の実施形態]図１は、第１の実施形態に係る磁気抵抗メモリ素子１の断面図である。図示するように、磁気抵抗メモリ素子１は、垂直磁化方式の一対のＭＴＪ素子（第１及び第２のメモリ素子）２Ａ，２Ｂを用いた記憶素子である。磁気抵抗メモリ素子１は、例えば、隣接して配置された一対のＭＴＪ素子２Ａ，２Ｂと、一対のＭＴＪ素子２Ａ，２Ｂ同士を連結するアーチ形の導電体１０と、一対のＭＴＪ素子２Ａ，２Ｂのそれぞれに隣接して配置された一対の磁束生成配線１２Ａ，１２Ｂと、隣接して並置された一対のＭＴＪ素子２Ａ，２Ｂに電流を流す一対の電極１４Ａ，１４Ｂと、を備える。電極１４Ａ，１４Ｂには、それぞれ端子Ａ，Ｂが設けられている。
【0013】
ＭＴＪ素子２Ａは、例えば、電極１４Ａの上層（＋Ｚ方向）に形成された第２磁性層５Ａと、第２磁性層５Ａの上層に形成された絶縁層４Ａと、絶縁層４Ａの上層に形成された第１磁性層３Ａとを備える。第１磁性層３Ａは、磁化方向が可変の強磁性体である。第１磁性層３Ａの磁化方向は、外部からの磁界の付与によって電流の流れる方向（＋Ｚ方向）、または電流の流れる方向と逆方向（−Ｚ方向）に可変する。第１磁性層３Ａは、磁化方向の違いによって情報を記憶する記憶層である。
【0014】
第２磁性層５Ａは、磁化方向が電流の流れる方向（例えば＋Ｚ方向）に固定され、磁化方向が不変の強磁性体である。
【0015】
絶縁層４Ａは、第１磁性層３Ａと第２磁性層５Ａとの間に挟まれて設けられ、第１磁性層３Ａと第２磁性層５Ａとをトンネル接続する。端子Ａから端子Ｂに電流を流すと、第２磁性層５Ａから絶縁層４Ａを介して、第１磁性層３Ａに電流が流れる。
【0016】
ＭＴＪ素子２Ｂは、例えば、ＭＴＪ素子２Ａと同様の構成を有する。以下、ＭＴＪ素子２Ａと重複する説明は適宜省略する。第１磁性層３Ｂの磁化方向は、外部から磁界がかけられることによって電流の流れる方向（−Ｚ方向）、または電流の流れる方向と逆方向（＋Ｚ方向）に可変する。第２磁性層５Ｂは、磁化方向が電流の流れる方向（例えばＺ方向）に固定された磁性体である。電極１４Ａの端子Ａに電流を流すと、ＭＴＪ素子２Ａ、導電体１０を介して、ＭＴＪ素子２Ｂに電流が流れる。このとき、第１磁性層３Ｂから絶縁層４Ｂを介して、第２磁性層５Ｂに電流が流れる。
【0017】
導電体１０は、ＸＺ平面を断面とした場合に逆Ｕ字のアーチ状に形成されている。導電体１０は、導電性を有すると共に、磁束を閉じ込める性質を有する材料で形成されている。導電体１０は、例えば、パーマロイなどの軟強磁性体を用いて形成されるが、同様の性質を有するのであれば他の材料を用いてもよい。導電体１０は、一対のＭＴＪ素子２Ａ，２Ｂの一対の第１磁性層３Ａ，３Ｂの上面同士を連結する。即ち、導電体１０は、一対の第１磁性層３Ａ，３Ｂの双方に接触し、導電性を有すると共に磁束を保持する。
【0018】
一対の磁束生成配線１２Ａ，１２Ｂは、一対の第１磁性層３Ａ，３Ｂの外側の側面に隣接して配置され、電流が流されることにより磁界を生じさせる。この磁界は、一対の第１磁性層３Ａ，３Ｂを磁化する。一対の第１磁性層３Ａ，３Ｂの外側の側面とは、磁気抵抗メモリ素子１におけるＸ軸方向に沿った両側面方向を意味する。磁束生成配線１２Ａは、例えば、Ｙ方向に電流が流れることにより磁束生成配線１２Ａの周囲に同心円状の磁界を生じさせる。この同心円状の磁界は、第１磁性層３ＡをＺ方向に磁化する。また、磁束生成配線１２Ａは、例えば、−Ｙ方向に電流が流れることによって第１磁性層３Ａを−Ｚ方向に磁化する。
【0019】
同様に、磁束生成配線１２Ｂは、例えば、−Ｙ方向に電流が流れることにより磁束生成配線１２Ｂの周囲に同心円状の磁界を生じさせる。この同心円状の磁界は、第１磁性層３ＢをＺ方向に磁化する。また、磁束生成配線１２Ｂは、例えば、Ｙ方向に電流が流れることによって第１磁性層３ＢをＺ方向に磁化する。
【0020】
一対のＭＴＪ素子２Ａ，２Ｂのそれぞれは、一対の第１磁性層３Ａ，３Ｂ、一対の第２磁性層５Ａ，５Ｂ、及び絶縁層４Ａ，４Ｂの積層方向が同じになるように隣接して配置されているため、一対の磁束生成配線１２Ａ，１２Ｂに、Ｙ軸に関して同方向に電流が流されると、第１磁性層３Ａと第１磁性層３Ｂには、配置状態において反対方向に磁化方向が形成される。
【0021】
図２及び図３は、ＭＴＪ素子２Ａの動作原理を模式的に示す図である。ＭＴＪ素子２Ｂの動作も基本的に同様であるので、代表してＭＴＪ素子２Ａについて説明する。図２に示されるように、ＭＴＪ素子２Ａにおいて、磁化方向が可変の第１磁性層３Ａが＋Ｚ方向に磁化された場合、磁化方向が固定された第２磁性層５Ａの磁化方向も＋Ｚ方向であり、第２磁性層５Ａから絶縁層４Ａを介して第１磁性層３Ａに電流を流すと第１抵抗値＝ＲＰが得られる。
【0022】
図３に示されるように、ＭＴＪ素子２Ａにおいて、磁化方向が可変の第１磁性層３Ａが−Ｚ方向に磁化された場合、磁化方向が固定された第２磁性層５Ａの磁化方向は反対方向の＋Ｚ方向であり、第２磁性層５Ａから絶縁層４Ａを介して第１磁性層３Ａに電流を流すと第２抵抗値＝ＲＡＰが得られる。このとき、第１磁性層３Ａの磁化方向と第２磁性層５Ａとの磁化方向とは逆向きなので、磁気的な抵抗によって第２抵抗値は、第１抵抗値よりも大きくなる。
【0023】
上記のように、第１抵抗値、または第２抵抗値という異なる抵抗値を検出することにより、ＭＴＪ素子２Ａは、メモリ素子として用いられる。
【0024】
図４は、ＭＴＪ素子２Ａにおける放射線の影響を示す図である。ＭＴＪ素子２Ａがメモリ装置として用いられる場合、ＭＴＪ素子２Ａには導電性があるため、その周囲は絶縁体６で覆われる。一般的に用いられる絶縁体６は、ＭＴＪ素子２Ａの第１磁性層３Ａや第２磁性層５Ａより熱伝導率が低いため、第１磁性層３Ａや第２磁性層５Ａに熱が閉じ込められやすくなる。
【0025】
ここで、中性子線ｎが絶縁体６内の物質（例えば１０Ｂ）に当たって核反応Ｒを起こすと、重イオン放射線Ｈが生じ、第１磁性層３Ａの中の電子と反応して第１磁性層３Ａにエネルギーを与え、第１磁性層３Ａの温度が上昇する。核反応Ｒは、第１磁性層３Ａ内の物質と反応しても起こり得る。このときの核反応Ｒによって生じる温度は例えば５００（Ｋ）から７００（Ｋ）である。このような温度域では、第１磁性層３Ａの磁束が温度の影響によって消磁することが実験的に分かっている。
【0026】
図５は、ＭＴＪ素子２Ａの第１磁性層３Ａが消磁した場合を示す図である。図５（１）に示されるように、ＭＴＪ素子２Ａの第１磁性層３Ａが消磁した場合、導電体１０内には、ＭＴＪ素子２Ｂの第１磁性層３Ｂの磁束ＧＢの磁化方向に沿って磁束１１が生じる。そうすると、図５（２）に示されるように、磁束１１の影響により、第１磁性層３Ａは、磁束１１の方向に沿って磁化される。これにより、第１磁性層３Ａには、もとの磁化方向の磁束ＧＡが生じる。即ち、導電体１０は、導電体１０に接続する双方の第１磁性層３Ａ，３Ｂのいずれか一方の磁束が失われても、磁化方向が維持されている他方の第１磁性層の磁束によって、磁束が失われた第１磁性層を元の磁化方向に磁化する。
【0027】
上記の第１磁性層３Ａの再磁化は、磁束ＧＡの方向が逆の場合にも行われる。第１磁性層３Ａの再磁化において、再磁化の速度は極めて速く、再磁化の速度がメモリ素子としての性能に影響を与えることはない。上記の再磁化は、ＭＴＪ素子２Ｂの第１磁性層３Ｂが消磁した場合も成立し得る。
【0028】
このように磁気抵抗メモリ素子１では、ＭＴＪ素子が冗長化されており、第１磁性層３Ａまたは第１磁性層３Ｂのいずれか一つの磁化方向が重イオン放射線の影響などによって変化した場合であっても、第１磁性層３Ａと第１磁性層３Ｂとの双方に接触し、導電性を有すると共に磁束を保持する導電体１０によって、失われた磁化方向を復活させることができる。これにより、磁気抵抗メモリ素子１は、重イオン放射線の影響で磁気メモリ素子の記憶が消失した場合でも消失する前の状態を回復し、データの消失を低減することができる。
【0029】
[第２の実施形態]第１の実施形態の磁気抵抗メモリ素子１は、一対の磁束生成配線１２Ａ，１２Ｂに電流を流すことによって一対のＭＴＪ素子２Ａ，２Ｂの一対の第１磁性層３Ａと第１磁性層３Ｂとの磁化方向をそれぞれ可変させていた。第２の実施形態の磁気抵抗メモリ素子２０は、導電体１０に設けられた端子Ｃによって第１磁性層３Ａと第１磁性層３Ｂとの磁化方向を可変させる。
【0030】
図６は、第２の実施形態に係る磁気抵抗メモリ素子２０の断面図である。以下の説明では、第１実施形態と同一の構成については同一の名称、符号を用い、重複する説明については適宜省略する。
【0031】
磁気抵抗メモリ素子２０は、磁気抵抗メモリ素子１の一対の磁束生成配線１２Ａ，１２Ｂが省略されている。磁気抵抗メモリ素子２０の導電体１０の例えば中間点には、端子Ｃが設けられている。
【0032】
一対のＭＴＪ素子２Ａ，２Ｂの一対の第１磁性層３Ａと第１磁性層３Ｂの磁化の方向は、一対の第１磁性層３Ａと第１磁性層３Ｂをそれぞれ流れる電流の向きによって制御される。即ち、磁気抵抗メモリ素子２０では、スピントランスファートルクによって磁化を制御して一対の第１磁性層３Ａと第１磁性層３Ｂに情報を書き込む。例えば、磁気抵抗メモリ素子２０において、端子Ａと端子Ｃとの間、または端子Ｂと端子Ｃとの間に所定の閾値を超える電圧値のパルスを与えるように電流を流すことにより、第１磁性層３Ａと第１磁性層３Ｂの磁化の方向をＺ軸に沿った所望の向きに制御することができる。
【0033】
磁気抵抗メモリ素子２０に記憶されたデータを読み出す場合、端子Ａと端子Ｂとの間の抵抗値を読み取ればよい。データの読み出しは、これに限らず、端子Ａと端子Ｃとの間、または端子Ｂと端子Ｃとの間の抵抗値を読み取ってもよい。
【0034】
第２の実施形態に係る磁気抵抗メモリ素子２０によると、メモリ素子に必要な性能を確保しつつ、構成を簡略化することができる。
【0035】
[第３の実施形態]第１実施形態及び第２実施形態では、一対のＭＴＪ素子２Ａ，２Ｂのそれぞれは、一対の第１磁性層３Ａ，３Ｂ、一対の第２磁性層５Ａ，５Ｂ、及び絶縁層４Ａ，４Ｂの積層方向が同じになるように隣接して配置されていた。第３の実施形態では、一対のＭＴＪ素子２Ａ，２Ｂが一列に配置されている構成を例示する。
【0036】
図７は、第３の実施形態に係る磁気抵抗メモリ素子３０の断面図である。磁気抵抗メモリ素子３０では、ＭＴＪ素子２Ａ，２Ｂが直線状に配置されている。それぞれのＭＴＪ素子２Ａ，２Ｂの積層方向は、Ｚ軸に対して反対方向となっている。即ち、それぞれのＭＴＪ素子２Ａ，２Ｂは、それぞれの第１磁性層３Ａ，３Ｂが対向するように配置され、それぞれの第１磁性層３Ａ，３Ｂの磁化方向が配置状態において同じ方向となるように配置されている。それぞれの第１磁性層３Ａ，３Ｂを磁化する場合、第１実施形態と同様に一対の磁束生成配線１２Ａ，１２Ｂを用いてもよい。用いても良い。
【0037】
上述した磁気抵抗メモリ素子３０によると、一対のＭＴＪ素子２Ａ，２Ｂが直線状に配置されているため、省スペース化することができ、装置を小型化することができる。
【0038】
[第４の実施形態]上述した第１実施形態の磁気抵抗メモリ素子１、第２実施形態の磁気抵抗メモリ素子２０、第３実施形態の磁気抵抗メモリ素子３０、のいずれかを複数個用いて磁気抵抗メモリ回路１００を構成してもよい。
【0039】
図８は、複数の磁気抵抗メモリ素子１を備える磁気抵抗メモリ回路１００の構成を示す断面図である。磁気抵抗メモリ回路１００は、複数の磁気抵抗メモリ素子１がＸ軸及びＹ軸に沿ってマトリクス状に配置されている。磁気抵抗メモリ素子１は、磁気抵抗メモリ素子２０、磁気抵抗メモリ素子３０であってもよい。磁気抵抗メモリ回路１００により、ＭＴＪ素子が冗長化され、放射線に対して耐性が高い記憶媒体を構成することができる。
【0040】
なお、上記の実施形態の他に放射線に対して耐性を高める手法として、図４の絶縁体６の材質をサファイアや窒化アルミニウムといった熱伝導性が高い材質を用いて形成してもよい。また、絶縁体６に含まれるＢの同位体１０Ｂの比率を、自然界における比率よりも低くしてもよい。また、ＭＴＪ素子の周辺の配線をアルミニウムなどの軽金属に変更することで、熱伝導性を高め、重イオン放射線に対して耐性を高めてもよい。
【0041】
また、ＭＴＪ素子の配列を変更して重イオン放射線に対して耐性を高めてもよい。例えば、３個以上の複数のＭＴＪ素子を一列に接続した回路と回路を選択するためのトランジスタを用いてメモリ回路を構成してもよい。この場合、いずれか１つのＭＴＪ素子に重イオン放射線が当たって抵抗状態が変わっても、残りのＭＴＪ素子の抵抗状態が維持されるため、全体の抵抗値によって記憶データの状態を推定することができる。また、複数のＭＴＪ素子が、並列に接続されている回路であってもよい。
【0042】
この他、２個のＭＴＪ素子が直線状に配置された回路を並列に配置してラッチ型の回路を構成してもよい。この回路によると、重イオン放射線の影響により１つのＭＴＪ素子の抵抗値が変わっても、多数決の原理により回路全体の記憶データの状態を推定することができる。
【0043】
以上、本発明を実施するための形態について説明したが、本発明は上記実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。例えば、図１において、磁束生成配線１２Ａ及び磁束生成配線１２Ｂを用いる代わりに、第１磁性層３Ａと第１磁性層３Ｂとの間の位置に１本の磁束生成配線を配置し、この１本の磁束生成配線から生じる磁界によりそれぞれの第１磁性層３Ａ，３Ｂを磁化してもよい。同様に、図７において、例えば磁束生成配線１２Ａと磁束生成配線１２Ｂの中間の位置に、一本の磁束生成配線を配置し、この一本の磁束生成配線から生じる磁界によりそれぞれの第１磁性層３Ａ，３Ｂを磁化してもよい。また、上記実施形態の磁気抵抗メモリ素子を複数個直列または並列に接続して冗長化した回路を形成し、重イオン放射線に対して耐性を高めてもよい。
【符号の説明】
【0044】
１、２０、３０…磁気抵抗メモリ素子２Ａ、２Ｂ…ＭＴＪ素子
３Ａ、３Ｂ…第１磁性層
４Ａ、４Ｂ…絶縁層
５Ａ、５Ｂ…第２磁性層
６…絶縁体
１０…導電体
１２Ａ、１２Ｂ…磁束生成配線
１４Ａ、１４Ｂ…電極
１００…磁気抵抗メモリ回路
Ａ、Ｂ、Ｃ…端子