特開2018-206894(P2018-206894A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ ルネサスエレクトロニクス株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2018-206894(P2018-206894A)
(43)【公開日】2018年12月27日
(54)【発明の名称】半導体装置の製造方法
(51)【国際特許分類】
   H01L 21/60 20060101AFI20181130BHJP
   H01L 21/3205 20060101ALI20181130BHJP
   H01L 21/768 20060101ALI20181130BHJP
   H01L 23/522 20060101ALI20181130BHJP
【FI】
   H01L21/60 301P
   H01L21/88 T
【審査請求】未請求
【請求項の数】20
【出願形態】OL
【全頁数】25
(21)【出願番号】特願2017-109399(P2017-109399)
(22)【出願日】2017年6月1日
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】特許業務法人筒井国際特許事務所
(72)【発明者】
【氏名】▲柳▼生 祐貴
【テーマコード(参考)】
5F033
5F044
【Fターム(参考)】
5F033HH07
5F033HH11
5F033HH13
5F033HH17
5F033HH18
5F033JJ07
5F033JJ11
5F033JJ13
5F033JJ17
5F033JJ18
5F033KK08
5F033KK18
5F033KK33
5F033MM08
5F033MM13
5F033NN06
5F033NN07
5F033NN17
5F033PP15
5F033PP27
5F033QQ00
5F033QQ08
5F033QQ09
5F033QQ19
5F033QQ27
5F033QQ30
5F033QQ37
5F033RR04
5F033RR06
5F033RR22
5F033TT02
5F033TT04
5F033VV07
5F033XX00
5F044EE06
5F044EE13
(57)【要約】
【課題】半導体装置の信頼性を向上する。
【解決手段】半導体装置の製造方法として、(a)パッド電極4と、銅からなる導電層13と、フォトレジスト膜PR1と、金からなる導電層15とを有する半導体ウエハを準備する工程、(b)ヨウ素からなる保護膜18を導電層15の表面に形成する工程、(c)フォトレジスト膜PR1を除去する工程、(d)アルゴンイオンを照射し、保護膜18を除去する工程、(e)導電層15の表面にボンディングワイヤの一部を接触させる工程とを有している。
【選択図】図15
【特許請求の範囲】
【請求項1】
以下の工程を含む半導体装置の製造方法:
(a)第1面と、前記第1面に形成されたパッド電極と、前記第1面に形成され、前記パッド電極の一部を露出する第1開口部を有する第1絶縁膜と、前記第1絶縁膜の表面に形成され、前記第1開口部内を介して前記パッド電極と電気的に接続された第1導電層と、前記第1導電層の表面に形成され、前記第1導電層の一部を露出する第2開口部を有する第2絶縁膜と、前記第2開口部内における前記第1導電層の前記表面に形成された第2導電層と、を有する半導体ウエハを準備する工程;
(b)前記(a)工程の後、前記第2絶縁膜を除去する工程;
(c)前記(b)工程の後、前記第1導電層のうち、前記第2導電層と重ならない部分を除去する工程;
(d)前記(c)工程の後、前記半導体ウエハを切断することで取得した半導体チップを、ダイボンド材を介して基材に搭載する工程;
(e)前記(d)工程の後、前記半導体チップにアルゴンイオンを照射する工程;
(f)前記(e)工程の後、前記半導体チップの前記第2導電層の表面に、ボンディングワイヤの一部を接触させる工程、
ここで、
前記(c)工程の前に、ヨウ素からなる保護膜を、前記第2導電層の前記表面に形成し、
前記(e)工程により前記保護膜を除去する。
【請求項2】
請求項1に記載の半導体装置の製造方法において、前記保護膜を、前記(b)工程の前に形成する、半導体装置の製造方法。
【請求項3】
請求項1に記載の半導体装置の製造方法において、前記保護膜を、前記(b)工程の後で、かつ、前記(c)工程の前に形成する、半導体装置の製造方法。
【請求項4】
請求項1に記載の半導体装置の製造方法において、
前記第1導電層は、銅からなり、
前記(b)工程は、ウェットエッチング法により行われる、半導体装置の製造方法。
【請求項5】
請求項1に記載の半導体装置の製造方法において、
前記第1導電層は、銅からなり、
前記(c)工程は、ウェットエッチング法により行われる、半導体装置の製造方法。
【請求項6】
請求項1に記載の半導体装置の製造方法において、前記第2導電層の前記表面は、前記ボンディングワイヤの一部が接触する第1領域と、前記第1領域以外の第2領域とを有し、
前記保護膜を、前記第1領域に選択的に形成する、半導体装置の製造方法。
【請求項7】
請求項1に記載の半導体装置の製造方法において、
前記(a)工程で準備する前記半導体ウエハは、前記第2開口部内における前記第1導電層の前記表面に形成された第3導電層を有し、
前記第2導電層は、前記第3導電層の表面に形成されている、半導体装置の製造方法。
【請求項8】
請求項7に記載の半導体装置の製造方法において、
前記(a)工程で準備する前記半導体ウエハは、前記第1絶縁膜の前記表面に形成され、かつ、前記第1開口部内を介して前記パッド電極と電気的に接続された第4導電層を有し、
前記第1導電層は、前記第4導電層の表面に形成されており、
前記(c)工程の後で、かつ、前記(d)工程の前に、さらに、
(g)前記第4導電層のうち、前記第2導電層と重ならない部分を除去する工程、
を有する、半導体装置の製造方法。
【請求項9】
請求項8に記載の半導体装置の製造方法において、前記第4導電層は、チタンからなる、半導体装置の製造方法。
【請求項10】
請求項7に記載の半導体装置の製造方法において、前記第3導電層は、ニッケルからなる、半導体装置の製造方法。
【請求項11】
請求項1に記載の半導体装置の製造方法において、
前記(f)工程の後に、さらに、
(h)前記半導体チップおよび前記ボンディングワイヤを樹脂で封止する工程、
を有する、半導体装置の製造方法。
【請求項12】
請求項1に記載の半導体装置の製造方法において、前記保護膜は、単分子層のヨウ素吸着膜からなる、半導体装置の製造方法。
【請求項13】
請求項1に記載の半導体装置の製造方法において、前記保護膜は、前記半導体ウエハをヨウ素ガス雰囲気中に晒すことで形成する、半導体装置の製造方法。
【請求項14】
請求項1に記載の半導体装置の製造方法において、前記保護膜は、前記半導体ウエハをヨウ素ヨウ化カリウム溶液に浸漬することで形成する、半導体装置の製造方法。
【請求項15】
請求項1に記載の半導体装置の製造方法において、
前記(f)工程で、前記ボンディングワイヤの一部を、前記第2導電層の前記表面のうち、前記パッド電極と厚さ方向に重なる領域に接触させる、半導体装置の製造方法。
【請求項16】
請求項1に記載の半導体装置の製造方法において、
前記第2開口部は、前記第1導電層のうち、前記パッド電極と厚さ方向に重なる領域および重ならない領域の両方を露出し、
前記(f)工程で、前記ボンディングワイヤの一部を、前記第2導電層の前記表面のうち、前記パッド電極と厚さ方向に重ならない領域に接触させる、半導体装置の製造方法。
【請求項17】
請求項1に記載の半導体装置の製造方法において、
前記基材はリードフレームであって、
前記(f)工程で、前記半導体チップの前記第2導電層は前記ボンディングワイヤを介して前記リードフレームのリードに接続される、半導体装置の製造方法。
【請求項18】
請求項1に記載の半導体装置の製造方法において、
前記基材は配線基板であって、
前記(f)工程で、前記半導体チップの前記第2導電層は前記ボンディングワイヤを介して前記配線基板の主面に形成された端子電極に接続される、半導体装置の製造方法。
【請求項19】
請求項1に記載の半導体装置の製造方法において、前記第2導電層は、金からなる、半導体装置の製造方法。
【請求項20】
請求項1に記載の半導体装置の製造方法において、
前記(e)工程では、前記半導体チップおよび前記半導体チップが搭載された前記基材に前記アルゴンイオンを照射する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、特に、パッド電極の表面に導電層を介してワイヤを接続した半導体装置の製造方法に適用して有効な技術に関する。
【背景技術】
【0002】
特開2010−157683号公報(特許文献1)には、シード・メタル膜として、パラジウム膜を採用し、そのエッチング液としてヨウ素系のエッチング液を使用することが開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2010−157683号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
例えばリードフレームや配線基板のような基材の端子と、この基材上に搭載された半導体チップのパッド電極とを、ボンディングワイヤを介して、互いに、かつ、電気的に接続した半導体装置がある。具体的には、パッド電極上に予め形成された導電層を介して、ボンディングワイヤをパッド電極に接続した半導体装置がある。
【0005】
本願発明者の検討によれば、導電層の構成やその形成方法によって、ボンディングワイヤの接合信頼性(接合強度)が低下することがわかった。そのため、導電層の構成やその形成方法を工夫することで、半導体装置の信頼性を向上することが望まれる。
【0006】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0007】
一実施の形態による半導体装置の製造方法は、(a)パッド電極と、第1導電層と、フォトレジスト膜と、第2導電層とを有する半導体ウエハを準備する工程を有する。そして、半導体装置の製造方法は、(b)ヨウ素からなる保護膜を前記第2導電層の表面に形成する工程、(c)前記フォトレジスト膜を除去する工程、(d)前記第1導電層の一部を除去する工程、(e)アルゴンイオンを照射し、前記保護膜を除去する工程、(f)前記第2導電層の表面にボンディングワイヤの一部を接触させる工程を有している。
【発明の効果】
【0008】
一実施の形態によれば、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【0009】
図1】本実施の形態の半導体装置の平面図である。
図2図1のA−A線に沿う断面図である。
図3】本実施の形態の半導体チップの平面図である。
図4図3のB−B線に沿う要部断面図である。
図5】本実施の形態の半導体装置の製造工程を示すプロセスフロー図である。
図6】本実施の形態の半導体装置の製造工程中の平面図である。
図7図6に続く、半導体装置の製造工程中の平面図である。
図8図7に示す半導体装置の製造工程中の断面図である。
図9図8に続く、半導体装置の製造工程中の断面図である。
図10図9に続く、半導体装置の製造工程中の断面図である。
図11図10に続く、半導体装置の製造工程中の断面図である。
図12図11に続く、半導体装置の製造工程中の断面図である。
図13図12に続く、半導体装置の製造工程中の断面図である。
図14図13に続く、半導体装置の製造工程中の断面図である。
図15図14に続く、半導体装置の製造工程中の断面図である。
図16図15に続く、半導体装置の製造工程中の断面図である。
図17図16に続く、半導体装置の製造工程中の断面図である。
図18図17に続く、半導体装置の製造工程中の斜視図である。
図19図18に続く、半導体装置の製造工程中の断面図である。
図20図19に続く、半導体装置の製造工程中の断面図である。
図21図20に続く、半導体装置の製造工程中の断面図である。
図22図21に続く、半導体装置の製造工程中の断面図である。
図23図22に続く、半導体装置の製造工程中の断面図である。
図24】本実施の形態のエッチング工程における導電層表面の反応メカニズムを示す概念図である。
図25】本実施の形態のプラズマクリーニング工程における反応メカニズムを示す概念図である。
図26】変形例1の半導体装置の製造工程中の断面図である。
図27図26に続く、変形例1の半導体装置の製造工程中の断面図である。
図28】変形例2の半導体装置の断面図である。
【発明を実施するための形態】
【0010】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【0011】
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【0012】
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【0013】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0014】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【0015】
(実施の形態)
<半導体装置>
本実施の形態について、QFP(Quad Flat Package)型半導体装置を例に説明する。
【0016】
まず、本実施の形態の半導体装置(半導体集積回路装置)SDの構成について、図1図4を用いて説明する。図1は本実施の形態の半導体装置SDの平面図である。図2は、図1のA−A線に沿う断面図である。図3は、本実施の形態の半導体チップ3の平面図である。図4は、図3のB−B線に沿う要部断面図である。
【0017】
図1および図2に示すように、本実施の形態の半導体装置SDは、半導体チップ3、複数のボンディングワイヤ5、複数本のリード2および封止体1を有する。封止体1は、4つの辺を有する略四角形の平面形状を有し、各辺において、辺に直交する方向に延在するように複数本のリード2が封止体1から突出している。封止体1の中央部分には、半導体チップ3が配置されている。この半導体装置SDは、QFP型半導体装置である。
【0018】
半導体チップ3は、半導体基板で構成され、複数の半導体素子、複数の配線、複数のパッド電極4(端子、外部電極、外部引出パッド電極)および、導電層OPを有する。半導体チップ3を構成する半導体基板は、例えば、シリコン(Si)からなる。
【0019】
複数の半導体素子は、複数の配線(金属配線)により接続されて回路ブロックを構成し、回路ブロック(半導体素子)は、配線を介してパッド電極4に電気的に接続されている。そして、複数のパッド電極4は、導電層OPおよびボンディングワイヤ5を介して、複数のリード2と電気的に接続されている。パッド電極4は、導電層OPを介して、ボンディングワイヤ5により、リード2に接続されている。リード2は、例えば、銅(Cu)を主成分とする。また、ボンディングワイヤ5は、例えば、銅(Cu)を主成分とする。後述する図4に示すように、ボンディングワイヤ5は、ボール部5aとワイヤ部5bとを有する。図4に示すように、ワイヤ部5bの一端にボール部5aが形成されていて、ボール部5aは、導電層OPを介してパッド電極4に接続され、ワイヤ部5bの他端は、リード2に接続されている。
【0020】
ここで、「銅(Cu)からなる」とは、銅(Cu)を主成分とする金属を意味する。そして、銅(Cu)を主成分とする金属膜、リードまたはワイヤとは、微量の金属添加物(1%以下)を含有する銅合金を含む。金属添加物としては、例えば、アルミニウム(Al)、マグネシウム(Mg)、チタン(Ti)、マンガン(Mn)、鉄(Fe)、亜鉛(Zn)、ジルコニウム(Zr)、ニオブ(Nb)、モリブデン(Mo)、ルテニウム(Ru)、パラジウム(Pd)、銀(Ag)、金(Au)、インジウム(In)、ニッケル(Ni)、白金(Pt)、ランタノイド系金属、アクチノイド系金属が挙げられる。また、金属添加物として、前記の金属を一種または複数種含むものでもよい。なお、ボンディングワイヤ5として、金(Au)を主成分とするワイヤを用いてもよい。
【0021】
封止体1は、半導体チップ3、ポリイミド層PI、導電層OP、ボンディングワイヤ5、複数のリード2、ダイパッド(チップ搭載部)6、および、接着層7を覆っている。半導体チップ3は、接着層7によりダイパッド6に接着されている。封止体1は、平坦な主面(封止体主面)1a、平坦な裏面(封止体裏面)1b、および、主面1aと裏面1b間を繋ぐ側面(封止体側面)1cを有している。封止体1は、例えば、エポキシ樹脂からなる。
【0022】
図2において、2点鎖線は、半導体装置SDが実装される実装基板の実装面MBを表している。半導体装置SDを実装基板に実装した状態で、主面(上面、表面)1aおよび裏面(下面)1bは、実装面MBに対して平行となる。なお、半導体装置SDを実装基板に実装した状態で、実装面MBに近い側を封止体裏面(下面)1b、遠い側を封止体主面(上面、表面)1aと呼ぶ。複数のリード2は、半導体チップ3を取り囲むように配置されており、半導体チップ3を中心に放射状に延在している。複数のリード2は、主面(上面、表面、リード主面)2aと裏面(下面、リード裏面)2bとを有する。リード2は、インナーリード部ILとアウターリード部OLとからなり、インナーリード部ILは、封止体1の内部に位置する。アウターリード部OLの主面2aおよび裏面2bは、半田めっき膜2cで覆われている。アウターリード部OLのリード2の側面も半田めっき膜2cで覆われているが、アウターリード部OLの先端2dは半田めっき膜2cで覆われておらず、基材が露出する部分が存在する。ただし、先端2dの基材の周囲は、半田めっき膜2cで覆われている。ボンディングワイヤ5は、リード2のインナーリード部ILの主面2aに接続されている。
【0023】
また、アウターリード部OLは、ガルウイング形状を有し、インナーリード部ILから連続して、直線的に、封止体1の外部に突出する突出部と、突出部から実装面MBに向かって延びる屈曲部と、実装面MBに対してほぼ平行に屈曲部から延在し、実装半田を介して実装基板に接続される接続部とを有している。
【0024】
図3に示すように、平面視にて矩形の半導体チップ3は、互いに対向する辺3cおよび辺3d、ならびに、互いに対向する辺3eおよび辺3fを有する。半導体チップ3の主面3a上には、各辺3c〜3fに沿って、複数のパッド電極4の集合体であるパッド電極群4c〜4fが形成されている。
【0025】
パッド電極群4cには、複数のパッド電極4が、辺3cに沿って2列に配置されており、各パッド電極4上には導電層OPが配置され、導電層OPにはボンディングワイヤ5のボール部5aが接続されている。パッド電極群4d,4e,4fも同様の構成を有する。
【0026】
4つのパッド電極群4c〜4fに囲まれた領域において、半導体チップ3の主面3aには、平面視にて矩形のポリイミド層(有機絶縁膜)PIが形成されている。ポリイミド層PIは、パッド電極群4c〜4fで囲まれた領域に形成されており、半導体チップ3の角部(例えば、パッド電極群4cと、パッド電極群4eまたは4fとの間の領域、または、パッド電極群4dと、パッド電極群4eまたは4fとの間の領域)およびパッド電極群4c〜4fと辺3c〜3fとの間の領域には形成されていない。また、各パッド電極群4c〜4f内のパッド電極4間の領域にもポリイミド層PIは形成されていない。すなわち、図3および図4に示すように、ポリイミド層PIと辺3c〜3fとの間であって、かつ、パッド電極4(および導電層OP)が形成されていない領域では、封止体1は、絶縁膜11と接触している。
【0027】
半導体チップ3内に形成されている半導体素子は、例えば、MISFET(Metal Insulator Semiconductor Field Effect Transistor)や不揮発性メモリセルを含み、例えば、図3のポリイミド層PIで覆われた領域における半導体基板SB(図4参照)に形成されている。
【0028】
図4は、図3のB−B線に沿う断面図である。ただし、図4の下側には、パッド電極4および導電層OPの平面図も示している。
【0029】
図4に示すように、半導体基板SB上に比誘電率の高い絶縁膜10を介してパッド電極4が配設されている。機械的強度の高い絶縁膜10は、例えば、酸化シリコン膜等の無機絶縁膜からなる。パッド電極4は、アルミニウム(Al)からなるが、アルミニウムからなる膜の下層にチタン膜/窒化チタン膜等を配置した積層構造、さらには、上層にも窒化チタン膜を配置した積層構造としてもよい。また、パッド電極4を構成するアルミニウム膜には、微量(例えば、2wt%以下)の銅等が添加されていてもよい。
【0030】
パッド電極4および絶縁膜10は、保護膜として機能する絶縁膜11で覆われているが、絶縁膜11には、パッド電極4の主面の一部を露出する開口部が形成されている。また、絶縁膜11は、酸化シリコン膜、窒化シリコン膜、もしくは、酸化シリコン膜上に窒化シリコン膜を形成した積層膜といった無機絶縁膜、又は、ポリイミド膜、ポリイミド膜上に酸化シリコン膜を形成した積層膜、もしくは、ポリイミド膜上に窒化シリコン膜を形成した積層膜といった有機絶縁膜からなる。
【0031】
パッド電極4上には、導電層OPが形成されており、ボンディングワイヤ5は導電層OPを介してパッド電極4に電気的に接続されている。導電層OPは、絶縁膜11に形成された開口部でパッド電極4に接触し、絶縁膜11上に延在している。
【0032】
なお、パッド電極4を構成するアルミニウム膜の上層に窒化チタン膜が形成されている場合、前記開口部では、アルミニウム膜よりも高抵抗である窒化チタン膜は除去され、アルミニウム膜の主面が露出している。すなわち、導電層OPは、窒化チタン膜を介することなく、パッド電極4を構成するアルミニウム膜に接触している。
【0033】
導電層OPは、パッド電極4の側から、4層の導電層12,13,14,15で構成されている。導電層12は、例えば、チタン(Ti)により、導電層13は、例えば、銅(Cu)により、導電層14は、例えば、ニッケル(Ni)により、導電層15は、例えば、金(Au)により、夫々形成されている。
【0034】
導電層12は、パッド電極4と導電層13の反応防止層(バリアメタル層)であり、導電層13は、導電層14および導電層15を電解めっき法で形成する際の給電層(シード層)である。また、導電層14は、ワイヤボンディング時の応力でパッド電極4が変形するのを防止する応力緩和層であると共に、導電層13を構成する銅が導電層15に拡散するのを防止する反応防止層、さらに導電層15を電解めっき法で形成する際の給電層として作用する。また、導電層15は、ボンディングワイヤ5と合金層を形成するための接合層である。従って、導電層15の表面(上面)がワイヤ接合面となる。なお、導電層12として、チタン以外にクロム(Cr)を用いることができる。また、導電層15として、金以外に、パラジウム(Pd)を用いることができる。
【0035】
また、本実施の形態にあっては、パッド電極4と導電層15との間に反応防止層として導電層12を設けた場合を例に説明したが、導電層12を設けなくてもよい。但し、導電層13を構成する銅がパッド電極4に拡散するのを抑制する上では、本実施の形態のように、導電層12を介して導電層13をパッド電極4上に形成することが好ましい。
【0036】
図4に示すように、本実施の形態にあっては、導電層12,13,14,15は、平面視において、ほぼ等しい大きさを有する矩形状に形成され、互いに、厚さ方向に沿って等しい位置に重なっている。また、図4に示すように、導電層OPは、パッド電極4に厚さ方向において重なるようにパッド電極4よりも大きく形成されている。なお、導電層OPは、パッド電極4と等しい大きさでも良く、パッド電極4より小さくてもよい。ただし、パッド電極4および導電層OPは、絶縁膜11に形成された開口部よりも大きい方が好ましい。また、変形例として後述するように、導電層OPは厚さ方向においてパッド電極4に重ならないように形成してもよい。
【0037】
図4に示すように、平面視において、ボンディングワイヤ5のボール部5aと導電層15との接合部を第1領域R1、それ以外の導電層15の主面を第2領域R2と表している。すなわち、第1領域R1は、導電層15の中央部であり、第2領域R2は、第1領域R1の周囲を連続的に取り囲んでいる。また、導電層15の主面(上面)には、中央に凹部15aが形成されており、ボンディングワイヤ5のボール部5aは、例えば、この凹部15aの内側に形成されている。ただし、金からなる導電層15は、硬度が低いため、ボール部5aは、凹部15aとその周囲の凸部とに跨って位置してもよい。ただし、導電層14は、導電層15よりも高い硬度を有するため、ボール部5aは、導電層14の凹部の内側に位置していることが好適である。
【0038】
図4に示すように、ポリイミド層PIは、絶縁膜11に接触して、絶縁膜11上に形成されており、ポリイミド層PI、導電層OP、ボンディングワイヤ5および絶縁膜11は、封止体1で覆われている。封止体1は、例えば、エポキシ樹脂からなり、シランカップリング剤を含有している。
【0039】
図4に示すように、導電層15とボンディングワイヤ5のボール部5aとの間には、金と銅との合金層17が形成されている。すなわち、図4の第1領域R1には、合金層17が形成されている。
【0040】
<半導体装置の製造方法>
次に、本実施の形態の半導体装置SDの製造方法を、図5図23を用いて説明する。図5は、本実施の形態の半導体装置の製造工程を示すプロセスフロー図である。図6および図7は、本実施の形態の半導体装置の製造工程中の平面図である。図8図17および図19図23は、本実施の形態の半導体装置の製造工程中の断面図である。図18は、本実施の形態の半導体装置の製造工程中の斜視図である。
【0041】
本実施の形態では、半導体ウエハの準備工程(S1〜S5)、ダイボンディング工程(S6〜S7)、プラズマクリーニング工程(S8)、ワイヤボンディング工程(S9)、樹脂封止工程(S10)、個片化工程(S11)と、夫々大きく6つの工程に分けて説明する。
【0042】
1.半導体ウエハの準備工程
本実施の形態では、以下の工程により、パッド電極4の表面にOPM(Over Pad Metallization)が形成された半導体ウエハWFを準備する。
【0043】
まず、図5に示すパッド電極形成工程(S1)を実施する。具体的には、半導体基板SBに機械的強度の高い酸化シリコン膜等の無機絶縁膜からなる絶縁膜10を形成する。続いて、絶縁膜10の第1面に対して、導電性部材(導電性材料)であるアルミニウムにより、パッド電極4を形成する。パッド電極4は、例えば、スパッタリング法を用いて形成する。その結果、図6に示すように、パッド電極4を有する複数の半導体チップ3が行列状に配置された半導体ウエハWFが形成される。
【0044】
ここで、第1面とは、半導体基板SBの表面や半導体基板SBに形成した絶縁膜10の表面であって、パッド電極が形成されるパッド電極形成面19を意味する。本実施の形態にあっては、絶縁膜10の表面にパッド電極4を形成するため、絶縁膜10の表面がパッド電極形成面19となる。なお、図6および図7では、半導体チップ3を簡略化した図面としているため、例えば、パッド電極4、導電層OPの数は、図3とは異なっている。以上がパッド電極形成工程(S1)である。
【0045】
次に、図5に示す導電層形成工程(S2)、ヨウ素保護膜形成工程(S3)、フォトレジスト膜除去工程(S4)、導電層エッチング工程(S5)を経て、図7に示すように、各半導体チップ3のパッド電極4上に導電層OPを形成する。以下、導電層OPの形成方法を、図5および図8図17を用いて説明する。
【0046】
まず、図5に示す導電層形成工程(S2)を実施する。導電層形成工程(S2)は、パッド電極4上に絶縁膜11および導電層12,13,14,15を形成する工程である。
【0047】
具体的には、図8に示すように、パッド電極形成面19に対して、絶縁性部材である酸化シリコンによって、絶縁膜10およびパッド電極4を被覆すると共に、パッド電極4の表面の一部を露出する開口部11aを有するように、絶縁膜11を形成する。絶縁膜11は、例えば、CVD(Chemical Vapor Deposition)法を用いて形成する。なお、絶縁膜11は、酸化シリコン膜のほか、窒化シリコン膜、もしくは、酸化シリコン膜上に窒化シリコン膜を形成した積層膜といった無機絶縁膜、又は、ポリイミド膜、ポリイミド膜上に酸化シリコン膜を形成した積層膜、もしくは、ポリイミド膜上に窒化シリコン膜を形成した積層膜といった有機絶縁膜により構成してもよい。
【0048】
また、絶縁膜11は、パッド電極形成面19の全体に形成した後に、開口部11aに相当する部分をウェットエッチング法により除去してもよい。なお、このような形成方法の場合には、そのエッチング条件(例えば、時間)によって、パッド電極4の一部(表面)もオーバーエッチングされることもあり、その場合は、開口部11aはパッド電極の表面だけでなく、内部の一部も露出する。
【0049】
次に、図9に示すように、絶縁膜11の表面に、絶縁膜11の開口部11aにおいて露出するパッド電極4に接触すると共にパッド電極4を被覆するように、チタンからなる導電層12を形成する。
【0050】
続いて、図10に示すように、導電層12の表面に、銅からなる導電層13を形成し、導電層12を介して、パッド電極4と導電層13とを電気的に接続する。導電層12および導電層13は、例えば、スパッタリング法を用いて形成する。前述したように、導電層12は、パッド電極4と導電層13との反応防止層であり、導電層13は、導電層14および導電層15を電解めっき法により形成する際の給電層である。
【0051】
次に、図11に示すように、開口部PRO1を有するフォトレジスト膜PR1を導電層13上に形成する。フォトレジスト膜PR1は、後述する導電層14および導電層15を、その厚さ方向においてパッド電極4と重なる領域(図4に示す導電層OPを形成する領域R1,R2)に選択的に形成するためのものである。具体的には、導電層13の表面にフォトレジスト膜PR1を形成し、その後、導電層OPを形成する領域R1,R2に対応する部分を除去することで、開口部PRO1を形成する。その結果、導電層OP形成領域R1,R2が露出する。なお、フォトレジスト膜PR1は、炭素を主成分とする有機絶縁膜により構成される。
【0052】
次に、図12に示すように、電解めっき法を用いて、開口部PRO1内の導電層13上に、導電性材料であるニッケルからなる導電層14を選択的に形成する。ここで、導電層14の膜厚は、例えば、1.5〜2.0μmとする。導電層14は、ワイヤボンディング工程(S9)において、ワイヤボンディング時の応力でパッド電極4が変形するのを防止する応力緩和層であり、導電層14の膜厚はパッド電極4が受ける衝撃を緩和するために十分な膜厚としている。また、前述の通り、導電層14は、ワイヤボンディング時の応力でパッド電極4が変形するのを防止する応力緩和層であると共に、導電層13を構成する銅が導電層15に拡散するのを防止する反応防止層、さらに導電層15を電解めっき法で形成する際の給電層として作用する。
【0053】
続いて、図13に示すように、電解めっき法を用いて、開口部PRO1内の導電層14上に、導電性材料である金からなる導電層15を選択的に形成する。ここで、導電層15の膜厚は、1.5μm以上、好適には、1.5以上2.0μm未満とする。前述したように、導電層15は、導電層OPとボンディングワイヤ5との間に合金層17(図4参照)を形成するための接合層であり、導電層15の表面(上面)がワイヤ接合面となる。以上が導電層形成工程(S2)である。
【0054】
次に、図5に示すヨウ素保護膜形成工程(S3)を実施する。ヨウ素保護膜形成工程(S3)では、図14に示すように、半導体ウエハWFをヨウ素雰囲気中に晒すことにより、ヨウ素からなる保護膜18が導電層15の表面に形成される(図15を参照)。後述するように、保護膜18は導電層15の表面に単分子層の吸着膜として形成されることが好適である。その際、保護膜18の形成条件は、ヨウ素ガスの分圧が約100Pa、曝露時間が600秒である。
【0055】
次に、図5に示すフォトレジスト膜除去工程(S4)を実施する。フォトレジスト膜除去工程(S4)では、図16に示すように、フォトレジスト膜PR1を、エッチング液を用いたウェットエッチング法により除去する。エッチング液の例として、有機酸としてアルキルベンゼンスルホン酸を混合した有機溶媒を用いる。なお、本工程では、フォトレジスト膜PR1のみを選択的に除去できる、すなわち、このフォトレジスト膜PR1で覆われた導電層13は除去されないエッチング液を選定しているが、エッチング条件(例えば、時間)によっては、フォトレジスト膜PR1で覆われていた導電層13の一部(表面)もオーバーエッチングされる場合がある。
【0056】
次に、図5に示す導電層エッチング工程(S5)を実施する。導電層エッチング工程(S5)では、図17に示すように、導電層14および導電層15から露出した領域の導電層12aおよび導電層13aを、エッチング液を用いたウェットエッチング法により除去する。エッチング液の例として、硫酸および過酸化水素水を重量濃度比10:1で混合した溶液を用いる。エッチング時間は約4分である。
【0057】
以上より、図5に示す導電層形成工程(S2)、ヨウ素保護膜形成工程(S3)、フォトレジスト膜除去工程(S4)、導電層エッチング工程(S5)を経て、図4図7および図17に示すように、各半導体チップ3のパッド電極4上に導電層12,13,14,15からなる積層構造の導電層OPが形成される。
【0058】
2.ダイボンディング工程
次に、図5に示すウエハダイシング工程(S6)、ダイボンディング工程(S7)を経て、半導体チップ3を基材に固定(マウント)する。なお、本実施の形態では、図2および図19に示すように、リード2およびダイパッド6を有するリードフレームLFを基材として用いる。
【0059】
まず、図5に示すウエハダイシング工程(S6)を実施する。ウエハダイシング工程(S6)では、図18に示すように、ダイシングブレードDBを用いて、半導体ウエハWFを複数の半導体チップ3に分割する。図示しないが、本工程では切削水を半導体ウエハWFの表面に吹き付けながら、ダイシングブレードDBを用いて切断する。
【0060】
次に、図5に示すダイボンディング工程(S7)を実施する。ダイボンディング工程(S7)では、図19に示すように、個片化された半導体チップ3を、リードフレームLFのダイパッド6上に熱硬化性樹脂を含むペースト材からなる接着層(ダイボンド材)7を介して配置する(仮接着)。そして、約170〜180℃の温度で熱処理を実施することで、接着層7が硬化し、半導体チップ3がダイパッド6上に固定される(本接着)。なお、ペースト材の代わりにフィルム材を用いてもよい。また、図示しないが、リードフレームLFには、複数の半導体装置形成領域が有り、複数のダイパッド6が搭載されている。
【0061】
3.プラズマクリーニング工程
次に、図5に示すプラズマクリーニング工程(S8)を実施する。プラズマクリーニング工程(S8)では、図20に示すように、リードフレームLFに固定された半導体チップ3に対して、アルゴン(Ar)ガスを用いたプラズマクリーニングを行う。プラズマクリーニングは、アルゴンガスの分圧を約15Pa、電力200W、照射時間10秒という条件下で行う。この工程によって、導電層OPを構成する複数の導電層のうち、最表層の導電層15の表面上に形成されていたヨウ素からなる保護膜18が、図21に示すように
除去される。すなわち、導電層OPの最表面である導電層15の表面が清浄化される。メカニズム等の詳細は後述する。
【0062】
4.ワイヤボンディング工程
続いて、図5に示すワイヤボンディング工程(S9)を実施する。ワイヤボンディング工程(S9)では、図22に示すように、半導体チップ3の主面上に形成された導電層OPとリード2とをボンディングワイヤ5で接続する。ボンディングワイヤ5は、熱圧着と超音波振動を併用したボールボンディング(ネイルヘッドボンディング)法を用いて導電層OPに接続する。具体的には、ボンディングワイヤ5の一部(ボール部5a)を導電層OPの表面に接続した後、このボンディングワイヤ5の他部をリードフレームLFのリード2のワイヤ接合部に接続する。また、本実施の形態で使用するボンディングワイヤ5は、銅を主成分とするワイヤである。この工程で、ボンディングワイヤ5が接続された導電層OPの表面には、銅と金とからなる合金層17(図4参照)が、数nm程度の膜厚で形成される。なお、ボンディングワイヤ5は、金(Au)を主成分とするワイヤを用いてもよい。
【0063】
5.樹脂封止工程
次に、図5に示す樹脂封止工程(S10)を実施する。本実施の形態にあっては、トランスファモールド方式を用いる。樹脂封止工程(S10)では、図23に示すように、金型16の上型16aと下型16bとの合せ面に形成されたキャビティ16c内に、半導体チップ3およびリードフレームLFを設置し、キャビティ16c内に封止樹脂8を充填し、図4に示す封止体1を形成する。ここで、封止樹脂8は、例えば、シリコンカップリング剤を含有するエポキシ樹脂からなる。なお、トランスファモールド方式に代えて、コンプレッション樹脂封止方式(溶融した樹脂をキャビティ内に準備しておき、その中に半導体チップおよびリードフレームを浸して固める方式)を利用することもできる。
【0064】
6.個片化工程
最後に、図5に示す個片化工程(S11)を実施する。図示しないが、具体的には、本実施の形態のQFP型半導体装置にあっては、切断金型によりリード2(又はリードフレームLF)を切断することで、インナーリード部ILとアウターリード部OLとを備えた半導体装置SD(図2を参照)を、基材であるリードフレームLFから分離する。以上の工程を経て、半導体装置SDが完成する。
【0065】
なお、後述する変形例であるBGA(Ball Grid Array)型半導体装置の場合のように、ダイシングブレードDBを用いて分離することもできる。
【0066】
<各工程で想定される課題、本実施の形態の特徴および効果>
前述した半導体装置の製造方法の各工程において、本願発明者が検討した課題と、その解決手段たる実施形態の特徴および効果について説明する。図24は、本実施の形態のエッチング工程における導電層表面の反応メカニズムを示す概念図である。図25は、本実施の形態のプラズマクリーニング工程における反応メカニズムを示す概念図である。
【0067】
A.導電層の表面の汚染について
本願発明者は、導電層OPの表面の汚染について検討した。前述したように、図5に示す導電層形成工程(S2)において、図4に示すように、パッド電極4上に絶縁膜11と、導電層OPを構成する導電層12,13,14,15とが形成される。すなわち、ボンディングワイヤ5は、導電層15に接合される。
【0068】
一般に、ボンディングワイヤ5と導電層15との接合強度を向上させるためには、ワイヤボンディング工程(S9)の際に、ボンディングワイヤ5が接触する導電層15の表面が汚染されていないことが肝要である。なお、銅(Cu)からなるボンディングワイヤは、金(Au)からなるボンディングワイヤに比べて硬く、金(Au)からなる導電層15との密着性も低い。そのため、特に銅からなるボンディングワイヤを使用する場合は、ボンディングワイヤ5が接触する導電層15の表面が汚染されていないことが肝要である。しかし、導電層形成工程(S2)とワイヤボンディング工程(S9)との間には、フォトレジスト膜PR1を除去するフォトレジスト膜除去工程(S4)や、不要な導電層12aおよび不要な導電層13aを除去する導電層エッチング工程(S5)、ウエハダイシング工程(S6)、ダイボンディング工程(S7)等を有している。そのため、導電層形成工程(S2)において形成された導電層15の表面が、この導電層15にボンディングワイヤ5を接続する前に汚染される可能性が少なからず存在する。
【0069】
そこでまず、本願発明者は、図5に示す導電層エッチング工程(S5)における導電層15表面の汚染について検討した。検討例として、導電層形成工程(S2)の後に、ヨウ素保護膜形成工程(S3)を実施せず、ヨウ素からなる保護膜18が導電層15の表面に形成されていない半導体装置について説明する。
【0070】
導電層エッチング工程(S5)では、不要な導電層13aおよび不要な導電層12aを選択的に除去するために、ウェットエッチング法が用いられる。銅からなる導電層13aおよびチタンからなる導電層12aのエッチング液として、硫酸および過酸化水素水の混合溶液が用いられる。
【0071】
図24に示すように、半導体ウエハWFをエッチング液20に浸漬させた場合には、まず導電層13aを構成する銅がエッチングされ、銅イオン21がエッチング液20中に溶出する。この際、銅イオン21がエッチングされる際に発生する電子22の多くは、溶液中の過酸化水素(図示せず)と反応する。しかし、銅イオン21がエッチングされる際に発生する電子22の一部は、導電層14を介して導電層13aと電気的に接続された導電層15の表面に移動する。その結果、銅イオン21が、導電層15の表面において再び電子22を受け取り、導電層15の表面に銅が析出する。析出した銅は、最終的に銅の汚染堆積膜26として、導電層15の表面に平面状(層状)に形成される。
【0072】
また、図24に示すように、導電層OPの一部である導電層14を構成するニッケルは、銅よりもイオン化傾向が大きいため、エッチング液20によってエッチングされやすい。そのため、導電層14がエッチング液20によってエッチングされ、ニッケルイオン23が溶出する。ニッケルがエッチングされる際に発生した電子24は、導電層14と電気的に接続された導電層15の表面に移動する。この際、溶液中に存在するイオンの中で、もとの金属のイオン化傾向が最も小さい銅イオン21が、導電層15の表面において電子24を受け取り、銅25が析出する。析出した銅25は、上記と同様に、最終的に銅の汚染堆積膜26として、導電層15の表面に平面状(層状)に形成される。
【0073】
以上のように、導電層13aのエッチングにより、導電層15の表面に汚染堆積膜26が形成される。特に、上記の通り、導電層15と導電層13aとの間に、導電層13aを構成する金属(例えば銅)よりもイオン化傾向の小さい金属(例えばニッケル)からなる導電層14を有している場合には、汚染堆積膜26の形成が促進される。本願発明者は、汚染堆積膜26の膜厚が、2nm程度に達することを確認している。
【0074】
形成される汚染堆積膜26は、膜厚が大きければ、層状(面状)に形成されるため、プラズマクリーニング工程(S8)によるワイヤボンディング前のアルゴンプラズマクリーニングによっても除去することが困難である。その結果、汚染堆積膜26に起因して、ボンディングワイヤ5と導電層15との接合強度が低下するという問題が生じていた。以上が、導電層エッチング工程(S5)における導電層15の表面の汚染とその影響である。
【0075】
次に、本願発明者は、図5に示すフォトレジスト膜除去工程(S4)における導電層15表面の汚染について検討した。フォトレジスト膜除去工程(S4)では、フォトレジスト膜PR1を選択的に除去するために、ウェットエッチング法が用いられる。フォトレジスト膜PR1のエッチング液として、有機酸が用いられる。ここで、フォトレジスト膜PR1が除去された後に、有機酸によって導電層13aの一部もエッチングされ、導電層13aを構成する銅が銅イオンとして溶出する、いわゆるオーバーエッチングされる場合がある。
【0076】
この際、導電層13aおよび導電層15は電気的に接続されているので、エッチングの際に発生した電子が導電層15の表面に移動し、溶出した銅イオンが導電層15の表面において銅として析出する。その結果、フォトレジスト膜除去工程(S4)においても、導電層エッチング工程(S5)と同様に汚染堆積膜26が形成されるおそれがあった。
【0077】
また、図5に示すウエハダイシング工程(S6)においても、図18に示すように、半導体ウエハWFをダイシングブレードDBによって切断する際に、切削水が導電層OPの表面に吹き付けられることによって、導電層15の表面が汚染されるおそれがあった。
【0078】
その他、図5に示す樹脂封止工程(S10)においては、導電層15の表面の汚染によってボンディングワイヤ5と導電層15との接合強度が低下した場合には、樹脂の充填圧力によって、ボンディングワイヤ5が導電層15の表面から剥離するといった問題もあった。
【0079】
従って、パッド電極を有する半導体チップにおいて、パッド電極上に形成された金属層からなる導電層表面の汚染を防止し、ワイヤと導電層との接合強度を向上させることが望まれる。
【0080】
B.保護膜の形成について
次に、本実施の形態に係る保護膜18の形成について説明する。一般に、金等の貴金属表面は表面エネルギーの安定化のために、種々の原子、分子が吸着しやすいという性質が知られている。従って、図14に示すように、本実施の形態にあっては、ヨウ素保護膜形成工程(S3)において、半導体ウエハWFをヨウ素雰囲気中に晒すことにより、ヨウ素(I2)が導電層15を構成する金表面に吸着し、図15に示すように、ヨウ素からなる保護膜18が導電層15の表面に形成される。
【0081】
金表面に吸着したヨウ素は、フォトレジスト膜除去工程(S4)のエッチング液として用いられる有機酸、導電層エッチング工程(S5)のエッチング液として用いられる硫酸および過酸化水素水の混合溶液、ウエハダイシング工程(S6)の切削水、ならびに、ダイボンディング工程(S7)の熱(温度)には侵されない。従って、導電層15を被覆する保護膜18は、フォトレジスト膜除去工程(S4)、導電層エッチング工程(S5)、ウエハダイシング工程(S6)、ダイボンディング工程(S7)において、剥離しないことが必要であるところ、ヨウ素は前述の通りウェットエッチング法等の液処理への耐性が高く、保護膜18として非常に適している。
【0082】
すなわち、前述の液処理の際に、保護膜18が導電層15の表面を被覆しているので、導電層15の表面が露出しない。例えば、導電層エッチング工程(S5)において、汚染堆積膜26が導電層15表面に形成されるためには、前述のメカニズムによれば、溶出した銅イオン21が導電層15の表面において電子24を受け取ることが必要である。しかしながら、保護膜18を形成しておけば、液処理中に導電層15が露出しないので、溶液中の銅イオン21が導電層15から電子24を受け取ることができない。その結果、銅25が析出せず、汚染堆積膜26が導電層15の表面に形成されない。
【0083】
以上より、保護膜18によって導電層15の表面が保護され、導電層形成工程(S2)以降の工程が原因となる導電層15の汚染を防止することができる。
【0084】
なお、前述の通り、本実施の形態に係る保護膜18は、ヨウ素ガスの分圧が約100Pa、曝露時間が600秒という条件下で形成される。この際、保護膜18は単分子層のヨウ素吸着膜として形成される。
【0085】
この場合でも、金表面に吸着したヨウ素は、有機酸、硫酸および過酸化水素水の混合溶液、切削水、ならびに、ダイボンディング工程における熱(温度)には侵されない。従って、ヨウ素からなる保護膜18が単分子層であっても、液処理の際に導電層15の表面が露出しないので、例えば、導電層15表面への汚染堆積膜26の形成を十分に防ぐことができる。
【0086】
一方で、ヨウ素からなる保護膜18が単分子層であれば、膜厚が小さい分だけ、プラズマクリーニング工程(S8)のアルゴンプラズマクリーニングによって容易かつ確実に保護膜18を除去することができる。
【0087】
以上より、本実施の形態に係る保護膜18は、単分子層のヨウ素吸着膜として形成することが好適である。
【0088】
また、本実施の形態に係るヨウ素保護膜形成工程(S3)にあっては、金からなる導電層15の表面の全てをヨウ素からなる保護膜18で覆った場合を例に説明したが、保護膜を形成する領域はこれに限定されない。すなわち、図5に示すワイヤボンディング工程(S9)において、ボンディングワイヤ5の一部(ボール部5a)が接触する領域、例えば、導電層15の主面の中央に形成された凹部15a、又は、ボンディングワイヤ5のボール部5aと導電層15との接合部である第1領域R1のみを保護膜18で被覆してもよい。
【0089】
但し、導電層15の表面にボンディングワイヤ5を接続する際に、ワイヤの位置ずれを考慮すると、本実施の形態のように、金からなる導電層15の表面の全てを保護膜18で被覆することが好ましい。
【0090】
また、本実施の形態に係るヨウ素保護膜形成工程(S3)にあっては、ヨウ素を気体状態で導入する場合を例に説明したが、半導体ウエハWFをヨウ素ヨウ化カリウム溶液に浸漬し、導電層15の最表面にヨウ素を吸着させ、保護膜18を形成することもできる。
【0091】
但し、ヨウ素ヨウ化カリウム溶液によるフォトレジスト膜PR1に対する影響、他種金属の溶解および析出による金表面の汚染への影響を考慮すると、ヨウ素液の管理が必要となる分、ヨウ素ガスによる導電層表面へのヨウ素吸着が好ましい。
【0092】
なお、図5に示すように、本実施の形態に係るヨウ素保護膜形成工程(S3)は、導電層形成工程(S2)の直後に行う場合を例に説明したが、導電層形成工程(S2)の後から、導電層エッチング工程(S5)の前までのいずれかのタイミングで行えればよい。
【0093】
但し、前述の通り、図5に示すフォトレジスト膜除去工程(S4)において、オーバーエッチングにより導電層15の表面に汚染堆積膜26が形成される可能性があることから、本実施の形態のように導電層形成工程(S2)において導電層15が形成された直後にヨウ素保護膜形成工程(S3)を行うことが好適である。すなわち、フォトレジスト膜除去工程(S4)の前にヨウ素保護膜形成工程(S3)を行うことにより、フォトレジスト膜除去工程(S4)における導電層15の表面汚染についても確実に防止することができる。
【0094】
C.保護膜の除去について
次に、本実施の形態に係る保護膜18の除去について説明する。一般に、図5に示すダイボンディング工程(S7)中の熱処理工程によって、接着層7から窒素化合物等の物質が蒸発し、パッド電極4又は導電層OPの表面に付着して、表面を汚染することが知られている。従って、ワイヤとパッド電極4又は導電層OPとの接合不良を防止するため、ワイヤボンディング前に、図5に示すプラズマクリーニング工程(S8)として、図20に示すプラズマクリーニングが行われる。プラズマクリーニングとは、プラズマによりアルゴン等の希ガスをイオン化し、基板表面に照射することによって、希ガスイオンにより表面原子をはじき出し、基板表面を清浄化するクリーニング法である。
【0095】
本実施の形態に係るプラズマクリーニング工程(S8)にあっては、図20に示すように、アルゴンイオンを導電層OPの表面に照射すると、アルゴンイオンが保護膜18のヨウ素分子、および、導電層15の金原子に衝突し、ヨウ素分子および金原子を導電層15の表面からはじき出す。その結果、保護膜18が除去され、清浄な金表面が形成される。本実施の形態に係るプラズマクリーニング工程(S8)にあっては、アルゴンプラズマクリーニングは、アルゴンガスの分圧を約15Paとして、電力200W、照射時間10秒の条件の下で行われる。この工程によって、導電層15の表面に形成された保護膜18は完全に除去され、導電層15の表面にヨウ素は残存しない。
【0096】
従って、ヨウ素は、前述の通り、ウェットエッチング法等の液処理への耐性が高い一方で、ワイヤボンディング工程(S9)の前に一般的に行われているプラズマクリーニング工程(S8)によって導電層15の表面から容易かつ確実に除去することができ、保護膜18として非常に適している。
【0097】
以上より、ワイヤボンディング工程(S9)において、半導体ウエハWF上の導電層15を清浄に保つことができる。その結果、ボンディングワイヤ5と導電層15との接合強度を向上させることができる。また、半導体装置の製造工程に保護膜18の除去のための別工程を追加する必要がなく、半導体装置のスループットを向上し、半導体装置の製造コストを低減することができる。
【0098】
また、本実施の形態にあっては、プラズマクリーニング工程(S8)を、ワイヤボンディング工程(S9)の直前に行うことによって、導電層形成工程(S2)以降、ワイヤボンディング工程(S9)までの工程が原因となる汚染を防止することができ、その結果、ボンディングワイヤ5と導電層15との接合強度を効果的に向上させることができる。
【0099】
また、ボンディングワイヤ5と導電層15との接合強度が向上した結果、図5に示す樹脂封止工程(S10)においては、樹脂の充填圧力によって、ボンディングワイヤ5が導電層15の表面から剥離するといった事態を確実に防止することができる。
【0100】
またさらに、フォトレジスト膜を構成する有機物や給電層を構成する銅等の異物が、保護膜18の表面に付着した場合であっても、プラズマクリーニング工程(S8)によって、保護膜18と併せて導電層15の表面から除去することができる。
【0101】
D.プラズマクリーニング工程における銅の影響について
ここで、プラズマクリーニング工程(S8)における導電層OP表面の汚染可能性について説明する。図25は、本実施の形態のプラズマクリーニング工程(S8)における反応メカニズムを示す概念図である。
【0102】
図25に示すように、本実施の形態にあっては、導電層OPが形成されたパッド電極4を有する半導体チップ3は、銅を主成分とする材料からなるリードフレームLFのダイパッド6上に接着層7を介して固定されている。従って、プラズマクリーニング工程(S8)を行うと、アルゴンイオン27がリードフレームLFに対しても照射され、リードフレームLFを構成する銅原子又は銅イオン28がスパッタされ、チャンバー内へ放出される。
【0103】
一般に、放出された銅が基板表面に付着する確率は低いが、アルゴンガスの圧力が高い場合には、放出された銅原子又は銅イオン28に対してアルゴンイオン27が衝突し(リスパッタ)、リスパッタされた銅29が導電層OPの表面上に付着する可能性がある。しかしながら、図25に示すように、リスパッタされた銅29は、導電層OPの表面に点在し、点状の汚染にとどまる。すなわち、リスパッタされた銅29は、導電層15の表面において、前述の汚染堆積膜26のように、層状(面状)に堆積しない。その結果、プラズマクリーニング工程(S8)による導電層OP表面への銅の付着は、ワイヤボンディングへの妨げにならないといえる。
【0104】
なお、プラズマクリーニング工程(S8)において、アルゴンガスの圧力は通常約15Paで行われるが、前述のリスパッタされた銅による導電層OP表面の汚染を軽減するために、アルゴンガスの圧力を、例えば、約8Paにして、リスパッタの確率の低い高真空条件下で行うこともできる。この場合であっても、電力200W、照射時間10秒という条件の下で導電層15の表面に形成された保護膜18は完全に除去され、導電層15の表面にヨウ素は残存しない。
【0105】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。以下に、複数の変形例を示すが、夫々の変形例を適宜組み合わせて実施することも可能である。
【0106】
(変形例1)
図4に示すように、上記実施の形態にあっては、応力緩和層としての導電層14および接合層としての導電層15の夫々を、パッド電極4の一部(絶縁膜の開口部内において露出する部分)を含むパッド電極4と重なる位置に形成した場合を例に説明したが、変形例1として導電層14および導電層15を、その厚さ方向においてパッド電極4と重ならない領域に形成してもよい。
【0107】
図26は、変形例1の半導体装置の製造工程中の断面図である。図26および図27に示すように、変形例1の半導体装置は、導電層OPの形成領域をパッド電極4と厚さ方向において重ならない領域まで拡張したものである。以下、変形例1の半導体装置の製造方法を説明する。
【0108】
図5に示す上記実施形態の導電層形成工程(S2)において、図26に示すように、導電層12および導電層13を形成した後に、開口部PRO2を有するフォトレジスト膜PR2を導電層13上に形成する。図26に示すように、開口部PRO2は、パッド電極4と厚さ方向において重なる領域に加え、重ならない領域まで開口するように形成される。
【0109】
続いて、電解めっき法を用いて、開口部PRO2内に、導電層14および導電層15を選択的に形成する。その結果、図26に示すように、導電層OPは、パッド電極4に接続されると共に、絶縁膜11上に延在するように形成される。
【0110】
次に、図5に示すヨウ素保護膜形成工程(S3)を実施することで、図26に示すように、上記実施の形態と同様に、ヨウ素からなる保護膜18を金からなる導電層15の表面に形成する。
【0111】
続いて、図5に示すフォトレジスト膜除去工程(S4)、導電層エッチング工程(S5)、ウエハダイシング工程(S6)、ダイボンディング工程(S7)は上記実施の形態と同様に行う。
【0112】
次に、図5に示すプラズマクリーニング工程(S8)を実施することで、図27に示すように、ヨウ素からなる保護膜18が除去され、導電層OPの最表面である導電層15の清浄な金表面が形成される。
【0113】
続いて、図5に示すワイヤボンディング工程(S9)を実施する。図27に示すように、変形例1にあっては、パッド電極4と厚さ方向において重ならない領域において、絶縁膜11上に延在している導電層OPと、ボンディングワイヤ5のボール部5aとを接続し、合金層17を形成する。その結果、ボンディングワイヤ5のボール部5aは、導電層OPを介してパッド電極4に接続され、ワイヤ部5bの他端は、リードに接続される。
【0114】
なお、パッド電極4に接続された導電層OPは、図3のポリイミド層PI上に延在してもよい。この場合は、ポリイミド層PI上で、ボンディングワイヤ5のボール部5aが導電層OPと接続し、合金層17を形成する。
【0115】
以上より、図26および図27に示すように、変形例1の半導体装置の製造方法として、上記実施の形態と同様に導電層OPに対して、ヨウ素保護膜形成工程を適用し、導電層OPの表面にヨウ素を吸着させ、ヨウ素からなる保護膜によって、導電層OPの表面を保護することができる。その結果、導電層形成工程(S2)以降の工程が原因となる汚染を防止することができ、パッド電極を有する半導体チップにおいて、パッド電極上に形成された導電層表面だけでなく、パッド電極に重ならない領域に形成された導電層表面の汚染を防止し、パッド電極に重ならない領域において接続されたボンディングワイヤ5と導電層OPとの接合強度をも向上させることができる。
【0116】
以上の変形例1は、例えば、パッケージプロセス(後工程)とウエハプロセス(前工程)とを一体化し、ウエハ状態でパッケージングを完了する技術、いわゆるウェハプロセスパッケージ(WPP:Wafer Process Package)に適用することができる。
【0117】
(変形例2)
変形例2は、上記実施の形態の半導体チップをBGAパッケージに実装した例であるが、上記実施の形態を例に説明する。
【0118】
図28は、変形例2の半導体装置の断面図である。変形例2の半導体装置SD2は、基材としてガラスエポキシ系の樹脂基板である配線基板WBと、半導体チップ3と、封止体1と、外部端子である半田ボールBEを有する。配線基板WBの主面には接着層7を介して半導体チップ3が搭載されており、半導体チップ3の主面に形成された複数の導電層OPは、ボンディングワイヤ5を介して、配線基板WBの主面に形成された端子電極LD1に接続されている。
【0119】
半導体チップ3の主面にはポリイミド層PIが形成されており、半導体チップ3、ポリイミド層PI、導電層OP、ボンディングワイヤ5、および、端子電極LD1は、封止体1で覆われている。さらに、配線基板WBの裏面には、複数の端子電極LD1と夫々電気的に接続された複数の端子電極LD2が形成されており、各端子電極LD2には、半田ボールBEが接続されている。
【0120】
図28に示すような変形例2の半導体装置の製造方法として、上記実施の形態と同様に導電層OPに対して、ヨウ素保護膜形成工程を適用し、導電層OPの表面にヨウ素を吸着させ、ヨウ素からなる保護膜によって、導電層OPの表面を保護することができる。その結果、導電層形成工程(S2)以降の工程が原因となる汚染を防止することができ、パッド電極を有する半導体チップにおいて、パッド電極上に形成された金属層からなる導電層の表面の汚染を防止し、ボンディングワイヤ5と導電層OPとの接合強度を向上させることができる。
【0121】
また、ガラスエポキシ系の樹脂基板を基材として用いる場合、リードフレームLFとは異なり、ダイボンディング工程において施す熱(温度)の影響で、基板(具体的には、基板を構成する樹脂)からガス成分が発生する恐れもある。そして、この発生したガス成分によっても導電層OPの表面が汚染される場合もある。
【0122】
しかしながら、上記のように導電層OPの表面をヨウ素からなる保護膜で予め覆っておくことで、このガス成分による汚染も抑制することができる。
【0123】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【0124】
BE 半田ボール
DB ダイシングブレード
IL インナーリード部
LD1、LD2 端子電極
LF リードフレーム(基材)
MB 実装面
OL アウターリード部
OP 導電層
PI ポリイミド層(有機絶縁膜)
PR1、PR2 フォトレジスト膜(第2絶縁膜)
PRO1、PRO2 開口部
R1 第1領域
R2 第2領域
SB 半導体基板
SD、SD2 半導体装置
WB 配線基板(基材)
WF 半導体ウエハ
1 封止体
1a 主面
1b 裏面
1c 側面
2 リード(リードフレーム)
2a 主面
2b 裏面
2c 半田めっき膜
2d 先端
3 半導体チップ
3a 主面
3c、3d、3e、3f 辺
4 パッド電極
4c、4d、4e、4f パッド電極群(導電層群)
5 ボンディングワイヤ
5a ボール部
5b ワイヤ部
6 ダイパッド(チップ搭載部、リードフレーム)
7 接着層(ダイボンド材)
8 封止樹脂
10 絶縁膜
11 絶縁膜(第1絶縁膜)
11a 開口部
12 導電層(第4導電層、反応防止層)
12a 導電層
13 導電層(第1導電層、給電層)
13a 導電層
14 導電層(第3導電層、応力緩和層)
15 導電層(第2導電層、接合層)
15a 凹部
16 金型
16a 上型
16b 下型
16c キャビティ
17 合金層
18 保護膜
19 パッド電極形成面(第1面)
20 エッチング液
21 銅イオン
22 電子
23 ニッケルイオン
24 電子
25 銅
26 汚染堆積膜
27 アルゴンイオン
28 銅イオン
29 銅
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28