特開2018-207027(P2018-207027A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 三菱電機株式会社の特許一覧
特開2018-207027シフトレジスタICおよびこれを備える表示装置
<>
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000003
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000004
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000005
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000006
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000007
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000008
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000009
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000010
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000011
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000012
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000013
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000014
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000015
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000016
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000017
  • 特開2018207027-シフトレジスタICおよびこれを備える表示装置 図000018
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2018-207027(P2018-207027A)
(43)【公開日】2018年12月27日
(54)【発明の名称】シフトレジスタICおよびこれを備える表示装置
(51)【国際特許分類】
   H01L 21/822 20060101AFI20181130BHJP
   H01L 27/04 20060101ALI20181130BHJP
   G09G 3/36 20060101ALI20181130BHJP
   G09G 3/20 20060101ALI20181130BHJP
   G11C 19/28 20060101ALI20181130BHJP
   G02F 1/133 20060101ALI20181130BHJP
   H01L 21/82 20060101ALI20181130BHJP
【FI】
   H01L27/04 M
   G09G3/36
   G09G3/20 642A
   G09G3/20 622E
   G09G3/20 622D
   G09G3/20 624B
   G09G3/20 680G
   G09G3/20 622R
   G11C19/28
   G02F1/133 505
   H01L27/04 E
   H01L21/82 S
【審査請求】未請求
【請求項の数】6
【出願形態】OL
【全頁数】17
(21)【出願番号】特願2017-113168(P2017-113168)
(22)【出願日】2017年6月8日
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】100088672
【弁理士】
【氏名又は名称】吉竹 英俊
(74)【代理人】
【識別番号】100088845
【弁理士】
【氏名又は名称】有田 貴弘
(72)【発明者】
【氏名】飯田 洋平
【テーマコード(参考)】
2H193
5B074
5C006
5C080
5F038
5F064
【Fターム(参考)】
2H193ZF21
2H193ZF43
5B074BA02
5B074CA01
5B074DA01
5C006AC22
5C006BB16
5C006BC03
5C006BC11
5C006BF03
5C006FA04
5C006FA22
5C006FA41
5C006FA51
5C080AA06
5C080AA10
5C080AA17
5C080BB05
5C080DD05
5C080DD22
5C080DD27
5C080FF11
5C080JJ02
5C080JJ04
5C080JJ06
5F038BE06
5F038CD06
5F038DF01
5F038DF07
5F038DF11
5F038DF17
5F064AA17
5F064BB02
5F064BB03
5F064BB04
5F064BB18
5F064BB19
5F064EE54
5F064FF04
5F064FF36
5F064FF46
(57)【要約】      (修正有)
【課題】切り替え信号によって出力チャネルからの出力信号の出力順序および出力タイミングを変化させることが可能なシフトレジスタICおよび表示装置を提供する。
【解決手段】シフトレジスタIC100は、切り替え信号MODに応じて動作モードが切り替わり、第1の動作モードは、スタートパルスSTVが入力されてから2回目のクロック信号CLKVのパルスを起点として第1から第nの出力チャネル(CH1からCHn)の順にシフトする。第2の動作モードは、STVが入力されてから1回目のCLKのパルスを起点としてCH1からCHnの順にシフトする。第3の動作モードは、STVが入力されてから1回目のCLKのパルスを起点として出力チャネルCHnからCH1の順にシフトする。第4の動作モードは、STVが入力されてから2回目のCLKのパルスを起点として出力チャネルCHnからCH1の順にシフトする。
【選択図】図1
【特許請求の範囲】
【請求項1】
クロック信号が入力されるクロック信号入力部と、
動作モードを切り替える切り替え信号が入力される切り替え信号入力部と、
スタートパルスが入力されるスタートパルス入力部と、
前記クロック信号の周期の半分の周期で順に出力信号を出力する第1から第nの出力チャネルと、
を備え、
前記切り替え信号に応じて第1から第4の動作モードが切り替わり、
前記第1の動作モードは、前記スタートパルスが入力されてから2回目の前記クロック信号のパルスを起点として前記第1から第nの出力チャネルの順にシフトしながら前記出力信号を出力するモードであり、
前記第2の動作モードは、前記スタートパルスが入力されてから1回目の前記クロック信号のパルスを起点として前記第1から第nの出力チャネルの順にシフトしながら前記出力信号を出力するモードであり、
前記第3の動作モードは、前記スタートパルスが入力されてから1回目の前記クロック信号のパルスを起点として前記第nから第1の出力チャネルの順にシフトしながら前記出力信号を出力するモードであり、
前記第4の動作モードは、前記スタートパルスが入力されてから2回目の前記クロック信号のパルスを起点として前記第nから第1の出力チャネルの順にシフトしながら前記出力信号を出力するモードである、
シフトレジスタIC。
【請求項2】
前記切り替え信号入力部は、
第1の信号が入力される第1信号入力部と、
第2の信号が入力される第2信号入力部と、
を備え、
前記第1、第2の信号のそれぞれはハイレベル又はローレベルの信号であり、
前記第1の信号と前記第2の信号のレベルの組み合せに応じて前記第1から第4の動作モードが切り替わる、
請求項1に記載のシフトレジスタIC。
【請求項3】
前記クロック信号入力部、前記切り替え信号入力部、前記スタートパルス入力部および前記第1から第nの出力チャネルが、1つのパッケージ内に配置されている、
請求項1又は請求項2に記載のシフトレジスタIC。
【請求項4】
前記クロック信号の周期の半分の周期でゲートシフト信号を発生するゲートシフト制御回路と、
前記第1の信号と前記第2の信号のレベルの組み合せに応じて、前記スタートパルスが入力されてから1回目又は2回目のクロック信号のパルスを起点として、前記ゲートシフト信号の周期に同期したゲートオフ信号を発生するゲートオフ信号生成回路と、
前記第1の信号と前記第2の信号のレベルの組み合せに応じて、前記第1から第nの出力チャネルの順にシフトしながら前記出力信号を出力するか、前記第nから第1の出力チャネルの順にシフトしながら出力信号を出力するかを切り替えるゲートシフト方向制御回路と、
をさらに備え、
前記ゲートオフ信号は、前記第1から第nの出力チャネルのいずれからも前記出力信号が出力されないタイミングを規定する、
請求項2に記載のシフトレジスタIC。
【請求項5】
表示装置に備わる複数の画素用トランジスタのそれぞれのゲートを駆動するゲートドライバICである、
請求項1から請求項4のいずれか一項に記載のシフトレジスタIC。
【請求項6】
複数のソース線と、
前記複数のソース線と直交する第1から第mのゲート線と、
前記複数のソース線と複数の前記ゲート線の交点に配置された複数の画素用トランジスタと、
請求項1から請求項5のいずれか一項に記載のシフトレジスタICを2つと、
を備え、
一方の前記シフトレジスタICは、前記ゲート線の一方の端部の近くに配置され、
他方の前記シフトレジスタICは、前記ゲート線の他方の端部の近くに配置され、
前記第1から第mのゲート線は、一方の前記シフトレジスタICの前記第1から第nの出力チャネルと、他方の前記シフトレジスタICの前記第nから第1の出力チャネルに交互に接続され、
2つの前記シフトレジスタICのそれぞれには、共通の前記クロック信号、共通の前記第2の信号が入力され、
2つの前記シフトレジスタICには、共通の前記クロック信号、共通の前記スタートパルスが入力され、
2つの前記シフトレジスタICは、前記第1の動作モードと前記第3の動作モードで動作するか、又は、前記第2の動作モードと前記第4の動作モードで動作する、
表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明はシフトレジスタICおよびこれを備える表示装置に関し、例えば液晶表示装置の各画素のゲートを駆動するシフトレジスタICおよびこれを備える表示装置に関する。
【背景技術】
【0002】
液晶表示装置は画素の電位を制御することでその透過率を制御し、所望の表示画像を得ている。そのため、各画素へ電荷を供給するための複数のソース線と、画素への充電を制御するための薄膜トランジスタと、薄膜トランジスタのオン、オフを制御するための複数のゲート線をパネル内に備える。
【0003】
表示領域を囲む額縁領域を狭くして挟額縁化を実現するために、2つのゲートドライバIC(以降ではG−ICとも記載する)を額縁領域の同一辺の左右に配置し、複数のゲート線のそれぞれには、左右のG−ICの出力が交互に接続される(例えば特許文献1を参照)。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2015−45726号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献1で示されるように、表示領域内での表示ムラを軽減するために、複数のゲート線を左右のG−ICに交互に接続する櫛歯構造をとることが一般的である。この場合、各G−ICは通常の1/2周期で出力がシフトすることになる。また、いずれかのゲートラインがオンになっている間、他のゲートラインをオフとする必要がある。このような動作を実現するためには、左右のG−ICにそれぞれ異なるタイミングの制御信号を入力し、個別に制御することが必要となる。
【0006】
このように、左右のG−IC1L,1Rのそれぞれに異なるタイミングの制御信号を入力する必要があるが、一般的に使用されている安価なタイミングコントローラIC(以降ではT−CONととも記載する)では、このような制御に対応することが出来ないことが多い。そのため、高価な専用のT−CONを使用しなければならず、製品コストが増大する問題があった。また、制御信号の個数が増大するため、配線が複雑になり、額縁領域が増大する問題があった。
【0007】
本発明は以上のような課題を解決するためになされたものであり、シフトレジスタICに入力する制御信号を変更することなく、切り替え信号によって、出力チャネルからの出力信号の出力順序および出力タイミングを変化させることが可能なシフトレジスタICおよびこれを備える表示装置の提供を目的する。
【課題を解決するための手段】
【0008】
本発明に係るシフトレジスタICは、クロック信号が入力されるクロック信号入力部と、動作モードを切り替える切り替え信号が入力される切り替え信号入力部と、スタートパルスが入力されるスタートパルス入力部と、クロック信号の周期の半分の周期で順に出力信号を出力する第1から第nの出力チャネルと、を備え、切り替え信号に応じて第1から第4の動作モードが切り替わり、第1の動作モードは、スタートパルスが入力されてから2回目のクロック信号のパルスを起点として第1から第nの出力チャネルの順にシフトしながら出力信号を出力するモードであり、第2の動作モードは、スタートパルスが入力されてから1回目のクロック信号のパルスを起点として第1から第nの出力チャネルの順にシフトしながら出力信号を出力するモードであり、第3の動作モードは、スタートパルスが入力されてから1回目のクロック信号のパルスを起点として第nから第1の出力チャネルの順にシフトしながら出力信号を出力するモードであり、第4の動作モードは、スタートパルスが入力されてから2回目のクロック信号のパルスを起点として第nから第1の出力チャネルの順にシフトしながら出力信号を出力するモードである。
【発明の効果】
【0009】
本発明に係るシフトレジスタICは、切り替え信号によって第1から第4の動作モードを切り替えることが可能である。よって、シフトレジスタICに入力する制御信号を変更することなく、切り替え信号によって、出力チャネルからの出力信号の出力順序および出力タイミングを変化させることが可能である。従って、例えば、2つのシフトレジスタICの出力チャネルが表示装置のゲート線に交互に接続される場合において、2つのシフトレジスタICに共通の制御信号を入力することが可能となる。これにより、2つのシフトレジスタICへの制御信号の入力に安価な汎用のタイミングコントローラICを使用できるため、製品コストの増大を抑制することが可能である。さらに、制御信号の本数を削減することができるため、表示装置の狭額縁設計を容易に行うことが可能となる。また、制御信号の本数を削減することができるため、基板サイズの増大を抑制することが可能となる。
【図面の簡単な説明】
【0010】
図1】実施の形態1に係るシフトレジスタICのパッケージ構成を示す模式図である。
図2】実施の形態1に係るシフトレジスタICの回路構成を示す図である。
図3】実施の形態1に係るシフトレジスタICの第1の動作モードにおける出力チャネルの出力信号を示すタイミング図である。
図4】実施の形態1に係るシフトレジスタICの第2の動作モードにおける出力チャネルの出力信号を示すタイミング図である。
図5】実施の形態1に係るシフトレジスタICの第3の動作モードにおける出力チャネルの出力信号を示すタイミング図である。
図6】実施の形態1に係るシフトレジスタICの第4の動作モードにおける出力チャネルの出力信号を示すタイミング図である。
図7】実施の形態2に係る表示装置の構成を示す模式図である。
図8】実施の形態2に係る表示装置における左右のシフトレジスタICと各ゲート線との接続を示す模式図である。
図9】実施の形態2に係る表示装置において、左右のシフトレジスタに入力される共通の制御信号と出力チャネルの出力信号を示すタイミング図である。
図10図9のタイミング図の別の例を示す図である。
図11】実施の形態2に係る表示装置において、左右のシフトレジスタに入力される共通の制御信号と出力チャネルの出力信号を示すタイミング図である。
図12】前提技術に係る表示装置の構成の一例を示す模式図である。
図13】前提技術に係る表示装置の構成の一例を示す模式図である。
図14】前提技術に係る表示装置の構成の一例を示す模式図である。
図15】前提技術に係る表示装置における左右のゲートドライバICと各ゲート線との接続を示す模式図である。
図16】前提技術に係る表示装置において、左右のゲートドライバICに入力される制御信号と出力チャネルの出力信号を示すタイミング図である。
【発明を実施するための形態】
【0011】
<前提技術>
本発明の実施形態を説明する前に、本発明の前提となる技術について説明する。図12は、前提技術における表示装置500Aの構成を示す模式図である。前提技術における表示装置500Aは液晶表示装置である。図12に示す表示装置500Aにおいて、複数のソース線S1〜Slと複数のゲート線G1〜Gmとは互いに交差するように配置され、ソースドライバIC300(以降ではS−IC300とも記載する)とゲートドライバIC1(以降ではG−IC1とも記載する)は、表示領域80を囲む額縁領域の異なる辺にそれぞれ実装される。
【0012】
G−IC1又はS−IC300が実装された額縁領域において、額縁領域はIC実装エリアにある程度余裕を持たせた幅が必要となる。この幅以下には額縁領域の幅を狭めることは出来ないため、表示装置の狭額縁化に対する障害となっていた。
【0013】
図13は、前提技術における表示装置500Bの構成を示す模式図である。表示装置500Bにおいては、表示装置500Aにおける上記問題を解決するために、G−IC2とS−IC300が表示領域80を囲む額縁領域の同一辺に実装される。G−IC2とゲート線G1〜Gmを接続する引き出し配線90は、表示領域80に沿うように配置される。この場合、額縁領域の面積を削減することが可能となるが、出力本数の増加に応じて必要となる引き出し配線部分の幅が広くなるため、実装可能なG−IC2の出力数が限られてしまうという問題がある。つまり、G−IC2の出力数が多いと、引き出し配線90の配置に必要となる領域が広くなり、結果的に狭額縁化が達成できない。
【0014】
図14は、前提技術における表示装置500Cの構成を示す模式図である。表示装置500Bにおいては、表示装置500Aにおける上記問題を解決するために、2つのG−IC1が、表示領域80を囲む額縁領域の同一辺に配置される。ゲート線G1〜Gmのそれぞれには、2つのG−IC1(即ち図14の左側のG−IC1Lと右側のG−IC1R)の出力が交互に接続される。この場合、図13のように1つのG−IC2で配線した場合と比較して2倍の出力数を得ることができ、高解像度の表示装置にも適用できるようになる。
【0015】
図15は、前提技術における表示装置500C(図14)における左右のゲートドライバIC1L,1Rのそれぞれの出力チャネルCH1〜CHnと、各ゲート線G1〜Gmとの接続を示す模式図である。図15に示すように2つのG−IC1L,1Rを配置する場合、表裏領域80内での表示ムラを軽減するために、ゲート線G1〜Gmを2つのG−IC1L,1Rに交互に接続する櫛歯構造をとることが一般的である。この場合、G−IC1L,1Rのそれぞれは、1つのG−ICでゲート線G1〜Gmを駆動する場合と比較して1/2の周期で出力がシフトすることになる。
【0016】
図16は、表示装置500Cにおいて、左右のG−IC1L,1Rに入力される制御信号と出力チャネルの出力信号を示すタイミング図である。いずれかのゲート線がハイレベルになっている間、他のゲート線をローレベルとする必要がある。このような動作を実現するために、前提技術においては、左右のG−IC1L,1Rのそれぞれに異なるタイミングの制御信号を入力し、個別に制御を行っていた。つまり、図15および図16に示すように、左右のG−IC1L,1Rのそれぞれにタイミングの異なるクロック信号(CLKVL信号、CLKVR信号)が入力され、左右のG−IC1L,1Rのそれぞれにタイミングの異なるスタートパルス(STVL信号、STVR信号)が入力され、左右のG−IC1L,1Rのそれぞれにタイミングの異なる非表示制御信号(OEL信号,OER信号)が入力され、左右のG−IC1L,1Rのそれぞれにレベルの異なるスキャン制御信号(UDL信号、UDR信号)が入力される。
【0017】
このように、前提技術においては左右のG−IC1L,1Rのそれぞれに異なるタイミングの制御信号を入力する必要があるが、一般的に使用されている安価なT−CONでは、このような制御に対応することが出来ないことが多い。そのため、高価な専用のT−CON3を使用しなければならず、製品コストが増大する問題があった。また、制御信号の個数が増大するため、配線が複雑になる問題があった。以下で説明する本発明の実施の形態は、以上のような課題を解決するものである。
【0018】
<実施の形態1>
<構成>
図1は、本実施の形態1におけるシフトレジスタIC100のパッケージ構成を示す模式図である。本実施の形態1におけるシフトレジスタIC100は、実施の形態2で説明するように、表示装置200に備わる各画素用トランジスタのゲートを駆動するゲートドライバICとして使用される。
【0019】
図1に示すように、シフトレジスタIC100は、第1から第nの出力チャネルCH1〜CHn、クロック信号入力部CLKV、スタートパルス入力部STV、切り替え信号入力部MODを備える。クロック信号入力部CLKVには、一定の周波数のクロック信号(以降ではCLKV信号とも記載する)が入力される。スタートパルス入力部STVにはスタートパルス(以降ではSTV信号とも記載する)が入力される。
【0020】
切り替え信号入力部MODには、後述する第1から第4の動作モードを切り替えるための切り替え信号が入力される。切り替え信号入力部MODは、第1の信号が入力される第1信号入力部SELと、第2の信号が入力される第2信号入力部UDを備える。本実施の形態1において、第1信号入力部に入力される第1の信号はパラメータ信号(以降ではSEL信号とも記載する)であり、第2信号入力部に入力される第2の信号はスキャン制御信号(以降ではUD信号とも記載する)である。なお、SEL信号は、シフトレジスタIC100内部のレジスタ(即ち記憶回路)に予め記憶されていて、レジスタから第1信号入力部SELに入力されてもよい。
【0021】
また、シフトレジスタIC100は、全ての出力チャネルから出力信号が出力されない期間を規定する非表示制御信号(以降ではOE信号とも記載する)が入力される非表示制御信号入力部OEを備える。
【0022】
なお、図1に示すように、配線の配置の都合上、スタートパルス入力部STVは、パッケージの一方の端部に設けられるスタートパルス入力部STVDと、パッケージの他方の端部に設けられるスタートパルス入力部STVUを備える。STV信号は、スタートパルス入力部STVD,STVUのどちらかに入力される。
【0023】
図2は、シフトレジスタIC100の回路構成を示す図である。図2に示すように、シフトレジスタIC100は、ゲートシフト制御回路10、ゲートオフ信号生成回路20、ゲートシフト方向制御回路30を備える。
【0024】
ゲートシフト制御回路10は、CLKV信号の周期の半分の周期でゲートシフト信号(G−SHIFT)を発生する。ゲートオフ信号生成回路20は、第1の信号(即ちSEL信号)と第2の信号(即ちUD信号)のレベルの組み合せに応じて、STV信号が入力されてから1回目又は2回目のCLKV信号のパルスを起点として、ゲートシフト信号の周期に同期したゲートオフ信号(Gate OFF)を生成する。
【0025】
ゲートシフト方向制御回路30は、第1の信号(即ちSEL信号)と第2の信号(即ちUD信号)のレベルの組み合せに応じて、第1から第nの出力チャネルCH1〜CHnの順にシフトしながら出力信号を出力するか、第nから第1の出力チャネルCHn〜CH1の順にシフトしながら出力信号を出力するかを切り替える。
【0026】
また、シフトレジスタIC100は、初期化回路40、シフトレジスタ回路50、出力制御回路60、出力回路70を備える。初期化回路40は、STV信号の入力によってゲートオフ信号生成回路20を初期化する。出力回路70は、出力制御回路60の出力に基づいて複数の出力チャネルCH1〜CHnから出力信号を出力する。出力信号の電圧値のハイレベルは選択時電位VGHによって設定され、出力信号の電圧値のローレベルは選択時電位VGLによって設定される。シフトレジスタ回路50、出力制御回路60および出力回路70は従来技術と同様のため、説明を省略する。なお、ゲートシフト制御回路10および初期化回路40は、STV信号の入力による非同期セット/リセット信号を持つ。なお、図2で示したゲートシフト制御回路10、ゲートオフ信号生成回路20、ゲートシフト方向制御回路30、初期化回路40、シフトレジスタ回路50、出力制御回路60および出力回路70は、図1で示したシフトレジスタIC100のパッケージ内部に配置される。
【0027】
<動作>
図3から図6は、シフトレジスタIC100における第1から第4の動作モードにおける出力信号の波形を示すタイミング図である。ここで、第1の動作モードは、UD信号がローレベル、SEL信号がローレベルの場合の動作モードである。第2の動作モードは、UD信号がハイレベル、SEL信号がローレベルの場合の動作モードである。第3の動作モードは、UD信号がローレベル、SEL信号がハイレベルの場合の動作モードである。第4の動作モードは、UD信号がハイレベル、SEL信号がハイレベルの場合の動作モードである。
【0028】
第1の動作モードにおいては、図3に示すように、STV信号(STVU信号)が入力されてから2回目のCLKV信号のパルスを起点として第1の出力チャネルCH1から順に出力信号の出力が開始される。第1の動作モードにおいては、CLKV信号のパルスが2回入力されるごとに(即ちCLKV信号の半分の周期で)、第1から第nの出力チャネルCH1,CH2,…,CHn−1,CHnの順にシフトしながら出力信号が出力される。
【0029】
第2の動作モードにおいては、図4に示すように、STV信号(STVU信号)が入力されてから1回目のCLKV信号のパルスを起点として第1の出力チャネルCH1から順に出力信号の出力が開始される。第2の動作モードにおいては、CLKV信号のパルスが2回入力されるごとに(即ちCLKV信号の半分の周期で)、第1から第nの出力チャネルCH1,CH2,…,CHn−1,CHnの順にシフトしながら出力信号が出力される。
【0030】
第3の動作モードにおいては、図5に示すように、STV信号(STVD信号)が入力されてから1回目のCLKV信号のパルスを起点として第Nの出力チャネルCHnから順に出力信号の出力が開始される。第3の動作モードにおいては、CLKV信号のパルスが2回入力されるごとに(即ちCLKV信号の半分の周期で)、第nから第1の出力チャネルCHn,CHn−1,…,CH2,CH1の順にシフトしながら出力信号が出力される。
【0031】
第4の動作モードにおいては、図6に示すように、STV信号(STVD信号)が入力されてから2回目のCLKV信号のパルスを起点として第nの出力チャネルCHnから順に出力信号の出力が開始される。第4の動作モードにおいては、CLKV信号のパルスが2回入力されるごとに(即ちCLKV信号の半分の周期で)、第nから第1の出力チャネルCHn,CHn−1,…,CH2,CH1の順にシフトしながら出力信号が出力される。
【0032】
なお、本実施の形態1においては、切り替え信号入力部MODは、第1信号入力部SELと第2信号入力部UDを備え、第1、第2の信号の組合せに応じて第1から第4の動作モードが切り替わるとして説明を行った。切り替え信号入力部MODの構成はこれに限定されず、例えば、切り替え信号入力部MODには、第1から第4の動作モードに対応した4段階のレベルを有する信号が入力される構成としてもよい。
【0033】
<効果>
本実施の形態1におけるシフトレジスタIC100は、クロック信号が入力されるクロック信号入力部CLKVと、動作モードを切り替える切り替え信号が入力される切り替え信号入力部MODと、スタートパルスが入力されるスタートパルス入力部STVと、クロック信号の周期の半分の周期で順に出力信号を出力する第1から第nの出力チャネルCH1〜CHnと、を備え、切り替え信号に応じて第1から第4の動作モードが切り替わり、第1の動作モードは、スタートパルスが入力されてから2回目のクロック信号のパルスを起点として第1から第nの出力チャネルCH1〜CHnの順にシフトしながら出力信号を出力するモードであり、第2の動作モードは、スタートパルスが入力されてから1回目のクロック信号のパルスを起点として第1から第nの出力チャネルCH1〜CHnの順にシフトしながら出力信号を出力するモードであり、第3の動作モードは、スタートパルスが入力されてから1回目のクロック信号のパルスを起点として第nから第1の出力チャネルCHn〜CH1の順にシフトしながら出力信号を出力するモードであり、第4の動作モードは、スタートパルスが入力されてから2回目のクロック信号のパルスを起点として第nから第1の出力チャネルCHn〜CH1の順にシフトしながら出力信号を出力するモードである。
【0034】
本実施の形態1におけるシフトレジスタIC100は、切り替え信号によって第1から第4の動作モードを切り替えることが可能である。よって、シフトレジスタIC100に入力する制御信号(即ち、スタートパルス、クロック信号、非表示制御信号)を変更することなく、切り替え信号によって、出力チャネルCH1〜CHnからの出力信号の出力順序および出力タイミングを変化させることが可能である。従って、実施の形態2で説明するように、2つのシフトレジスタIC100の出力チャネルが表示装置200のゲート線G1〜Gmに交互に接続される場合において、2つのシフトレジスタIC100に共通の制御信号を入力することが可能となる。これにより、2つのシフトレジスタIC100への制御信号の入力に安価な汎用のT-CONを使用できるため、製品コストの増大を抑制することが可能である。さらに、制御信号の本数を削減することができるため、狭額縁設計を容易に行うことが可能となる。また、制御信号の本数を削減することができるため、基板サイズの増大を抑制することが可能となる。
【0035】
また、本実施の形態1におけるシフトレジスタIC100において、切り替え信号入力部MODは、第1の信号(SEL信号)が入力される第1信号入力部SELと、第2の信号(UD信号)が入力される第2信号入力部UDと、を備え、第1、第2の信号のそれぞれはハイレベル又はローレベルの信号であり、第1の信号と第2の信号のレベルの組み合せに応じて第1から第4の動作モードが切り替わる。
【0036】
従って、2つのシフトレジスタIC100のそれぞれに、例えば共通のUD信号を入力し、異なるSEL信号を入力することによって、2つのシフトレジスタIC100を異なる動作モードで動作させることが可能である。
【0037】
また、本実施の形態1におけるシフトレジスタIC100において、クロック信号入力部CLKV、切り替え信号入力部MOD、スタートパルス入力部STVおよび第1から第nの出力チャネルCH1〜CHnが、1つのパッケージ内に配置されている。シフトレジスタIC100が1つのパッケージで実現されることによって、シフトレジスタIC100の搭載に必要な領域の増大を抑制可能であり、実施の形態2で説明する表示装置200の挟額縁化に有利である。
【0038】
また、本実施の形態1におけるシフトレジスタIC100は、クロック信号の周期の半分の周期でゲートシフト信号を発生するゲートシフト制御回路10と、第1の信号と第2の信号のレベルの組み合せに応じて、スタートパルスが入力されてから1回目又は2回目のクロック信号のパルスを起点として、ゲートシフト信号の周期に同期したゲートオフ信号を発生するゲートオフ信号生成回路20と、第1の信号と第2の信号のレベルの組み合せに応じて、第1から第nの出力チャネルCH1〜CHnの順にシフトしながら出力信号を出力するか、第nから第1の出力チャネルCHn〜CH1の順にシフトしながら出力信号を出力するかを切り替えるゲートシフト方向制御回路30と、をさらに備え、ゲートオフ信号は、第1から第nの出力チャネルCH1〜CHnのいずれからも出力信号が出力されないタイミングを規定する。
【0039】
このように、シフトレジスタIC100がゲートシフト制御回路10、ゲートオフ信号生成回路20およびゲートシフト方向制御回路30を備えることによって、第1の信号と第2の信号のレベルの組み合せに応じて第1から第4の動作モードを切り替えることが可能となる。
【0040】
<実施の形態2>
図7は、本実施の形態2における表示装置200の構成を示す図である。表示装置200は例えば液晶表示装置である。表示装置200は、画像を表示する表示領域201において、第1から第lの複数のソース線S1〜Sl、第1から第mのゲート線G1〜Gm、複数の画素用トランジスタTRを備える。複数のゲート線G1〜Gmは複数のソース線S1〜Slと直交する。複数の画素用トランジスタTRのそれぞれは、複数のソース線S1〜Slと複数のゲート線G1〜Gmの各交点に配置される。
【0041】
表示装置200はさらに、実施の形態1で説明したシフトレジスタIC100を2つ備える。2つのシフトレジスタIC100は、表示装置200に備わる各画素用トランジスタTRのゲートを駆動するゲートドライバICとして使用される。2つのシフトレジスタIC100を区別するために、図7においてゲート線G1〜Gmの左の端部の近くに配置されるシフトレジスタIC100をシフトレジスタIC100Lと記載する。また、図7においてゲート線G1〜Gmの右の端部の近くに配置されるシフトレジスタIC100をシフトレジスタIC100Rと記載する。
【0042】
シフトレジスタIC100Lの第1〜第nの出力チャネルCH1〜CHnはゲート引き出し配線90を介して、後述するように各ゲート線に接続されている。シフトレジスタIC100Rの第1〜第nの出力チャネルCH1〜CHnはゲート引き出し配線90を介して、後述するように各ゲート線に接続されている。
【0043】
図8は、表示装置200におけるシフトレジスタIC100L,100Rとゲート線G1〜Gmとの接続を示す模式図である。なお、図8においてゲート引き出し配線90の記載を省略している。図8に示すように、第1から第mのゲート線G1〜Gmは、シフトレジスタIC100Lの第1から第nの出力チャネルCH1〜CHnと、シフトレジスタIC100Rの第nから第1の出力チャネルCHn〜CH1に交互に接続される。つまり、偶数番号のゲート線(ゲート線G2、G4,…,Gm−2,Gm)は、シフトレジスタIC100Lの第1から第nの出力チャネルCH1〜CHnに順に接続される。また、奇数番号のゲート線(ゲート線G1、G3,…,Gm−3,Gm−1)は、シフトレジスタIC100Rの第nから第1の出力チャネルCHn〜CH1に順に接続される。
【0044】
図8に示すように、シフトレジスタIC100L,100Rのそれぞれには、タイミングコントローラIC4(T−CON4とも記載する)から共通の制御信号が入力される。ここで共通の制御信号とは、共通のCLKV信号、共通のSTV信号、共通のUD信号、共通のOE信号である。また、シフトレジスタIC100L,100Rのそれぞれには、互いにレベルの異なるSEL信号が入力される。
【0045】
図9は、左右のシフトレジスタIC100L,100Rに入力される共通の制御信号(CLKV信号、STV信号、UD信号、OE信号)と、出力チャネルの出力信号を示すタイミング図である。図9において、シフトレジスタIC100L,100Rはそれぞれ第1、第3の動作モードで動作している。つまり、シフトレジスタIC100RにおいてハイレベルのSEL信号が入力され、シフトレジスタIC100LにおいてローレベルのSEL信号が入力され、シフトレジスタIC100L,100Rに共通してローレベルのUD信号が入力されている。
【0046】
図9に示すように、STV信号がハイレベルの期間中にCLKV信号がハイレベルになると、シフトレジスタIC100Rの第nの出力チャネルCHnがハイレベルになる。次に、STV信号がローレベルの期間中にCLKV信号がハイレベルになると、シフトレジスタIC100Lの第1の出力チャネルCH1がハイレベルになり、同時にシフトレジスタIC100Rからの出力信号がローレベルとなる。以後、CLKV信号がローレベルからハイレベルに変化するごとに、シフトレジスタIC100L,100Rにおいて交互に出力チャネルからの出力がシフトしていく。図9に示すゲート線G1〜Gnの走査は正方向スキャンと呼ばれる。
【0047】
図10図9に示すタイミング図の別の例を示す図である。図10に示すように、CLKV信号、OE信号のパルス幅を適宜変更することにより、左右のシフトレジスタIC100L,100Rから出力される出力信号のパルス幅を調整することが可能である。
【0048】
図11は、シフトレジスタIC100L,100Rに入力される共通の制御信号(CLKV信号、STV信号、UD信号、OE信号)と、出力チャネルの波形を示すタイミング図である。図11において、シフトレジスタIC100L,100Rはそれぞれ第2、第4の動作モードで動作している。つまり、シフトレジスタIC100RにおいてハイレベルのSEL信号が入力され、シフトレジスタIC100LにおいてローレベルのSEL信号が入力され、シフトレジスタIC100L,100Rに共通してハイレベルのUD信号が入力されている。
【0049】
図11に示すように、STV信号がハイレベルの期間中にCLKV信号がハイレベルになると、シフトレジスタIC100Lの第1の出力チャネルCH1がハイレベルになる。次に、STV信号がローレベルの期間中にCLKV信号がハイレベルになると、シフトレジスタIC100Rの第Nの出力チャネルCHnがハイレベルになり、同時にシフトレジスタIC100Lからの出力信号がローレベルとなる。以後、CLKV信号がローレベルからハイレベルに変化するごとに、シフトレジスタIC100L,100Rにおいて交互に出力チャネルからの出力がシフトしていく。図11に示すゲート線G1〜Gnの走査は逆方向スキャンと呼ばれる。
【0050】
なお、本実施の形態2において表示装置200は例えば液晶表示装置であり、シフトレジスタIC100が液晶表示装置に適用されるとして説明したが、シフトレジスタIC100は、例えば有機EL(electroluminescence)表示装置、MEMS(Micro Electro−Mechanical System)表示装置など、シフトレジスタを利用した表示装置に広く適用可能である。
【0051】
<効果>
本実施の形態2における表示装置200は、複数のソース線S1〜Slと、複数のソース線S1〜Slと直交する第1から第mのゲート線G1〜Gmと、複数のソース線S1〜Slと複数のゲート線G1〜Gmの交点に配置された複数の画素用トランジスタTRと、2つのシフトレジスタIC100L,100Rと、を備え、一方のシフトレジスタIC100Lは、ゲート線の一方の端部の近くに配置され、他方のシフトレジスタIC100Rは、ゲート線の他方の端部の近くに配置され、第1から第mのゲート線G1〜Gmは、一方のシフトレジスタIC100Lの第1から第nの出力チャネルCH1〜CHnと、他方のシフトレジスタIC100Rの第nから第1の出力チャネルCHn〜CH1に交互に接続され、2つのシフトレジスタIC100L,100Rのそれぞれには、共通のクロック信号、共通のスタートパルスが入力され、2つのシフトレジスタIC100L,100Rは、第1の動作モードと第3の動作モードで動作するか、又は、第2の動作モードと第4の動作モードで動作する。
【0052】
このように、実施の形態1で説明したシフトレジスタIC100をゲートドライバICとして、表示装置200に組み合わせて使用することによって、2つのゲートドライバIC(即ちシフトレジスタIC100L,100R)のそれぞれを共通の制御信号で制御することが可能となるため、前提技術のように2つのゲートドライバICのそれぞれに異なる制御信号を入力することが不要となる。従って、制御信号の入力に安価な汎用のT-CONを使用できるため、製品コストの増大を抑制することが可能である。さらに、制御信号の本数を削減することができるため、狭額縁設計を容易に行うことが可能となる。また、制御信号の本数を削減することができるため、基板サイズの増大を抑制することが可能となる。
【0053】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【0054】
CH1〜CHn 出力チャネル、CLKV クロック信号入力部、STV スタートパルス入力部、MOD 切り替え信号入力部、SEL 第1信号入力部、UD 第2信号入力部、OE 非表示制御信号入力部、G1〜Gm ゲート線、S1〜Sl ソース線、100,100L,100R シフトレジスタIC、1,2 ゲートドライバIC、3,4 タイミングコントローラIC、10 ゲートシフト制御回路、20 ゲートオフ信号生成回路、30 ゲートシフト方向制御回路、40 初期化回路、50 シフトレジスタ回路、60 出力制御回路、70 出力回路、80 表示領域、90 ゲート引き出し配線、200,500A,500B,500C 表示装置、300 ソースドライバIC。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16