知財求人 - 知財ポータルサイト「IP Force」
▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2018-37629(P2018-37629A)
(43)【公開日】2018年3月8日
(54)【発明の名称】ファン−アウト半導体パッケージ
(51)【国際特許分類】
H01L 23/12 20060101AFI20180209BHJP
【ＦＩ】
H01L23/12 501B
【審査請求】有
【請求項の数】21
【出願形態】ＯＬ
【全頁数】29
(21)【出願番号】特願2017-5801(P2017-5801)
(22)【出願日】2017年1月17日
(31)【優先権主張番号】10-2016-0111749
(32)【優先日】2016年8月31日
(33)【優先権主張国】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ−メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000877
【氏名又は名称】龍華国際特許業務法人
(72)【発明者】
【氏名】ジャン、ダ ヒー
(72)【発明者】
【氏名】コ、ヨン グワン
(57)【要約】 （修正有）
【課題】接続端子を半導体チップが配置されている領域外にも拡張することができるファン−アウト半導体パッケージ。【解決手段】貫通孔１１０Ｈを有する第１接続部材１１０と、貫通孔に配置された半導体チップ１２０と、第１接続部材及び半導体チップの少なくとも一部を封止する封止材１３０と、第１接続部材及び半導体チップの活性面上に配置された第２接続部材１４０と、封止材上に配置された樹脂層１８０と、一面が露出するバックサイド再配線層１８２と、を含む。再配線層１１２ａ、１１２ｂ、１４２は、接続パッド１２２と電気的に接続される。樹脂層は、バックサイド再配線層の露出した一面の少なくとも一部を覆う。バックサイド再配線層は、樹脂層及び封止材を貫通する第１開口部１８１ａに形成された接続部材１９１を介して第１接続部材の再配線層１１２ｂと電気的に接続されている。
【選択図】図９
【特許請求の範囲】
【請求項1】
貫通孔を有する第１接続部材と、
前記第１接続部材の貫通孔に配置され、接続パッドが配置された活性面及び前記活性面とは反対側に配置された非活性面を有する半導体チップと、
前記第１接続部材及び前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
前記第１接続部材及び前記半導体チップの活性面上に配置された第２接続部材と、
前記封止材上に配置された樹脂層と、
前記封止材に一面が露出するように埋め込まれたバックサイド再配線層と、を含み、
前記第１接続部材及び前記第２接続部材は、それぞれ前記半導体チップの接続パッドと電気的に接続された再配線層を含み、
前記樹脂層は、前記バックサイド再配線層の露出した一面の少なくとも一部を覆っており、
前記バックサイド再配線層は、前記樹脂層及び前記封止材を貫通する第１開口部に形成された接続部材を介して前記第１接続部材の再配線層と電気的に接続されている、ファン−アウト半導体パッケージ。
前記第１接続部材の貫通孔に配置され、接続パッドが配置された活性面及び前記活性面とは反対側に配置された非活性面を有する半導体チップと、
前記第１接続部材及び前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
前記第１接続部材及び前記半導体チップの活性面上に配置された第２接続部材と、
前記封止材上に配置された樹脂層と、
前記封止材に一面が露出するように埋め込まれたバックサイド再配線層と、を含み、
前記第１接続部材及び前記第２接続部材は、それぞれ前記半導体チップの接続パッドと電気的に接続された再配線層を含み、
前記樹脂層は、前記バックサイド再配線層の露出した一面の少なくとも一部を覆っており、
前記バックサイド再配線層は、前記樹脂層及び前記封止材を貫通する第１開口部に形成された接続部材を介して前記第１接続部材の再配線層と電気的に接続されている、ファン−アウト半導体パッケージ。
【請求項2】
前記第１開口部は、前記バックサイド再配線層の側面の少なくとも一部を露出させ、前記接続部材は、前記露出したバックサイド再配線層の側面と接する、請求項１に記載のファン−アウト半導体パッケージ。
【請求項3】
前記樹脂層には、前記バックサイド再配線層の表面の少なくとも一部を露出させる第２開口部がさらに形成されている、請求項１または請求項２に記載のファン−アウト半導体パッケージ。
【請求項4】
前記接続部材は半田または金属ペーストを含んで形成されている、請求項１から請求項３の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項5】
前記バックサイド再配線層は、前記樹脂層上に形成されたシード層と、前記シード層上に形成された導体層と、を含み、
前記導体層は前記シード層より厚い、請求項１から請求項４の何れか一項に記載のファン−アウト半導体パッケージ。
前記導体層は前記シード層より厚い、請求項１から請求項４の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項6】
前記第１接続部材は、第１絶縁層と、前記第２接続部材と接して前記第１絶縁層に埋め込まれた第１再配線層と、前記第１絶縁層の前記第１再配線層が埋め込まれた側とは反対側に配置された第２再配線層と、を含み、
前記第１及び第２再配線層は前記接続パッドと電気的に接続されている、請求項１から請求項５の何れか一項に記載のファン−アウト半導体パッケージ。
前記第１及び第２再配線層は前記接続パッドと電気的に接続されている、請求項１から請求項５の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項7】
前記第１接続部材は、前記第１絶縁層上に配置され、前記第２再配線層を覆う第２絶縁層と、前記第２絶縁層上に配置された第３再配線層と、をさらに含み、
前記第３再配線層は前記接続パッドと電気的に接続されている、請求項６に記載のファン−アウト半導体パッケージ。
前記第３再配線層は前記接続パッドと電気的に接続されている、請求項６に記載のファン−アウト半導体パッケージ。
【請求項8】
前記第２接続部材の再配線層と前記第１再配線層との間の距離が、前記第２接続部材の再配線層と前記接続パッドとの間の距離より大きい、請求項６または請求項７に記載のファン−アウト半導体パッケージ。
【請求項9】
前記第１再配線層は前記第２接続部材の再配線層より厚さが厚い、請求項６から請求項８の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項10】
前記第１再配線層の下面は前記接続パッドの下面より上側に位置する、請求項６から請求項９の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項11】
前記第２再配線層は前記半導体チップの活性面と非活性面との間に位置する、請求項７に記載のファン−アウト半導体パッケージ。
【請求項12】
前記第１接続部材は、第１絶縁層と、前記第１絶縁層の両面に配置された第１再配線層及び第２再配線層と、前記第１絶縁層上に配置されて前記第１再配線層を覆う第２絶縁層と、前記第２絶縁層上に配置された第３再配線層と、を含み、
前記第１〜第３再配線層は前記接続パッドと電気的に接続されている、請求項１から請求項１１の何れか一項に記載のファン−アウト半導体パッケージ。
前記第１〜第３再配線層は前記接続パッドと電気的に接続されている、請求項１から請求項１１の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項13】
前記第１接続部材は、前記第１絶縁層上に配置され、前記第２再配線層を覆う第３絶縁層と、前記第３絶縁層上に配置された第４再配線層と、をさらに含み、
前記第４再配線層は前記接続パッドと電気的に接続されている、請求項１２に記載のファン−アウト半導体パッケージ。
前記第４再配線層は前記接続パッドと電気的に接続されている、請求項１２に記載のファン−アウト半導体パッケージ。
【請求項14】
前記第１絶縁層は前記第２絶縁層より厚さが厚い、請求項１２または請求項１３に記載のファン−アウト半導体パッケージ。
【請求項15】
前記第３再配線層は前記第２接続部材の再配線層より厚さが厚い、請求項１２から請求項１４の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項16】
前記第１再配線層は前記半導体チップの活性面と非活性面との間に位置する、請求項１２から請求項１５の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項17】
前記第３再配線層の下面は前記接続パッドの下面より下側に位置する、請求項１２から請求項１６の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項18】
貫通孔を有する第１接続部材と、
前記第１接続部材の貫通孔に配置され、接続パッドが配置された活性面及び前記活性面とは反対側に配置された非活性面を有する半導体チップと、
前記第１接続部材及び前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
前記第１接続部材及び前記半導体チップの活性面上に配置された第２接続部材と、
バックサイド再配線層が前記第２接続部材に向かうように突出している樹脂層と、
前記樹脂層と前記第１接続部材及び前記半導体チップとを接続させる封止材と、を含み、
前記第１接続部材及び前記第２接続部材は、それぞれ前記半導体チップの接続パッドと電気的に接続された再配線層を含み、
前記樹脂層は、前記バックサイド再配線層の露出した一面の少なくとも一部を覆う、ファン−アウト半導体パッケージ。
前記第１接続部材の貫通孔に配置され、接続パッドが配置された活性面及び前記活性面とは反対側に配置された非活性面を有する半導体チップと、
前記第１接続部材及び前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
前記第１接続部材及び前記半導体チップの活性面上に配置された第２接続部材と、
バックサイド再配線層が前記第２接続部材に向かうように突出している樹脂層と、
前記樹脂層と前記第１接続部材及び前記半導体チップとを接続させる封止材と、を含み、
前記第１接続部材及び前記第２接続部材は、それぞれ前記半導体チップの接続パッドと電気的に接続された再配線層を含み、
前記樹脂層は、前記バックサイド再配線層の露出した一面の少なくとも一部を覆う、ファン−アウト半導体パッケージ。
【請求項19】
前記バックサイド再配線層は、前記樹脂層及び前記封止材を貫通する開口部に形成された接続部材を介して前記第１接続部材の再配線層と電気的に接続されている、請求項１８に記載のファン−アウト半導体パッケージ。
【請求項20】
前記樹脂層から突出している前記バックサイド再配線層は前記封止材に埋め込まれる、請求項１８または請求項１９に記載のファン−アウト半導体パッケージ。
【請求項21】
前記バックサイド再配線層は、シード層と、前記シード層より厚さが厚い導体層と、を含み、
前記シード層は前記樹脂層と前記導体層との間に配置されている、請求項１８から請求項２０の何れか一項に記載のファン−アウト半導体パッケージ。
前記シード層は前記樹脂層と前記導体層との間に配置されている、請求項１８から請求項２０の何れか一項に記載のファン−アウト半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体パッケージ、例えば、接続端子を半導体チップが配置されている領域外にも拡張することができるファン−アウト半導体パッケージに関するものである。
【背景技術】
【0002】
近年、半導体チップに関する技術開発の主要な傾向の一つは、部品のサイズを縮小することである。そこで、パッケージ分野においても、小型の半導体チップなどの需要の急増に伴い、サイズが小型でありながらも、多数のピンを実現することが要求されている。
【0003】
これに応えるべく提案されたパッケージ技術の一つがファン−アウト半導体パッケージである。ファン−アウト半導体パッケージは、接続端子を半導体チップが配置されている領域外にも再配線し、サイズが小型でありながらも、多数のピンを実現可能とする。
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の様々な目的の一つは、半導体チップの収率低下の問題を解決することができるファン−アウト半導体パッケージを提供することにある。
【課題を解決するための手段】
【0005】
本発明により提案する様々な解決手段の一つは、半導体チップを配置する前にバックサイド再配線層を導入することができるファン−アウト半導体パッケージを提供することである。
【0006】
本発明の一例によるファン−アウト半導体パッケージは、貫通孔を有する第１接続部材と、第１接続部材の貫通孔に配置され、接続パッドが配置された活性面及び上記活性面とは反対側に配置された非活性面を有する半導体チップと、第１接続部材及び上記半導体チップの上記非活性面の少なくとも一部を封止する封止材と、第１接続部材及び半導体チップの上記活性面上に配置された第２接続部材と、封止材上に配置された樹脂層と、上記封止材に一面が露出するように埋め込まれたバックサイド再配線層と、を含み、第１接続部材及び第２接続部材は、それぞれ上記半導体チップの接続パッドと電気的に接続された再配線層を含み、上記樹脂層は、バックサイド再配線層の露出した一面の少なくとも一部を覆っており、バックサイド再配線層は、上記樹脂層及び上記封止材を貫通する第１開口部に形成された接続部材を介して第１接続部材の再配線層と電気的に接続されている構成とすることができる。
【0007】
本発明の一例によるファン−アウト半導体パッケージは、貫通孔を有する第１接続部材と、上記第１接続部材の貫通孔に配置され、接続パッドが配置された活性面及び上記活性面とは反対側に配置された非活性面を有する半導体チップと、上記第１接続部材及び上記半導体チップの上記非活性面の少なくとも一部を封止する封止材と、上記第１接続部材及び上記半導体チップの上記活性面上に配置された第２接続部材と、バックサイド再配線層が上記第２接続部材に向かうように突出している樹脂層と、上記樹脂層と上記第１接続部材及び上記半導体チップとを接続させる封止材と、を含み、上記第１接続部材及び上記第２接続部材は、それぞれ上記半導体チップの接続パッドと電気的に接続された再配線層を含み、上記樹脂層は、上記バックサイド再配線層の露出した一面の少なくとも一部を覆うことができる。
【発明の効果】
【0008】
本発明の様々な効果の一効果は、半導体チップの収率低下を最小化することができるファン−アウト半導体パッケージを提供することができる。
【図面の簡単な説明】
【0009】
【図1】電子機器システムの例を概略的に示すブロック図である。
【図2】電子機器の一例を概略的に示した斜視図である。
【図3】ファン−イン半導体パッケージのパッケージング前後を概略的に示した断面図である。
【図4】ファン−イン半導体パッケージのパッケージング過程を概略的に示した断面図である。
【図5】ファン−イン半導体パッケージがインターポーザ基板上に実装され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。
【図6】ファン−イン半導体パッケージがインターポーザ基板内に内蔵され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。
【図7】ファン−アウト半導体パッケージの概略的な形態を示した断面図である。
【図8】ファン−アウト半導体パッケージが電子機器のメインボードに実装された場合を概略的に示した断面図である。
【図9】ファン−アウト半導体パッケージの一例を概略的に示した断面図である。
【図13】ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
【図14】ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
【図15】ファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
【発明を実施するための形態】
【0010】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。
【0012】
図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／または電気的に接続されている。これらは、後述する他の部品とも結合されて、様々な信号ライン１０９０を形成する。
【0013】
チップ関連部品１０２０としては、揮発性メモリー（例えば、ＤＲＡＭ）、不揮発性メモリー（例えば、ＲＯＭ）、フラッシュメモリーなどのメモリーチップ；セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップ；アナログ−デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これら以外にも、その他の形態のチップ関連部品が含まれ得ることはいうまでもない。また、これら部品１０２０が互いに組み合わされてもよいことはいうまでもない。
【0014】
ネットワーク関連部品１０３０としては、Ｗｉ−Ｆｉ（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されるものではなく、これら以外にも、その他の多数の無線または有線標準やプロトコルのうち任意のものが含まれ得る。また、ネットワーク関連部品１０３０が、チップ関連部品１０２０とともに互いに組み合わされてもよいことはいうまでもない。
【0015】
その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルター、ＭＬＣＣ（Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれるが、これらに限定されるものではなく、これら以外にも、その他の様々な用途のために用いられる受動部品などが含まれ得る。また、その他の部品１０４０が、チップ関連部品１０２０及び／またはネットワーク関連部品１０３０とともに互いに組み合わされてもよいことはいうまでもない。
【0016】
電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／または電気的に接続されているか接続されていない他の部品を含むことができる。他の部品としては、例えば、カメラ１０５０、アンテナ１０６０、ディスプレイ１０７０、電池１０８０、オーディオコーデック（不図示）、ビデオコーデック（不図示）、電力増幅器（不図示）、羅針盤（不図示）、加速度計（不図示）、ジャイロスコープ（不図示）、スピーカー（不図示）、大容量記憶装置（例えば、ハードディスクドライブ）（不図示）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）（不図示）、及びＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）（不図示）などが挙げられる。但し、これらに限定されるものではなく、これら以外にも、電子機器１０００の種類に応じて様々な用途のために用いられるその他の部品などが含まれ得ることはいうまでもない。
【0017】
電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、携帯情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチールカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピューター（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであることができる。但し、これらに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であってもよいことはいうまでもない。
【0018】
図２は電子機器の一例を概略的に示した斜視図である。
【0019】
図面を参照すると、半導体パッケージは、上述のような種々の電子機器において様々な用途に適用される。例えば、スマートフォン１１００の本体１１０１の内部にはメインボード１１１０が収容されており、メインボード１１１０には種々の部品１１２０が物理的及び／または電気的に接続されている。また、カメラ１０５０のように、メインボード１１１０に物理的及び／または電気的に接続されているか接続されていない他の部品が本体１１０１内に収容されている。部品１１２０の一部はチップ関連部品であることができ、半導体パッケージ１００は、例えば、そのうちアプリケーションプロセッサであることができるが、これに限定されるものではない。電子機器が必ずしもスマートフォン１１００に限定されるものではなく、上述のように、他の電子機器であってもよいことはいうまでもない。
【0020】
半導体パッケージ一般に、半導体チップには、数多くの微細電気回路が集積されているが、それ自体が半導体完成品としての役割を果たすことはできず、外部からの物理的衝撃または化学的浸蝕により損傷する可能性がある。したがって、半導体チップ自体をそのまま用いるのではなく、半導体チップをパッケージングして、パッケージ状態で電子機器などに用いている。
【0021】
半導体パッケージングが必要な理由は、電気的接続という観点から、半導体チップと電子機器のメインボードの回路幅が異なるためである。具体的に、半導体チップは、接続パッドのサイズ及び接続パッド間の間隔が非常に微細であるのに対し、電子機器に用いられるメインボードは、部品実装パッドのサイズ及び部品実装パッド間の間隔が半導体チップのスケールより著しく大きい。したがって、半導体チップをこのようなメインボード上にそのまま取り付けることは困難であり、相互間の回路幅の差を緩和することができるパッケージング技術が要求される。
【0022】
このようなパッケージング技術により製造される半導体パッケージは、構造及び用途によって、ファン−イン半導体パッケージ（Ｆａｎ−ｉｎ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｃｋａｇｅ）とファン−アウト半導体パッケージ（Ｆａｎ−ｏｕｔ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｐａｃｋａｇｅ）とに区分することができる。
【0023】
以下では、図面を参照して、ファン−イン半導体パッケージとファン−アウト半導体パッケージについてより詳細に説明する。
【0025】
図４はファン−イン半導体パッケージのパッケージング過程を概略的に示した断面図である。
【0026】
図面を参照すると、半導体チップ２２２０は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などを含む本体２２２１と、本体２２２１の一面上に形成された、アルミニウム（Ａｌ）などの導電性物質を含む接続パッド２２２２と、本体２２２１の一面上に形成され、接続パッド２２２２の少なくとも一部を覆う酸化膜または窒化膜などのパッシベーション膜２２２３と、を含む、例えば、ベア（Ｂａｒｅ）状態の集積回路（ＩＣ）であることができる。この際、接続パッド２２２２が非常に小さいため、集積回路（ＩＣ）は、電子機器のメインボードなどは勿論、中間レベルの印刷回路基板（ＰＣＢ）にも実装されにくい。
【0027】
そのため、接続パッド２２２２を再配線するために、半導体チップ２２２０上に半導体チップ２２２０のサイズに応じて接続部材２２４０を形成する。接続部材２２４０は、半導体チップ２２２０上に感光性絶縁樹脂（ＰＩＤ）などの絶縁物質で絶縁層２２４１を形成し、接続パッド２２２２をオープンさせるビアホール２２４３ｈを形成した後、配線パターン２２４２及びビア２２４３を形成することで形成することができる。その後、接続部材２２４０を保護するパッシベーション層２２５０を形成し、開口部２２５１を形成した後、アンダーバンプ金属層２２６０などを形成する。すなわち、一連の過程を経て、例えば、半導体チップ２２２０、接続部材２２４０、パッシベーション層２２５０、及びアンダーバンプ金属層２２６０を含むファン−イン半導体パッケージ２２００が製造される。
【0028】
このように、ファン−イン半導体パッケージは、半導体チップの接続パッド、例えば、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）端子の全てを素子の内側に配置したパッケージ形態である。ファン−イン半導体パッケージは、電気的特性に優れており、安価で生産することができる。したがって、スマートフォンに内蔵される多くの素子がファン−イン半導体パッケージの形態で製作されており、具体的には、小型で、且つ速い信号伝達を実現するように開発が行われている。
【0029】
しかしながら、ファン−イン半導体パッケージは、Ｉ／Ｏ端子の全てを半導体チップの内側に配置しなければならないため、空間的な制約が多い。したがって、このような構造は、多数のＩ／Ｏ端子を有する半導体チップや、サイズが小さい半導体チップに適用するには困難な点がある。また、このような欠点により、電子機器のメインボードにファン−イン半導体パッケージを直接実装して用いることができない。これは再配線工程により半導体チップのＩ／Ｏ端子のサイズ及び間隔を拡大したとしても、電子機器のメインボードに直接実装可能な程度のサイズ及び間隔を有するわけではないためである。
【0030】
図５はファン−イン半導体パッケージがインターポーザ基板上に実装され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。
【0031】
図６はファン−イン半導体パッケージがインターポーザ基板内に内蔵され、最終的に電子機器のメインボードに実装された場合を概略的に示した断面図である。
【0032】
図面を参照すると、ファン−イン半導体パッケージ２２００は、半導体チップ２２２０の接続パッド２２２２、すなわち、Ｉ／Ｏ端子がインターポーザ基板２３０１によりさらに再配線され、最終的には、インターポーザ基板２３０１上にファン−イン半導体パッケージ２２００が実装された状態で電子機器のメインボード２５００に実装することができる。この際、半田ボール２２７０などはアンダーフィル樹脂２２８０などにより固定されることができ、外側はモールディング材２２９０などで覆われることができる。または、ファン−イン半導体パッケージ２２００は、別のインターポーザ基板２３０２内に内蔵（Ｅｍｂｅｄｄｅｄ）されてもよく、内蔵された状態で、インターポーザ基板２３０２により半導体チップ２２２０の接続パッド２２２２、すなわち、Ｉ／Ｏ端子がさらに再配線され、最終的に電子機器のメインボード２５００に実装することができる。
【0033】
このように、ファン−イン半導体パッケージは電子機器のメインボードに直接実装されて用いられることが困難であるため、別のインターポーザ基板上に実装された後、さらにパッケージング工程を経て電子機器のメインボードに実装されるか、またはインターポーザ基板内に内蔵された状態で電子機器のメインボードに実装されて用いられている。
【0035】
図面を参照すると、ファン−アウト半導体パッケージ２１００は、例えば、半導体チップ２１２０の外側が封止材２１３０により保護されており、接続パッド２１２２が接続部材２１４０により半導体チップ２１２０の外側まで再配線される。この際、接続部材２１４０上にはパッシベーション層２１５０を形成することができ、パッシベーション層２１５０の開口部にはアンダーバンプ金属層２１６０を形成することができる。アンダーバンプ金属層２１６０上には半田ボール２１７０を形成することができる。半導体チップ２１２０は、本体２１２１、接続パッド２１２２、パッシベーション膜（不図示）などを含む集積回路（ＩＣ）であることができる。接続部材２１４０は、絶縁層２１４１と、絶縁層２１４１上に形成された再配線層２１４２と、接続パッド２１２２と再配線層２１４２などを電気的に接続するビア２１４３と、を含むことができる。
【0036】
このように、ファン−アウト半導体パッケージは、半導体チップ上に形成された接続部材により、半導体チップの外側までＩ／Ｏ端子を再配線して配置させた形態である。上述のように、ファン−イン半導体パッケージは、半導体チップのＩ／Ｏ端子の全てを半導体チップの内側に配置させなければならず、そのため、素子のサイズが小さくなると、ボールのサイズ及びピッチを減少させなければならないため、標準化されたボールレイアウトを用いることができない。これに対し、ファン−アウト半導体パッケージは、このように半導体チップ上に形成された接続部材により、半導体チップの外側までＩ／Ｏ端子を再配線して配置させた形態であるため、半導体チップのサイズが小さくなっても標準化されたボールレイアウトをそのまま用いることができる。したがって、後述のように、電子機器のメインボードに別のインターポーザ基板がなくても実装することができる。
【0037】
図８はファン−アウト半導体パッケージが電子機器のメインボードに実装された場合を概略的に示した断面図である。
【0038】
図面を参照すると、ファン−アウト半導体パッケージ２１００は、半田ボール２１７０などを介して電子機器のメインボード２５００に実装することができる。すなわち、上述のように、ファン−アウト半導体パッケージ２１００は、半導体チップ２１２０上に半導体チップ２１２０のサイズを超えるファン−アウト領域まで接続パッド２１２２を再配線できる接続部材２１４０を形成するため、標準化されたボールレイアウトをそのまま用いることができる。その結果、ファン−アウト半導体パッケージ２１００は、別のインターポーザ基板などがなくても電子機器のメインボード２５００に実装することができる。
【0039】
このように、ファン−アウト半導体パッケージは、別のインターポーザ基板がなくても電子機器のメインボードに実装することができるため、インターポーザ基板を用いるファン−イン半導体パッケージに比べてその厚さを薄く実現することができ、小型化及び薄型化が可能である。また、熱特性及び電気的特性に優れるため、モバイル製品に特に好適である。また、印刷回路基板（ＰＣＢ）を用いる一般的なＰＯＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）タイプに比べて、よりコンパクトに実現することができ、反り現象の発生による問題を解決することができる。
【0040】
一方、ファン−アウト半導体パッケージは、このように半導体チップを電子機器のメインボードなどに実装するための、そして外部からの衝撃から半導体チップを保護するためのパッケージ技術を意味するものであり、ファン−イン半導体パッケージとはスケール、用途などが異なるパッケージ技術であり、ファン−イン半導体パッケージが内蔵されるインターポーザ基板などの印刷回路基板（ＰＣＢ）とは異なる概念である。
【0041】
以下では、半導体チップの収率低下を最小化することができるファン−アウト半導体パッケージについて図面を参照して説明する。
【0042】
図９はファン−アウト半導体パッケージの一例を概略的に示した断面図である。
【0045】
図面を参照すると、一例によるファン−アウト半導体パッケージ１００Ａは、貫通孔１１０Ｈを有する第１接続部材１１０と、第１接続部材１１０の貫通孔１１０Ｈに配置され、接続パッド１２２が配置された活性面及び当該活性面の反対側に配置された非活性面を有する半導体チップ１２０と、第１接続部材１１０及び半導体チップ１２０の非活性面の少なくとも一部を封止する封止材１３０と、第１接続部材１１０及び半導体チップ１２０の活性面上に配置された第２接続部材１４０と、封止材１３０上に配置された樹脂層１８０と、を含む。第１接続部材１１０及び第２接続部材１４０は、それぞれ半導体チップ１２０の接続パッド１２２と電気的に接続された再配線層１１２ａ、１１２ｂ、１４２を含む。封止材１３０には、樹脂層１８０と接するバックサイド再配線層１８２が埋め込まれる。バックサイド再配線層１８２は、樹脂層１８０及び封止材１３０を貫通する第１開口部１８１ａに形成された接続部材１９１を介して第１接続部材１１０の再配線層１１２ａ、１１２ｂと電気的に接続される。
【0046】
近年、メモリー容量の拡張や半導体の動作性能の向上を目的として、半導体パッケージに上下垂直に信号を伝達するパターン構造を形成し、同種のパッケージまたは異種のパッケージを上下に積層したパッケージオンパッケージ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）構造が多様に開発されている。例えば、ウェハーをベースとして製造された半導体パッケージ上に、メモリチップが実装されたインターポーザ基板を積層した後、半田ボールなどにより電気的に接続させて、パッケージオンパッケージ構造として活用することができる。
【0047】
しかし、この場合、インターポーザ基板の厚さによって、パッケージオンパッケージ構造の薄型化が困難であるという問題点がある。そこで、インターポーザ基板を省略するために、下部に配置される半導体パッケージの封止材上にバックサイド再配線層を形成することが考えられる。しかしながら、この場合、半導体チップを配置した後、追加的にバックサイド再配線層を形成しなければならない。したがって、バックサイド再配線層の形成過程で不良が発生すると半導体チップも廃棄しなければならないため、半導体チップの収率が低下し得るという問題点がある。
【0048】
これに対し、一例によるファン−アウト半導体パッケージ１００Ａの構造は、半導体チップ１２０を封止材１３０で封止する工程とは別の工程によって樹脂層１８０上にバックサイド再配線層１８２を形成することができ、バックサイド再配線層１８２が樹脂層１８０に形成された物品のうち不良でない良品のみを取捨選択し、半導体チップ１２０を封止する封止材１３０上に覆って、バックサイド再配線層１８２を封止材１３０上に導入することができるため、上述の半導体チップ１２０の収率低下の問題を最小化することができる。したがって、パッケージ１００Ａの製造コストを最小化することができ、さらには、パッケージ１００Ａの製造期間も最小化することができる。
【0049】
一方、一例によるファン−アウト半導体パッケージ１００Ａのバックサイド再配線層１８２は、樹脂層１８０及び封止材１３０を貫通する第１開口部１８１ａに形成された接続部材１９１を介して第１接続部材１１０の再配線層１１２ａ、１１２ｂと電気的に接続される。この際、第１開口部１８１ａはバックサイド再配線層１８２の側面の少なくとも一部を露出させることができ、接続部材１９１は露出したバックサイド再配線層１８２の側面と接することができる。また、第１開口部１８１ａは第１接続部材１１０の再配線層１１２ｂの表面の少なくとも一部を露出させることができ、接続部材１９１は露出した第１接続部材１１０の再配線層１１２ｂの表面と接することができる。このような接続部材１９１を介してバックサイド再配線層１８２と第１接続部材１１０の再配線層１１２ｂとが接続されるような構成とすることができるため、安定した界面密着力が得られ、その結果、信頼性をさらに改善することができる。
【0050】
また、一例によるファン−アウト半導体パッケージ１００Ａは、第１開口部１８１ａを介してバックサイド再配線層１８２と第１接続部材１１０の第２再配線層１１２ｂとを導通させる部分がオープンされることで、半導体チップ１２０などで発生した熱などの放出効果が極大化されることもできる。また、バックサイド再配線層１８２は、後述のように、平らな構造のデタッチフィルム２１０上に樹脂層１８０をラミネートし、その樹脂層１８０上に形成することができる。そのため、絶縁距離のばらつきを最小化することができ、その結果、パッケージオンパッケージ構造において、メモリーパッケージなどと接合する間隔を均一に維持させることができる。
【0051】
以下、一例によるファン−アウト半導体パッケージ１００Ａに含まれるそれぞれの構成についてより詳細に説明する。
【0052】
第１接続部材１１０は、半導体チップ１２０の接続パッド１２２を再配線させる再配線層１１２ａ、１１２ｂを含むことで、第２接続部材１４０の層数を減少させることができる。必要に応じて、具体的な材料に応じてパッケージ１００Ａの剛性を維持させることができ、封止材１３０の厚さ均一性を確保するなどの役割を果たすことができる。また、第１接続部材１１０により、一例によるファン−アウト半導体パッケージ１００Ａがパッケージオンパッケージ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）の一部として用いられることができる。第１接続部材１１０は貫通孔１１０Ｈを有する。貫通孔１１０Ｈ内には、半導体チップ１２０が第１接続部材１１０と所定距離離隔されるように配置される。半導体チップ１２０の側面の周囲は第１接続部材１１０により囲まれることができる。但し、これは一例に過ぎず、他の形態に多様に変形されることができ、その形態に応じて他の機能を担うことができる。
【0053】
第１接続部材１１０は、第２接続部材１４０と接する絶縁層１１１と、第２接続部材１４０と接して絶縁層１１１に埋め込まれた第１再配線層１１２ａと、絶縁層１１１の第１再配線層１１２ａが埋め込まれた側とは反対側に配置された第２再配線層１１２ｂと、を含む。第１接続部材１１０は、絶縁層１１１を貫通して第１及び第２再配線層１１２ａ、１１２ｂを電気的に接続するビア１１３を含む。第１及び第２再配線層１１２ａ、１１２ｂは接続パッド１２２と電気的に接続される。第１再配線層１１２ａを絶縁層１１１内に埋め込む場合、第１再配線層１１２ａの厚さによって発生する段差が最小化されることで、第２接続部材１４０の絶縁距離が一定になる。すなわち、第２接続部材１４０の再配線層１４２から絶縁層１１１の下面までの距離と、第２接続部材１４０の再配線層１４２から接続パッド１２２までの距離との差は、第１再配線層１１２ａの厚さより小さい。したがって、第２接続部材１４０の高密度配線設計が容易であるという利点がある。
【0054】
絶縁層１１１の材料は特に限定されず、例えば、絶縁物質が用いられることができる。この際、絶縁物質としては、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれら樹脂が無機フィラーとともにガラス繊維（Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材に含浸された絶縁物質、例えば、プリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などが用いられることができる。必要に応じて、絶縁層１１１の材料として感光性絶縁（Ｐｈｏｔｏ Ｉｍａｇｅａｂｌｅ Ｄｉｅｌｅｃｔｒｉｃ：ＰＩＤ）樹脂を用いてもよい。
【0055】
再配線層１１２ａ、１１２ｂは、半導体チップ１２０の接続パッド１２２を再配線する役割を果たすものであって、形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などの導電性物質を用いることができる。再配線層１１２ａ、１１２ｂは、該当層の設計デザインに応じて様々な機能を担うことができる。例えば、グランド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含むことができる。ここで、信号（Ｓ）パターンは、グランド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、ビアパッド、接続端子パッドなどを含むことができる。
【0056】
一方、第２再配線層１１２ｂのうち、第１開口部１８１ａを介して露出した一部のパッドパターンなどの表面には、必要に応じて表面処理層（不図示）を形成することができる。表面処理層（不図示）は、公知のものであれば特に限定されず、例えば、電解金めっき、無電解金めっき、ＯＳＰまたは無電解スズめっき、無電解銀めっき、無電解ニッケルめっき／置換金めっき、ＤＩＧめっき、ＨＡＳＬなどにより形成することができる。表面処理層（不図示）が形成された場合、本発明では第２再配線層１１２ｂがそれを含む概念と見なす。
【0057】
ビア１１３は、互いに異なる層に形成された再配線層１１２ａ、１１２ｂを電気的に接続させ、その結果、第１接続部材１１０内に電気的経路を形成する。ビア１１３の形成物質としては導電性物質を用いることができる。ビア１１３は、図１１に示したように、導電性物質で完全に充填されていてもよく、または導電性物質がビアホールの壁面に沿って形成されたものであってもよい。また、テーパ状だけでなく、円筒状など公知の全ての形状が適用可能である。一方、ビア１１３のための孔を形成する時に、第１再配線層１１２ａの一部のパッドがストッパー（ｓｔｏｐｐｅｒ）の役割を果たすことができるため、ビア１１３は、上面の幅が下面の幅より大きいテーパ状を有することが工程上有利である。この場合、ビア１１３は第２再配線層１１２ｂの一部と一体化される形で設けることができる。
【0058】
半導体チップ１２０は、数百〜数百万個以上の素子が一つのチップ内に集積化されている集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）であることができる。集積回路は、例えば、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラーなどのアプリケーションプロセッサチップであることができるが、これに限定されるものではない。半導体チップ１２０は、活性ウェハーをベースとして形成されることができ、この場合、本体１２１をなす母材としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）などが用いられることができる。本体１２１には様々な回路が形成されていることができる。接続パッド１２２は、半導体チップ１２０を他の構成要素と電気的に接続させるためのものであって、その形成物質としては、アルミニウム（Ａｌ）などの導電性物質を特に制限せずに用いることができる。本体１２１上には接続パッド１２２を露出させるパッシベーション膜１２３を形成することができる。パッシベーション膜１２３は、酸化膜または窒化膜などであってもよく、または酸化膜と窒化膜の二重層であってもよい。パッシベーション膜１２３により、接続パッド１２２の下面は封止材１３０の下面と段差を有することができ、その結果、封止材１３０が接続パッド１２２の下面へブリードすることをある程度防止することができる。その他の必要な位置に、絶縁膜（不図示）などがさらに配置されてもよい。
【0059】
半導体チップ１２０の非活性面は、第１接続部材１１０の第２再配線層１１２ｂの上面より下方に位置することができる。例えば、半導体チップ１２０の非活性面は、第１接続部材１１０の絶縁層１１１の上面より下方に位置することができる。半導体チップ１２０の非活性面と第１接続部材１１０の第２再配線層１１２ｂの上面との高さの差は２μｍ以上、例えば、５μｍ以上であることができる。この場合、半導体チップ１２０の非活性面の角で発生するクラックを効果的に防止することができる。また、封止材１３０を適用する場合における、半導体チップ１２０の非活性面上の絶縁距離のばらつきを最小化することができる。
【0060】
封止材１３０は第１接続部材１１０及び／または半導体チップ１２０を保護することができる。封止形態は特に制限されず、第１接続部材１１０及び／または半導体チップ１２０の少なくとも一部を囲む形態であればよい。例えば、封止材１３０は第１接続部材１１０及び半導体チップ１２０の非活性面を覆うことができ、貫通孔１１０Ｈの壁面と半導体チップ１２０の側面との間の空間を満たすことができる。また、封止材１３０は、半導体チップ１２０のパッシベーション膜１２３と第２接続部材１４０との間の空間の少なくとも一部を満たすこともできる。一方、封止材１３０が貫通孔１１０Ｈを満たすことで、具体的な物質に応じて、接着剤の役割を果たすとともに、バックリングを減少させることができる。
【0061】
封止材１３０の物質としては特に限定されず、例えば、絶縁物質が用いられることができる。この際、絶縁物質としては、無機フィラー及び絶縁樹脂を含む材料、例えば、エポキシ樹脂などの熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらに無機フィラーなどの補強材が含まれた樹脂、具体的には、ＡＢＦ、ＦＲ−４、ＢＴ、ＰＩＤ樹脂などが用いられることができる。また、ＥＭＣなどの公知のモールディング物質を用いてもよいことはいうまでもない。必要に応じて、熱硬化性樹脂や熱可塑性樹脂が無機フィラーとともにガラス繊維（Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）などの芯材に含浸された材料を用いてもよい。
【0062】
一方、封止材１３０には、電磁波遮断のために、必要に応じて導電性粒子が含まれることができる。導電性粒子としては、電磁波遮断が可能なものであればいかなるものでも用いることができ、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｄ）、チタン（Ｔｉ）、半田（ｓｏｌｄｅｒ）などで形成することができるが、これは一例に過ぎず、特にこれに限定されるものではない。
【0063】
第２接続部材１４０は半導体チップ１２０の接続パッド１２２を再配線するための構成である。第２接続部材１４０により、様々な機能を有する数十〜数百個の接続パッド１２２を再配線することができ、後述する接続端子１７０を介して、その機能に応じて外部とも物理的及び／または電気的に接続することができる。第２接続部材１４０は、絶縁層１４１と、絶縁層１４１上に配置された再配線層１４２と、絶縁層１４１を貫通して再配線層１４２を接続するビア１４３と、を含む。一例によるファン−アウト半導体パッケージ１００Ａでは第２接続部材１４０が単層で構成されているが、複数の層で構成されてもよい。
【0064】
絶縁層１４１の物質としては絶縁物質を用いることができる。この際、絶縁物質としては、上述のような絶縁物質の他にも、ＰＩＤ樹脂などの感光性絶縁物質を用いることもできる。すなわち、絶縁層１４１は感光性絶縁層であることができる。絶縁層１４１が感光性の性質を有する場合、絶縁層１４１をより薄く形成することができ、ビア１４３のファインピッチをより容易に達成することができる。絶縁層１４１は、絶縁樹脂及び無機フィラーを含む感光性絶縁層であることができる。絶縁層１４１が多層で構成される場合、これらの物質は互いに同一であってもよく、必要に応じては互いに異なってもよい。絶縁層１４１が多層で構成される場合、これらは工程によって一体化され、その境界が不明確であってもよい。
【0065】
再配線層１４２は、実質的に接続パッド１２２を再配線する役割を果たすものであって、形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などの導電性物質を用いることができる。再配線層１４２は、該当層の設計デザインに応じて様々な機能を担うことができる。例えば、グランド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含むことができる。ここで、信号（Ｓ）パターンは、グランド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、ビアパッド、接続端子パッドなどを含むことができる。
【0066】
一方、第２接続部材１４０の再配線層１４２のうち、後述するパッシベーション層１５０に形成された開口部１５１を介して露出した一部のパッドパターンなどの表面には、必要に応じて表面処理層（不図示）を形成することができる。表面処理層（不図示）は、公知のものであれば特に限定されるものではなく、例えば、電解金めっき、無電解金めっき、ＯＳＰまたは無電解スズめっき、無電解銀めっき、無電解ニッケルめっき／置換金めっき、ＤＩＧめっき、ＨＡＳＬなどにより形成することができる。表面処理層（不図示）が形成された場合、本発明では、第２接続部材１４０の再配線層１４２がそれを含む概念と見なす。
【0067】
ビア１４３は、互いに異なる層に形成された再配線層１４２、接続パッド１２２などを電気的に接続させ、その結果、パッケージ１００Ａ内に電気的経路を形成する。ビア１４３の形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などの導電性物質を用いることができる。ビア１４３は、導電性物質で完全に充填されていてもよく、または導電性物質がビアの壁に沿って形成されたものであってもよい。また、その形状としては、テーパ状、円筒状など当該技術分野において公知の全ての形状が適用可能である。
【0068】
第１接続部材１１０の再配線層１１２ａ、１１２ｂの厚さは、第２接続部材１４０の再配線層１４２の厚さより厚いことができる。第１接続部材１１０は、半導体チップ１２０以上の厚さを有することができるため、これに形成される再配線層１１２ａ、１１２ｂも、そのスケールに応じてより大きいサイズに形成することができる。これに対し、第２接続部材１４０の薄型化のために、第２接続部材１４０の再配線層１４２は第１接続部材１１０の再配線層１１２ａ、１１２ｂに比べて相対的に小さく形成することができる。類似の観点から、第１接続部材１１０のビア１１３は、第２接続部材１４０の再配線層１４２よりディメンション（ｄｉｍｅｎｓｉｏｎ）が大きいことができる。
【0069】
パッシベーション層１５０は、第２接続部材１４０を外部からの物理的、化学的損傷などから保護するための付加的な構成である。パッシベーション層１５０は、第２接続部材１４０の再配線層１４２の少なくとも一部を露出させる複数の孔で構成された開口部１５１を有する。この開口部は、パッシベーション層１５０に数十〜数千個形成することができる。
【0070】
パッシベーション層１５０の材料としては、第２接続部材１４０の絶縁層１４１より弾性係数（ｅｌａｓｔｉｃ ｍｏｄｕｌｕｓ）が大きい物質を用いる。例えば、ガラス繊維（Ｇｌａｓｓ Ｃｌｏｔｈ、Ｇｌａｓｓ Ｆａｂｒｉｃ）は含まないが、無機フィラー及び絶縁樹脂を含むＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）などを用いることができる。ＡＢＦなどを用いる場合、パッシベーション層１５０に含まれた無機フィラーの重量パーセントは、第２接続部材１４０の絶縁層１４１に含まれた無機フィラーの重量パーセントより大きいことができる。このような条件とする際に、信頼性を向上させることができる。パッシベーション層１５０としてＡＢＦなどを用いる場合、パッシベーション層１５０は無機フィラーを含む非感光性絶縁層であることができ、信頼性の向上に効果的であるが、これに限定されるものではない。
【0071】
アンダーバンプ金属層１６０は、接続端子１７０の接続信頼性を向上させ、パッケージ１００Ａのボードレベル（ｂｏａｒｄ ｌｅｖｅｌ）信頼性を改善するための付加的な構成である。アンダーバンプ金属層１６０は、パッシベーション層１５０の開口部１５１を介して露出した第２接続部材１４０の再配線層１４２と接続される。アンダーバンプ金属層１６０は、パッシベーション層１５０の開口部１５１に、公知の導電性物質、すなわち、金属を用いて公知のメタル化（Ｍｅｔａｌｌｉｚａｔｉｏｎ）方法により形成することができるが、これに限定されるものではない。
【0072】
接続端子１７０は、ファン−アウト半導体パッケージ１００Ａを外部と物理的及び／または電気的に接続させるための付加的な構成である。例えば、ファン−アウト半導体パッケージ１００Ａは接続端子１７０を介して電子機器のメインボードに実装することができる。接続端子１７０は、導電性物質、例えば、半田（ｓｏｌｄｅｒ）などで形成することができるが、これは一例に過ぎず、材質が特にこれに限定されるものではない。接続端子１７０は、ランド（ｌａｎｄ）、ボール（ｂａｌｌ）、ピン（ｐｉｎ）などであることができる。接続端子１７０は多重層または単一層からなることができる。多重層からなる場合には、銅ピラー（ｐｉｌｌａｒ）及び半田を含むことができ、単一層からなる場合には、スズ−銀半田や銅を含むことができるが、これも一例に過ぎず、これに限定されるものではない。
【0073】
接続端子１７０の数、間隔、配置形態などは特に限定されず、通常の技術者であれば、設計事項に応じて十分に変形可能である。例えば、接続端子１７０の数は、半導体チップ１２０の接続パッド１２２の数に応じて数十〜数千個であることができ、それ以上またはそれ以下の数を有してもよい。接続端子１７０が半田ボールである場合、接続端子１７０はアンダーバンプ金属層１６０のパッシベーション層１５０の一面上に延びて形成された側面を覆うことができ、さらに優れた接続信頼性を有することができる。
【0074】
接続端子１７０の少なくとも一つはファン−アウト領域に配置される。ファン−アウト領域とは、半導体チップ１２０が配置されている領域を外れた領域を意味する。すなわち、一例によるファン−アウト半導体パッケージ１００Ａはファン−アウトパッケージである。ファン−アウト（ｆａｎ−ｏｕｔ）パッケージは、ファン−イン（ｆａｎ−ｉｎ）パッケージに比べて優れた信頼性を有し、多数のＩ／Ｏ端子が実現可能であって、３Ｄ接続（３Ｄ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）が容易である。また、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パッケージなどに比べて、別の基板なしに電子機器に実装可能であるため、パッケージの厚さを薄く製造することができ、価格競争力に優れる。
【0075】
樹脂層１８０は、バックサイド再配線層１８２を別に製作し、別に製作されたバックサイド再配線層１８２を含む物品のうち良品のみをパッケージ１００Ａに導入するためのものであることができる。樹脂層１８０の材料としては、公知の絶縁物質、例えば、無機フィラー及び絶縁樹脂を含むＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）や、ガラス繊維（Ｇｌａｓｓ Ｃｌｏｔｈ、 Ｇｌａｓｓ Ｆａｂｒｉｃ）も含むプリプレグ（Ｐｒｅｐｒｅｇ）などを用いることができる。樹脂層１８０に含まれた無機フィラーの重量パーセントは、封止材１３０に含まれた無機フィラーの重量パーセントより大きいことができる。このような条件とする際に、封止材１３０のデラミネーションなどの不良が発生することなく、熱膨張係数（ＣＴＥ）の差による反りの発生を最小化することができる。一方、樹脂層１８０がパッシベーション層１５０と同一または類似の材料を含む場合、例えば、両方とも無機フィラー及び絶縁樹脂を含むＡＢＦなどを含む場合、パッケージ１００Ａの反りをさらに効果的に制御することができる。
【0076】
第１開口部１８１ａは樹脂層１８０及び封止材１３０を貫通する。第１開口部１８１ａは、バックサイド再配線層１８２の側面の少なくとも一部を露出させることができる。また、第１接続部材１１０の第２再配線層１１２ｂの表面の少なくとも一部を露出させることができる。このような第１開口部１８１ａには接続部材１９１が形成されることができ、これにより、接続部材１９１はバックサイド再配線層１８２の露出した側面及び第１接続部材１１０の第２再配線層１１２ｂの露出した表面と接することができる。その結果、接続部材１９１を介してバックサイド再配線層１８２と第１接続部材１１０の再配線層１１２ｂとが接続されるような構成とすることができる。このような形態により、安定した界面密着力が得られ、その結果、信頼性をさらに改善することができる。また、第１開口部１８１ａにより、バックサイド再配線層１８２と第１接続部材１１０の第２再配線層１１２ｂを導通させる部分がオープンされることで、半導体チップ１２０などで発生した熱などの放出効果を極大化することもできる。
【0077】
第２開口部１８１ｂは樹脂層１８０を貫通する。第２開口部１８１ｂは、バックサイド再配線層１８２の表面の少なくとも一部を露出させることができる。露出したバックサイド再配線層１８２の表面は、マーキング（Ｍａｒｋｉｎｇ）、半田ボールや表面実装部品などのためのパッド、パッケージオンパッケージ構造のためのパッドなどとして用いられることができる。露出したバックサイド再配線層１８２の表面にも、電解金めっき、無電解金めっき、ＯＳＰまたは無電解スズめっき、無電解銀めっき、無電解ニッケルめっき／置換金めっき、ＤＩＧめっき、ＨＡＳＬなどにより表面処理層（不図示）が形成されてもよいことはいうまでもない。
【0078】
バックサイド再配線層１８２は、半導体チップ１２０の接続パッド１２２を再配線する役割を果たすことができることは勿論、一例によるファン−アウト半導体パッケージ１００Ａがパッケージオンパッケージ構造に用いられる場合、インターポーザ基板に代わり、樹脂層１８０の上部に実装されるメモリチップなどを再配線する役割を果たすこともできる。バックサイド再配線層１８２の形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタン（Ｔｉ）、またはこれらの合金などの導電性物質を用いることができる。バックサイド再配線層１８２は、該当層の設計デザインに応じて様々な機能を担うことができる。例えば、グランド（ＧｒｏｕＮＤ：ＧＮＤ）パターン、パワー（ＰｏＷｅＲ：ＰＷＲ）パターン、信号（Ｓｉｇｎａｌ：Ｓ）パターンなどを含むことができる。ここで、信号（Ｓ）パターンは、グランド（ＧＮＤ）パターン、パワー（ＰＷＲ）パターンなどを除いた各種信号、例えば、データ信号などを含む。また、ビアパッド、接続端子パッドなどを含むことができる。
【0079】
バックサイド再配線層１８２は、後述のように、樹脂層１８０上に形成されたシード層１８２ａと、シード層１８２ａ上に形成された導体層１８２ｂと、を含むことができる。シード層１８２ａ及び導体層１８２ｂは、それぞれ公知の導電性物質を含み、例えば、銅（Ｃｕ）を含むことができる。シード層１８２ａは樹脂層１８０と接することができる。導体層１８２ｂは、封止材１３０と接し、樹脂層１８０とは離隔されるような配置及び構成とすることができる。シード層１８２ａは、シードの役割を果たすものであるため、導体層１８２ｂより厚さが薄いことができる。場合に応じて、樹脂層１８０を構成する絶縁樹脂に含まれた化学反応基の少なくとも一つは、樹脂層１８０の表面に形成されたシード層１８２ａの金属物質と分子レベルの自己集合（Ｓｅｌｆ−Ａｓｓｅｍｂｌｙ）によって結合することができ、この場合、さらに優れた密着力を有することができる。
【0080】
バックサイド再配線層１８２は、後述のように、平坦な構造のデタッチフィルム２１０上に樹脂層１８０をラミネートし、この樹脂層１８０上に形成することができるため、絶縁距離のばらつきを最小化することができる。したがって、パッケージ１００Ａがパッケージオンパッケージ構造に適用される場合において、上部パッケージ、例えば、メモリーパッケージと接合する間隔を均一に維持させることができる。
【0081】
接続部材１９１は、バックサイド再配線層１８２と第１接続部材１１０の再配線層１１２ｂとを電気的に接続させることができる。その結果、パッケージ１００Ａ内に電気的経路を形成することができる。必要に応じて、接続部材１９１は、パッケージ１００Ａがパッケージオンパッケージ構造に活用される際に、別のパッケージと接続される端子の役割を果たすこともできる。接続部材１９１は半田などを含むことができる。例えば、接続部材１９１は半田ボールであることができるが、これに限定されるものではない。
【0082】
図面に示していないが、必要に応じて、第１接続部材１１０の貫通孔１１０Ｈの内壁には金属層をさらに配置することができる。すなわち、半導体チップ１２０の側面の周囲が金属層により囲まれることもできる。金属層により、半導体チップ１２０から発生する熱をパッケージ１００Ａの上部及び／または下部に効果的に放出させることができ、効果的な電磁波遮蔽が可能である。また、必要に応じて、第１接続部材１１０の貫通孔１１０Ｈ内に複数の半導体チップが配置されもよく、第１接続部材１１０の貫通孔１１０Ｈが複数個であって、それぞれの貫通孔内に半導体チップが配置されてもよい。また、半導体チップの他に、別の受動部品、例えば、コンデンサー、インダクタなどがともに貫通孔１１０Ｈ内に封止されるようにすることができる。また、パッシベーション層１５０上に、接続端子１７０と実質的に同一レベルに位置するように表面実装部品が実装されてもよい。
【0084】
図１２ａを参照すると、別の工程により、デタッチフィルム２１０上に樹脂層１８０及びバックサイド再配線層１８２を形成する。例えば、公知のデタッチフィルム２１０上に樹脂層１８０をラミネートし、樹脂層１８０上に公知のめっき方法によりシード層１８２ａを形成し、シード層１８２ａ上にパターニングされた導体層１８２ｂを形成し、パターン以外の部分のシード層１８２ａはエッチングなどにより除去する。めっきは、電解めっき、無電解めっき、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）、サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）、アディティブ（Ａｄｄｉｔｉｖｅ）、ＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などの公知の方法を用いることができる。製造された物品のうち良品のバックサイド再配線層１８２のみを取捨選択する。
【0085】
図１２ｂを参照すると、別の工程により、第１接続部材１１０の貫通孔１１０Ｈに粘着フィルムなどの仮フィルム２２０を用いて半導体チップ１２０を配置する。例えば、第１接続部材１１０を形成し、第１接続部材１１０を仮フィルム２２０に付着した後、貫通孔１１０Ｈを介して露出した仮フィルム２２０上に半導体チップ１２０をフェイス−ダウン形態で付着して配置することができる。半導体チップ１２０を配置する前に第１接続部材１１０の良品のみを取捨選択することができるため、このような工程でも半導体チップ１２０の収率をさらに改善することができる。一方、第１接続部材１１０は、キャリアフィルム上に第１再配線層１１２ａを形成し、第１再配線層１１２ａを埋め込む絶縁層１１１を形成し、絶縁層１１１を貫通するビア１１３を形成し、絶縁層１１１上に第２再配線層１１２ｂを形成し、キャリアフィルムから分離する方法などにより形成することができる。
【0086】
図１２ｃを参照すると、封止材１３０を用いて半導体チップ１２０を封止する。封止材１３０は、第１接続部材１１０及び半導体チップ１２０の非活性面を少なくとも封止し、貫通孔１１０Ｈ内の空間を満たす。封止材１３０は公知の方法により形成することができ、例えば、封止材１３０の前駆体をラミネートした後、硬化することで形成することができる。または、仮フィルム２２０上に半導体チップ１２０を封止できるように封止材１３０を塗布してから硬化することで形成することもできる。ラミネート方法としては、例えば、高温で所定時間加圧した後、減圧し、室温まで冷やすホットプレス工程を行った後、コールドプレス工程で冷やして作業ツールを分離する方法などを用いることができる。塗布方法としては、例えば、スキージでインクを塗布するスクリーン印刷法、インクを霧化して塗布する方式のスプレー印刷法などを用いることができる。硬化により半導体チップ１２０が固定される。その後、別に製作されたバックサイド再配線層１８２及び樹脂層１８０が形成されたデタッチフィルム２１０を、バックサイド再配線層１８２が封止材１３０に埋め込まれるように封止材１３０上にラミネートする。その後、デタッチフィルム２１０は除去する。また、仮フィルム２２０を除去する。仮フィルム２２０を除去した領域には、微細な半導体工程などにより第２接続部材１４０を形成する。第２接続部材１４０は、絶縁層１４１を形成した後、該当層に再配線層１４２及びビア１４３を形成することで形成することができる。必要に応じて、ラミネート方法などにより第２接続部材１４０上にパッシベーション層１５０を形成し、パッシベーション層１５０に開口部１５１を形成する。
【0087】
図１２ｄを参照すると、第１開口部１８１ａ及び第２開口部１８１ｂを形成する。第１開口部１８１ａ及び第２開口部１８１ｂは、それぞれ機械的ドリル及び／またはレーザードリルなどを用いて形成することができる。樹脂層１８０及び封止材１３０の絶縁物質に応じて、フォトリソグラフィ法を用いてもよい。その後、第１開口部１８１ａに接続部材１９１を形成する。接続部材１９１は半田ボールであることができるが、これに限定されるものではない。必要に応じて、アンダーバンプ金属層１６０、接続端子１７０などを公知の方法により形成する。
【0088】
図１３はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
【0089】
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｂは、接続部材１９２に金属ペーストを含む。例えば、接続部材１９２は、金属ペーストを第１開口部１８１ａに塗布した後、焼結することで形成された金属柱であることができるが、これに限定されるものではない。その他の構成や製造方法についての説明は、一例によるファン−アウト半導体パッケージ１００Ａについての説明と実質的に同一であるため省略する。
【0090】
図１４はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
【0091】
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｃは、第１接続部材１１０が、第２接続部材１４０と接する第１絶縁層１１１ａと、第２接続部材１４０と接して第１絶縁層１１１ａに埋め込まれた第１再配線層１１２ａと、第１絶縁層１１１ａの第１再配線層１１２ａが埋め込まれた側とは反対側に配置された第２再配線層１１２ｂと、第１絶縁層１１１ａ上に配置され、第２再配線層１１２ｂを覆う第２絶縁層１１１ｂと、第２絶縁層１１１ｂ上に配置された第３再配線層１１２ｃと、を含む。第１〜第３再配線層１１２ａ、１１２ｂ、１１２ｃは接続パッド１２２と電気的に接続される。一方、第１及び第２再配線層１１２ａ、１１２ｂと第２及び第３再配線層１１２ｂ、１１２ｃはそれぞれ第１及び第２絶縁層１１１ａ、１１１ｂを貫通する第１及び第２ビア（不図示）を介して電気的に接続されるように構成することができる。
【0092】
第１再配線層１１２ａが埋め込まれているため、上述のように、第２接続部材１４０の絶縁層１４１の絶縁距離が実質的に一定であることができる。第１接続部材１１０が多数の再配線層１１２ａ、１１２ｂ、１１２ｃを含むことで、第２接続部材１４０をさらに簡素化することができる。したがって、第２接続部材１４０の形成過程で発生する不良による収率低下を改善することができる。第１再配線層１１２ａが第１絶縁層の内部に入り込むことで、第１絶縁層１１１ａの下面と第１再配線層１１２ａの下面が段差を有する。その結果、封止材１３０を形成する時に封止材１３０の形成物質がブリードして第１再配線層１１２ａを汚染させることを防止することができる。
【0093】
第１接続部材１１０の第１再配線層１１２ａの下面は、半導体チップ１２０の接続パッド１２２の下面より上側に位置することができる。また、第２接続部材１４０の再配線層１４２と第１接続部材１１０の再配線層１１２ａとの間の距離は、第２接続部材１４０の再配線層１４２と半導体チップ１２０の接続パッド１２２との間の距離より大きいことができる。これは、第１再配線層１１２ａが絶縁層１１１の内部に入り込むことができるためである。第１接続部材１１０の第２再配線層１１２ｂは半導体チップ１２０の活性面と非活性面との間に位置することができる。第１接続部材１１０は半導体チップ１２０の厚さに対応する厚さに形成することができる。したがって、第１接続部材１１０の内部に形成された第２再配線層１１２ｂは、半導体チップ１２０の活性面と非活性面との間のレベルに配置されるような構成とすることができる。
【0094】
第１接続部材１１０の再配線層１１２ａ、１１２ｂ、１１２ｃの厚さは、第２接続部材１４０の再配線層１４２の厚さより厚いことができる。第１接続部材１１０は半導体チップ１２０以上の厚さを有することができるため、再配線層１１２ａ、１１２ｂ、１１２ｃも、そのスケールに応じてより大きいサイズに形成することができる。これに対し、第２接続部材１４０の再配線層１４２は、薄型化のために相対的に小さいサイズに形成することができる。
【0095】
その他の構成及び製造方法については、一例によるファン−アウト半導体パッケージ１００Ａなどについての説明と実質的に同一であるため、詳細な説明は省略する。一方、上述の他の一例によるファン−アウト半導体パッケージ１００Ｂについての説明が、他の一例によるファン−アウト半導体パッケージ１００Ｃにも適用可能であることはいうまでもない。
【0096】
図１５はファン−アウト半導体パッケージの他の一例を概略的に示した断面図である。
【0097】
図面を参照すると、他の一例によるファン−アウト半導体パッケージ１００Ｄは、第１接続部材１１０が、第１絶縁層１１１ａと、第１絶縁層１１１ａの両面に配置された第１再配線層１１２ａ及び第２再配線層１１２ｂと、第１絶縁層１１１ａ上に配置され、第１再配線層１１２ａを覆う第２絶縁層１１１ｂと、第２絶縁層１１１ｂ上に配置された第３再配線層１１２ｃと、第１絶縁層１１１ａ上に配置され、第２再配線層１１２ｂを覆う第３絶縁層１１１ｃと、第３絶縁層１１１ｃ上に配置された第４再配線層１１２ｄと、を含む。第１〜第４再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄは接続パッド１２２と電気的に接続される。第１接続部材１１０がさらに多数の再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄを含むことで、第２接続部材１４０をさらに簡素化することができる。したがって、第２接続部材１４０の形成過程で発生する不良による収率低下を改善することができる。一方、第１〜第４再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄは、第１〜第３絶縁層１１１ａ、１１１ｂ、１１１ｃを貫通する第１〜第３ビア（不図示）を介して電気的に接続されるような構成とすることができる。
【0098】
第１絶縁層１１１ａは第２絶縁層１１１ｂ及び第３絶縁層１１１ｃより厚さが厚いことができる。第１絶縁層１１１ａは、基本的に剛性を維持するために相対的に厚いことができ、第２絶縁層１１１ｂ及び第３絶縁層１１１ｃは、より多数の再配線層１１２ｃ、１１２ｄを形成するために導入したものであることができる。第１絶縁層１１１ａは、第２絶縁層１１１ｂ及び第３絶縁層１１１ｃと異なる絶縁物質を含むことができる。例えば、第１絶縁層１１１ａは、芯材、無機フィラー、及び絶縁樹脂を含む、例えば、プリプレグであり、第２絶縁層１１１ｂ及び第３絶縁層１１１ｃは、無機フィラー及び絶縁樹脂を含むＡＢＦまたは感光性絶縁フィルムであることができるが、これに限定されるものではない。
【0099】
第１接続部材１１０の第３再配線層１１２ｃの下面は、半導体チップ１２０の接続パッド１２２の下面より下側に位置することができる。また、第２接続部材１４０の再配線層１４２と第１接続部材１１０の第３再配線層１１２ｃとの間の距離は、第２接続部材１４０の再配線層１４２と半導体チップ１２０の接続パッド１２２との間の距離より小さいことができる。これは、第３再配線層１１２ｃが第２絶縁層１１１ｂ上に突出した形態で配置されることができ、第２接続部材１４０と接することができるためである。第１接続部材１１０の第１再配線層１１２ａ及び第２再配線層１１２ｂは、半導体チップ１２０の活性面と非活性面との間に位置することができる。第１接続部材１１０は半導体チップ１２０の厚さに対応する厚さに形成することができ、これにより、第１接続部材１１０の内部に形成された第１再配線層１１２ａ及び第２再配線層１１２ｂが、半導体チップ１２０の活性面と非活性面との間のレベルに配置されるような構成とすることができる。
【0100】
第１接続部材１１０の再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄの厚さは、第２接続部材１４０の再配線層１４２の厚さより厚いことができる。第１接続部材１１０は半導体チップ１２０以上の厚さを有することができるため、再配線層１１２ａ、１１２ｂ、１１２ｃ、１１２ｄもより大きいサイズに形成することができる。これに対し、第２接続部材１４０の再配線層１４２は、薄型化のために相対的に小さいサイズに形成することができる。
【0101】
その他の構成及び製造方法については、一例によるファン−アウト半導体パッケージ１００Ａなどについての説明と実質的に同一であるため、詳細な説明は省略する。一方、上述の他の一例によるファン−アウト半導体パッケージ１００Ｂについての説明が、他の一例によるファン−アウト半導体パッケージ１００Ｄにも適用可能であることはいうまでもない。
【0102】
本発明において「接続される」というのは、直接的に接続された場合だけでなく、間接的に接続された場合を含む概念である。また、「電気的に接続される」というのは、物理的に接続された場合と、接続されていない場合をともに含む概念である。なお、第１、第２等の表現は、一つの構成要素と他の構成要素を区分するために用いられるもので、該当する構成要素の順序及び／または重要度等を限定しない。場合によっては、本発明の範囲を外れずに、第１構成要素は第２構成要素と命名されることもでき、類似して第２構成要素は第１構成要素と命名されることもできる。
【0103】
本発明で用いられた「一例」という表現は、互いに同一の実施例を意味せず、それぞれ互いに異なる固有の特徴を強調して説明するために提供されるものである。しかし、上記提示された一例は、他の一例の特徴と結合して実現されることを排除しない。例えば、特定の一例で説明された事項が他の一例で説明されていなくても、他の一例でその事項と反対であるか矛盾する説明がない限り、他の一例に関連する説明であると理解されることができる。
【0104】
なお、本発明で用いられた用語は、一例を説明するために説明されたものであるだけで、本発明を限定しようとする意図ではない。このとき、単数の表現は文脈上明確に異なる意味でない限り、複数を含む。
【符号の説明】
【0105】
１０００ 電子機器１０１０ メインボード
１０２０ チップ関連部品
１０３０ ネットワーク関連部品
１０４０ その他の部品
１０５０ カメラ
１０６０ アンテナ
１０７０ ディスプレイ
１０８０ 電池
１０９０ 信号ライン
１１００ スマートフォン
１１０１ 本体
１１１０ メインボード
１１２０ 部品
１１３０ カメラ
２２００ ファン−イン半導体パッケージ
２２２０ 半導体チップ
２２２１ 本体
２２２２ 接続パッド
２２２３ パッシベーション膜
２２４０ 接続部材
２２４１ 絶縁層
２２４２ 配線パターン
２２４３ ビア
２２５０ パッシベーション層
２２６０ アンダーバンプ金属層
２２７０ 半田ボール
２２８０ アンダーフィル樹脂
２２９０ モールディング材
２５００ メインボード
２３０１ インターポーザ基板
２３０２ インターポーザ基板
２１００ ファン−アウト半導体パッケージ
２１２０ 半導体チップ
２１２１ 本体
２１２２ 接続パッド
２１４０ 接続部材
２１４１ 絶縁層
２１４２ 再配線層
２１４３ ビア
２１５０ パッシベーション層
２１６０ アンダーバンプ金属層
２１７０ 半田ボール
１００ 半導体パッケージ
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ ファン−アウト半導体パッケージ
１１０ 第１接続部材
１１１、１１１ａ、１１１ｂ、１１１ｃ 絶縁層
１１２ａ、１１２ｂ、１１２ｃ、１１２ｄ 再配線層
１１３ ビア
１２０ 半導体チップ
１２１ 本体
１２２ 接続パッド
１２３ パッシベーション膜
１３０ 封止材
１７０ 接続端子
１４０ 第２接続部材
１４１ 絶縁層
１４２ 再配線層
１４３ ビア
１５０ パッシベーション層
１６０ アンダーバンプ金属層
１８０ 樹脂層
１８１ａ、１８１ｂ 開口部
１８２ バックサイド再配線層
１８２ａ シード層
１８２ｂ 導体層
２１０ デタッチフィルム
２２０ 仮フィルム
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12a】
【図12b】
【図12c】
【図12d】
【図13】
【図14】
【図15】
【手続補正書】
【提出日】2017年8月21日
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
貫通孔を有する第１接続部材と、
前記第１接続部材の貫通孔に配置され、接続パッドが配置された活性面及び前記活性面とは反対側に配置された非活性面を有する半導体チップと、
前記第１接続部材及び前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
前記第１接続部材及び前記半導体チップの活性面上に配置された第２接続部材と、
前記封止材に一面が露出するように埋め込まれたバックサイド再配線層と、を含み、
前記第１接続部材及び前記第２接続部材は、それぞれ前記半導体チップの接続パッドと電気的に接続された再配線層を含み、
前記バックサイド再配線層は、前記バックサイド再配線層及び前記封止材を貫通する接続部材を介して前記第１接続部材の再配線層と電気的に接続され、前記第１接続部材の再配線層及び前記第２接続部材の再配線層を経て前記半導体チップの接続パッドと電気的に接続されている、ファン−アウト半導体パッケージ。
前記第１接続部材の貫通孔に配置され、接続パッドが配置された活性面及び前記活性面とは反対側に配置された非活性面を有する半導体チップと、
前記第１接続部材及び前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
前記第１接続部材及び前記半導体チップの活性面上に配置された第２接続部材と、
前記封止材に一面が露出するように埋め込まれたバックサイド再配線層と、を含み、
前記第１接続部材及び前記第２接続部材は、それぞれ前記半導体チップの接続パッドと電気的に接続された再配線層を含み、
前記バックサイド再配線層は、前記バックサイド再配線層及び前記封止材を貫通する接続部材を介して前記第１接続部材の再配線層と電気的に接続され、前記第１接続部材の再配線層及び前記第２接続部材の再配線層を経て前記半導体チップの接続パッドと電気的に接続されている、ファン−アウト半導体パッケージ。
【請求項2】
前記接続部材は、前記バックサイド再配線層の貫通した側面と接する、請求項１に記載のファン−アウト半導体パッケージ。
【請求項3】
前記接続部材は前記封止材上に突出している、請求項１または請求項２に記載のファン−アウト半導体パッケージ。
【請求項4】
前記封止材上に配置された樹脂層をさらに含み、
前記樹脂層には、前記バックサイド再配線層の表面の少なくとも一部を露出させる開口部が形成されている、請求項１から請求項３の何れか一項に記載のファン−アウト半導体パッケージ。
前記樹脂層には、前記バックサイド再配線層の表面の少なくとも一部を露出させる開口部が形成されている、請求項１から請求項３の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項5】
前記接続部材は半田または金属ペーストを含んで形成されている、請求項１から請求項４の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項6】
前記バックサイド再配線層は、前記樹脂層上に形成されたシード層と、前記シード層上に形成された導体層と、を含み、
前記導体層は前記シード層より厚い、請求項４に記載のファン−アウト半導体パッケージ。
前記導体層は前記シード層より厚い、請求項４に記載のファン−アウト半導体パッケージ。
【請求項7】
前記第１接続部材は、第１絶縁層と、前記第２接続部材と接して前記第１絶縁層に埋め込まれた第１再配線層と、前記第１絶縁層の前記第１再配線層が埋め込まれた側とは反対側に配置された第２再配線層と、を含み、
前記第１及び第２再配線層は前記接続パッドと電気的に接続されている、請求項１から請求項６の何れか一項に記載のファン−アウト半導体パッケージ。
前記第１及び第２再配線層は前記接続パッドと電気的に接続されている、請求項１から請求項６の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項8】
前記第１接続部材は、前記第１絶縁層上に配置され、前記第２再配線層を覆う第２絶縁層と、前記第２絶縁層上に配置された第３再配線層と、をさらに含み、
前記第３再配線層は前記接続パッドと電気的に接続されている、請求項７に記載のファン−アウト半導体パッケージ。
前記第３再配線層は前記接続パッドと電気的に接続されている、請求項７に記載のファン−アウト半導体パッケージ。
【請求項9】
前記第２接続部材の再配線層と前記第１再配線層との間の距離が、前記第２接続部材の再配線層と前記接続パッドとの間の距離より大きい、請求項７または請求項８に記載のファン−アウト半導体パッケージ。
【請求項10】
前記第１再配線層は前記第２接続部材の再配線層より厚さが厚い、請求項７から請求項９の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項11】
前記第１再配線層の下面は前記接続パッドの下面より上側に位置する、請求項７から請求項１０の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項12】
前記第１接続部材は、第１絶縁層と、前記第１絶縁層の両面に配置された第１再配線層及び第２再配線層と、を含み、
前記第１及び第２再配線層は前記接続パッドと電気的に接続されている、請求項１から請求項６の何れか一項に記載のファン−アウト半導体パッケージ。
前記第１及び第２再配線層は前記接続パッドと電気的に接続されている、請求項１から請求項６の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項13】
前記第１接続部材は、前記第１絶縁層上に配置されて前記第１再配線層を覆う第２絶縁層と、前記第２絶縁層上に配置された第３再配線層と、をさらに含み、
前記第３再配線層は前記接続パッドと電気的に接続されている、請求項１２に記載のファン−アウト半導体パッケージ。
前記第３再配線層は前記接続パッドと電気的に接続されている、請求項１２に記載のファン−アウト半導体パッケージ。
【請求項14】
前記第１接続部材は、前記第１絶縁層上に配置され、前記第２再配線層を覆う第３絶縁層と、前記第３絶縁層上に配置された第４再配線層と、をさらに含み、
前記第４再配線層は前記接続パッドと電気的に接続されている、請求項１３に記載のファン−アウト半導体パッケージ。
前記第４再配線層は前記接続パッドと電気的に接続されている、請求項１３に記載のファン−アウト半導体パッケージ。
【請求項15】
前記第１絶縁層は前記第２絶縁層より厚さが厚い、請求項１３又は１４に記載のファン−アウト半導体パッケージ。
【請求項16】
前記第１再配線層は前記第２接続部材の再配線層より厚さが厚い、請求項１３から請求項１５の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項17】
前記第３再配線層の下面は前記接続パッドの下面より下側に位置する、請求項１３から請求項１６の何れか一項に記載のファン−アウト半導体パッケージ。
【請求項18】
貫通孔を有する第１接続部材と、
前記第１接続部材の貫通孔に配置され、接続パッドが配置された活性面及び前記活性面とは反対側に配置された非活性面を有する半導体チップと、
前記第１接続部材及び前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
前記第１接続部材及び前記半導体チップの活性面上に配置された第２接続部材と、
バックサイド再配線層が前記第２接続部材に向かうように突出している樹脂層と、
前記樹脂層と前記第１接続部材及び前記半導体チップとを接続させる封止材と、を含み、
前記第１接続部材及び前記第２接続部材は、それぞれ前記半導体チップの接続パッドと電気的に接続された再配線層を含み、
前記樹脂層は、前記バックサイド再配線層の露出した一面の少なくとも一部を覆う、ファン−アウト半導体パッケージ。
前記第１接続部材の貫通孔に配置され、接続パッドが配置された活性面及び前記活性面とは反対側に配置された非活性面を有する半導体チップと、
前記第１接続部材及び前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
前記第１接続部材及び前記半導体チップの活性面上に配置された第２接続部材と、
バックサイド再配線層が前記第２接続部材に向かうように突出している樹脂層と、
前記樹脂層と前記第１接続部材及び前記半導体チップとを接続させる封止材と、を含み、
前記第１接続部材及び前記第２接続部材は、それぞれ前記半導体チップの接続パッドと電気的に接続された再配線層を含み、
前記樹脂層は、前記バックサイド再配線層の露出した一面の少なくとも一部を覆う、ファン−アウト半導体パッケージ。
【請求項19】
前記バックサイド再配線層は、前記樹脂層及び前記封止材を貫通する開口部に形成された接続部材を介して前記第１接続部材の再配線層と電気的に接続されている、請求項１８に記載のファン−アウト半導体パッケージ。
【請求項20】
前記樹脂層から突出している前記バックサイド再配線層は前記封止材に埋め込まれる、請求項１８または請求項１９に記載のファン−アウト半導体パッケージ。
【請求項21】
前記バックサイド再配線層は、シード層と、前記シード層より厚さが厚い導体層と、を含み、
前記シード層は前記樹脂層と前記導体層との間に配置されている、請求項１８から請求項２０の何れか一項に記載のファン−アウト半導体パッケージ。
前記シード層は前記樹脂層と前記導体層との間に配置されている、請求項１８から請求項２０の何れか一項に記載のファン−アウト半導体パッケージ。