特開 2018-6781 積層セラミック電子部品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2018-6781(P2018-6781A)

(43)【公開日】2018年1月11日

(54)【発明の名称】積層セラミック電子部品

(51)【国際特許分類】

   H01G 4/232 20060101AFI20171208BHJP

   H01G 4/30 20060101ALI20171208BHJP

【ＦＩ】

   H01G4/12 352

   H01G4/30 301C

【審査請求】有

【請求項の数】9

【出願形態】ＯＬ

【全頁数】14

(21)【出願番号】特願2017-199252(P2017-199252)

(22)【出願日】2017年10月13日

(62)【分割の表示】特願2014-144775(P2014-144775)の分割

【原出願日】2014年7月15日

(31)【優先権主張番号】10-2014-0052537

(32)【優先日】2014年4月30日

(33)【優先権主張国】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ−メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】100088605

【弁理士】

【氏名又は名称】加藤 公延

(74)【代理人】

【識別番号】100166420

【弁理士】

【氏名又は名称】福川 晋矢

(72)【発明者】

【氏名】イ・ジョン・ホ

(72)【発明者】

【氏名】チョ・ハン・キュ

(72)【発明者】

【氏名】キム・ド・ヨン

(72)【発明者】

【氏名】イ・チュン・ウン

(72)【発明者】

【氏名】イ・チュル・スン

【テーマコード（参考）】

5E001

5E082

【Ｆターム（参考）】

5E001AB03

5E001AC07

5E082AA01

5E082AB03

5E082BC31

5E082FF05

5E082FG26

5E082PP09

(57)【要約】

【課題】本発明は、積層セラミック電子部品に関する。
【解決手段】本発明の一実施形態は、誘電体層と内部電極が交互に配置されたアクティブ部と、上記アクティブ部の上側に配置された上部カバー部と、上記アクティブ部の下側に配置された下部カバー部と、を含むセラミック本体と、上記上部カバー部及び下部カバー部の長さ方向の中心部と、上記上部カバー部及び下部カバー部の長さ方向の一側面との間に配置された第１ダミー電極と、上記上部カバー部及び下部カバー部の長さ方向の中心部と、上記上部カバー部及び下部カバー部の長さ方向の他側面との間に配置され、上記第１ダミー電極と離隔した第２ダミー電極と、を含み、上記セラミック本体の長さをＬ１、上記第１ダミー電極と上記第２ダミー電極とが離隔した間隔をＧと規定すると、０．０１≦Ｇ／Ｌ１≦０．２を満たす積層セラミック電子部品を提供する。
【選択図】図２

【特許請求の範囲】

【請求項1】

誘電体層と内部電極が交互に配置されたアクティブ部と、前記アクティブ部の上側に配置された上部カバー部と、前記アクティブ部の下側に配置された下部カバー部と、を含むセラミック本体と、
前記上部カバー部及び下部カバー部の長さ方向の中心部と、前記上部カバー部及び下部カバー部の長さ方向の一側面との間に配置された第１ダミー電極と、
前記上部カバー部及び下部カバー部の長さ方向の中心部と、前記上部カバー部及び下部カバー部の長さ方向の他側面との間に配置され、前記第１ダミー電極と離隔した第２ダミー電極と、を含み、
前記セラミック本体の長さをＬ１、前記第１ダミー電極と前記第２ダミー電極とが離隔した間隔をＧと規定すると、０．０１≦Ｇ／Ｌ１≦０．２を満たし、
前記上部カバー部の最外側に配置されたダミー電極から前記セラミック本体の上面までの距離又は前記下部カバー部の最外側に配置されたダミー電極から前記セラミック本体の下面までの距離をＣs、前記セラミック本体の厚さをＴ１と規定すると、０．０３≦Ｃｓ／Ｔ１≦０．１５を満たし、
前記上部カバー部及び前記下部カバー部は、それぞれ２層以上の第１ダミー電極と第２ダミー電極とを含み、前記第１ダミー電極及び第２ダミー電極の積層間隔をＣｎ、前記セラミック本体の厚さをＴ１と規定すると、０．０３≦Ｃｎ／Ｔ１≦０．１５を満たし、
前記ダミー電極の厚さが前記内部電極の厚さより厚く、前記ダミー電極間の積層間隔は前記内部電極間の積層間隔に比べて大きい、
積層セラミック電子部品。

【請求項2】

前記第１ダミー電極及び第２ダミー電極は、対称形状を有する、請求項１に記載の積層セラミック電子部品。

【請求項3】

前記第１ダミー電極及び第２ダミー電極は、同一層に形成される、請求項１に記載の積層セラミック電子部品。

【請求項4】

前記第１ダミー電極及び第２ダミー電極の厚さは、０．３μｍ以上である、請求項１に記載の積層セラミック電子部品。

【請求項5】

誘電体層及び内部電極が交互に配置されたアクティブ部と、前記アクティブ部の上側及び下側に配置されたカバー部と、を含むセラミック本体と、
前記カバー部内に配置され、中心部にギャップを有する少なくとも１層以上のダミー電極からなる残炭排出部と、を含み、
前記残炭排出部に含まれた最外側のダミー電極と前記セラミック本体の上面又は下面との距離をＣs、前記セラミック本体の厚さをＴ１と規定すると、０．０３≦Ｃｓ／Ｔ１≦０．１５を満たし、
前記残炭排出部は、２層以上のダミー電極からなり、隣接したダミー電極間の間隔をＣｎとすると、０．０３≦Ｃｎ／Ｔ１≦０．１５を満たし、
前記ダミー電極の厚さが前記内部電極の厚さより厚く、前記ダミー電極間の積層間隔は前記内部電極間の積層間隔に比べて大きい、
積層セラミック電子部品。

【請求項6】

前記ダミー電極は、前記ギャップにより区別される第１ダミー電極と第２ダミー電極とを含み、前記第１ダミー電極及び第２ダミー電極は、対称形状を有する、請求項５に記載の積層セラミック電子部品。

【請求項7】

前記ダミー電極は、前記ギャップにより区別される第１ダミー電極と第２ダミー電極とを含み、前記第１ダミー電極及び第２ダミー電極は、同一層に形成される、請求項５に記載の積層セラミック電子部品。

【請求項8】

前記ダミー電極の厚さは、０．３μｍ以上である、請求項５に記載の積層セラミック電子部品。

【請求項9】

誘電体層と内部電極が交互に配置されたアクティブ部と、前記アクティブ部の上側及び下側に配置されたカバー部と、を含むセラミック本体と、
前記カバー部内に配置され、中心部にギャップを有する少なくとも１層以上のダミー電極からなる残炭排出部と、を含み、
前記セラミック本体の長さをＬ１、前記ギャップの長さをＧと規定すると、０．０１≦Ｇ／Ｌ１≦０．２を満たし、
前記上部カバー部の最外側に配置されたダミー電極から前記セラミック本体の上面までの距離又は前記下部カバー部の最外側に配置されたダミー電極から前記セラミック本体の下面までの距離をＣs、前記セラミック本体の厚さをＴ１と規定すると、０．０３≦Ｃｓ／Ｔ１≦０．１５を満たし、
前記上部カバー部及び前記下部カバー部は、それぞれ２層以上の第１ダミー電極と第２ダミー電極とを含み、前記第１ダミー電極及び第２ダミー電極の積層間隔をＣｎ、前記セラミック本体の厚さをＴ１と規定すると、０．０３≦Ｃｎ／Ｔ１≦０．１５を満たし、
前記ダミー電極の厚さが前記内部電極の厚さより厚く、前記ダミー電極間の積層間隔は前記内部電極間の積層間隔に比べて大きい、
積層セラミック電子部品。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミック電子部品に関する。

【背景技術】

【0002】

通常、キャパシター、インダクター、圧電素子、バリスター又はサーミスターなどのセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体と、セラミック本体の内部に形成された内部電極と、上記内部電極と接続するようにセラミック本体の表面に設けられた外部電極と、を備える。

【0003】

高信頼性を要求する分野における多くの機能が電子化し、需要が増加するにつれて、積層セラミック電子部品にも高信頼性が要求される。

【0004】

かかる高信頼性において問題となる要素は、クラックの発生、デラミネーション、耐電圧特性などがあり、積層セラミック電子部品のセラミック本体内に存在する残炭も積層セラミック電子部品の信頼性に影響を及ぼしうる。そのため、積層セラミック電子部品の信頼性を向上させるためには、セラミック本体内の残炭量を減少させる必要がある。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】韓国登録特許第１０−１０６９９８９号公報

【発明の開示】

【発明が解決しようとする課題】

【0006】

本発明の一実施例の目的は、積層セラミック電子部品を提供することにある。

【課題を解決するための手段】

【0007】

本発明の一実施形態は、誘電体層と内部電極が交互に配置されたアクティブ部と、内部に残炭排出部を含む上部カバー部及び下部カバー部と、を含む積層セラミック電子部品を提供する。

【0008】

上記残炭排出部は、ダミー電極からなることができ、上記ダミー電極は、セラミック本体の長さ方向の一側に配置された第１ダミー電極と、セラミック本体の長さ方向の他側に配置された第２ダミー電極と、を含むことができる。

【0009】

本発明の一実施形態によると、厚さ方向に隣接したダミー電極間の間隔又は最外側のダミー電極とそれに隣接した上面又は下面との距離をＣ、セラミック本体の厚さをＴ１とすると、０．０３≦Ｃ／Ｔ１≦０．１５を満たすことができる。

【0010】

本発明の一実施形態によると、セラミック本体の長さをＬ１、第１ダミー電極と第２ダミー電極とのギャップの長さをＧとすると、０．０１≦Ｇ／Ｌ１≦０．２を満たすことができる。

【発明の効果】

【0011】

本発明の一実施形態によると、セラミック本体内に残留する有機成分の含有量が少ない積層セラミック電子部品を提供することができる。

【図面の簡単な説明】

【0012】

【図1】本発明の一実施形態による積層セラミック電子部品を示す斜視図である。

【図2】図１のＡ-Ａ´断面図である。

【図3】図２のＰ領域を拡大した拡大図である。

【図4】図２のＢ-Ｂ´位置における積層セラミック電子部品の断面図である。

【発明を実施するための形態】

【0013】

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

【0014】

積層セラミック電子部品
図１は本発明の一実施形態による積層セラミック電子部品を概略的に示す斜視図であり、図２は図１のＡ-Ａ´断面図である。

【0015】

図１を参照すると、本発明の一実施形態による積層セラミック電子部品１００は、セラミック本体１１０と、外部電極１３１、１３２と、を含む。

【0016】

本発明の一実施形態によると、図１及び図２に示すＴ-方向はセラミック本体１１０の厚さ方向であり、Ｌ-方向はセラミック本体１１０の長さ方向であり、Ｗ-方向はセラミック本体１１０の幅方向である。

【0017】

上記厚さＴ方向は、上記内部電極及び誘電体層の積層方向を意味する。

【0018】

図１及び図２を参照すると、上記セラミック本体１１０は、厚さ方向に対向する上面Ｓ_Ｔ及び下面Ｓ_Ｂと、幅方向に対向する第１側面１及び第２側面２と、長さ方向に対向する第３側面３及び第４側面４と、を有することができる。上記セラミック本体１１０の形状は特に制限されない。例えば、上記セラミック本体１１０は、完全な直線を有する六面体状ではないが、略六面体状であれば良い。

【0019】

上記セラミック本体１１０は、複数の誘電体層１１１と、内部電極１２１、１２２と、を含む。

【0020】

上記セラミック本体は、誘電体層１１１上に形成された内部電極１２１、１２２を含み、内部電極が形成された複数の誘電体層が積層されたアクティブ部１５０と、上記アクティブ部の上側及び下側に配置されたカバー部１６０と、を含む。

【0021】

セラミック本体において、上記上側及び下側、上面及び下面は、特に示されていない限り、特に区別されず、それぞれ厚さ方向の一側及び他側、厚さ方向に対向する一面及び他面と同じ意味で理解されてもよく、上記上面及び下面はそれぞれセラミック本体の厚さ方向に対向する第１主面及び第２主面の意味で理解されてもよい。

【0022】

上記内部電極は、第１内部電極１２１と、第２内部電極１２２と、を含むことができる。上記第１及び第２内部電極１２１、１２２は、誘電体層１１１を挟んで上記誘電体層上に交互に配置されることができる。

【0023】

上記第１内部電極１２１は上記セラミック本体の第３側面３を介して露出し、上記第２内部電極１２２は上記セラミック本体の第４側面４を介して露出することができる。

【0024】

上記外部電極１３１、１３２は、上記セラミック本体の第３側面３及び第４側面４に配置されて、上記第１内部電極１２１及び第２内部電極１２２と連結されることができる。上記外部電極１３１、１３２は、第１外部電極１３１と、第２外部電極１３２と、を含むことができ、上記第１外部電極１３１は第１内部電極１２１と連結され、上記第２外部電極１３２は第２内部電極１２２と連結されることができる。

【0025】

上記外部電極は、伝導性ペーストを上記セラミック本体の第３側面及び第４側面に塗布して焼成することで形成することができ、外部電極の形状及び形成方法は特に限定されない。

【0026】

本発明の一実施形態によると、図２に示すように、上記誘電体層１１１及び内部電極１２１、１２２は、セラミック本体の厚さＴ方向に積層されることができる。

【0027】

上記カバー部１６０は、上記アクティブ部１５０を外部衝撃から保護するために最外側の内部電極の外側に配置されることができる。上記カバー部１６０は、上記アクティブ部１５０の上側に配置された上部カバー部１６１と、上記アクティブ部１５０の下側に配置された下部カバー部１６２と、を含むことができる。

【0028】

本発明の一実施形態によると、上記上部カバー部１６１及び下部カバー部１６２は、内部に配置されたダミー電極１４０を含むことができる。上記ダミー電極１４０は、残炭排出部であることができる。

【0029】

内部電極及び誘電体層が薄層化する場合、アクティブ部の厚さは減少し、カバー部の厚さは増加しうる。

【0030】

内部電極が薄層化する場合、金属を主成分とする内部電極の割合が減少するにつれて積層セラミック電子部品の製造コストが低減するという利点がある。しかし、カバー部の厚さが増加する場合、セラミック本体の焼成過程で除去されるべき炭素成分が除去されずにセラミック本体内に残ってしまい、残炭の除去が困難となるという問題がある。

【0031】

上記セラミック本体１１０は、内部電極ペーストが印刷されたグリーンシート及び内部電極ペーストが印刷されていないグリーンシートが積層されたグリーンシート積層体の焼成により形成されることができる。内部電極ペーストが印刷されたグリーンシートはアクティブ部１５０を形成し、内部電極ペーストが印刷されていないグリーンシートはカバー部１６０を形成する。上記グリーンシートは、セラミック本体を構成する誘電体粉末と、上記誘電体粉末を結合するバインダーと、を含むことができ、その他の溶剤及びその他の添加剤などをさらに含むことができる。上記バインダーは、エポキシ樹脂のような樹脂組成物を含むことができる。バインダー又はその他の炭素を含む有機成分は、上記グリーンシート積層体の焼成の際に除去されることが好ましく、焼成過程で酸素と結合して二酸化炭素（ＣＯ_２）などの形態で外部に排出されて制御される。

【0032】

グリーンシート積層体を焼成してセラミック本体を形成する過程で有機成分が除去されずにセラミック本体内の残炭含有量が高い場合、積層セラミック電子部品の耐電圧特性が低下することがあり、炭素を含む有機成分の排出経路が確保されていない場合、セラミック本体にクラックが発生するかセラミック本体が破裂するチップ破裂不良が発生するという問題が生じうる。グリーンシート積層体の焼成過程で、グリーンシート積層体内における内部電極は、有機成分排出の主な経路として機能する。例えば、グリーンシート積層体内の内部電極は、グリーンシート積層体の内部に酸素を供給する経路となり、酸素と結合した炭素が二酸化炭素（ＣＯ_２）として排出される経路となりうる。

【0033】

ただし、カバー部１６０の場合、内部電極が配置されていないため、酸素の供給と酸化及び分解された有機成分の排出が円滑でないという問題点がある。かかる問題点は、内部電極の薄層化によってカバー部１６０の厚さが増加する場合にひどくなる可能性がある。

【0034】

本発明の一実施形態による積層セラミック電子部品は、カバー部１６０がダミー電極１４０を含むことで、カバー部１６０の厚さが増加してもセラミック本体内の有機成分を効率よく除去して、セラミック本体内の残炭量を減少させることができる。

【0035】

上部カバー部１６１及び下部カバー部１６２は、それぞれ中心部にギャップを有するダミー電極１４０を少なくとも１層以上含むことができる。例えば、上記上部カバー部及び下部カバー部は、中心部にギャップを有するダミー電極をそれぞれ１層ずつ含んでもよい。あるいは、上記上部カバー部及び下部カバー部は、中心部にギャップを有するダミー電極をそれぞれ２層以上含んでもよい。

【0036】

例えば、上記上部カバー部１６１及び上記下部カバー部１６２は、それぞれ２層以上の第１ダミー電極１４１と第２ダミー電極１４２とを含むことができる。

【0037】

上記ダミー電極１４０は、上記上部カバー部１６１及び下部カバー部１６２内に配置され、長さ方向の中心部がギャップを有するように形成される。上記ギャップを中心に、上記ダミー電極１４０は、上記カバー部の長さ方向の一側面と上記ギャップとの間に配置された第１ダミー電極１４１と、上記カバー部の長さ方向の他側面と上記ギャップとの間に配置された第２ダミー電極１４２とに区別されることができる。

【0038】

上記第１ダミー電極１４１は、セラミック本体の第３側面３に一端が露出することができ、上記第２ダミー電極１４２は、セラミック本体の第４側面４に一端が露出することができる。上記第１ダミー電極１４１及び第２ダミー電極１４２は、それぞれセラミック本体の第３側面３及び第４側面４に露出して、外部電極と連結されることができる。

【0039】

上記ギャップは、上記第１ダミー電極１４１及び第２ダミー電極１４２が連結されないようにして、第１外部電極と第２外部電極との間で電気的短絡（ショート）が発生することを防止する。

【0040】

図３は図２のＰ領域の拡大図である。

【0041】

本発明の一実施形態によると、上記上部カバー部１６１の最外側に配置されたダミー電極１４０から上記セラミック本体の上面Ｓ_Ｔまでの距離又は上記下部カバー部１６２の最外側に配置されたダミー電極１４０から上記セラミック本体の下面Ｓ_Ｂまでの距離をＣs、上記セラミック本体１１０の厚さをＴ１と規定すると、Ｃｓ／Ｔ１は、０．０３≦Ｃｓ／Ｔ１≦０．１５を満たすことができる。

【0042】

本発明の一実施形態によると、上部カバー部１６１及び上記下部カバー部１６２は、それぞれ２層以上の第１ダミー電極１４１と第２ダミー電極１４２とを含み、上記第１ダミー電極及び第２ダミー電極の積層間隔をＣｎ、上記セラミック本体１１０の厚さをＴ１と規定すると、０．０３≦Ｃｎ／Ｔ１≦０．１５を満たすことができる。

【0043】

以下、上記Ｃｓ及びＣｎを、Ｃとして説明する。Ｃ／Ｔ１は、Ｃｓ／Ｔ１又はＣｎ／Ｔ１で理解されることができる。上記Ｃは、厚さ方向の隣接したダミー電極間の間隔又は厚さ方向の最外側に配置されたダミー電極からそれに隣接したセラミック本体の上面又は下面までの距離を意味する。

【0044】

Ｃ／Ｔ１が０．０３未満の場合には、ダミー電極が配置された領域でデラミネーションが発生することがあり、Ｃ／Ｔ１が０．１５を超える場合には、セラミック本体内における残炭の除去が困難となり耐電圧特性が低下しうる。

【0045】

上記第１ダミー電極１４１及び第２ダミー電極１４２の厚さｔｃは、０．３μｍ以上であることが好ましい。上記第１ダミー電極及び第２ダミー電極の厚さが０．３μｍ以上に形成される場合、残炭除去経路としての機能性を向上させることができる。

【0046】

図４は図２のＢ-Ｂ´位置における積層セラミック電子部品の断面図である。

【0047】

本発明の一実施形態によると、上記セラミック本体１１０の長さをＬ１、上記第１ダミー電極１４１と上記第２ダミー電極１４２とのギャップの長さをＧと規定すると、Ｇ／Ｌ１は、０．０１≦Ｇ／Ｌ１≦０．２を満たすことができる。上記セラミック本体１１０の長さは、セラミック本体の第３側面３と第４側面４との距離を意味し、上記第１ダミー電極１４１と上記第２ダミー電極１４２とのギャップの長さは、上記第１ダミー電極と上記第２ダミー電極の隣接した端部間の距離を意味する。上記第１ダミー電極と上記第２ダミー電極とのギャップの長さは、第１ダミー電極と第２ダミー電極とが離隔した間隔でもある。

【0048】

Ｇ／Ｌ１が０．０１未満の場合には、ダミー電極による信頼性低下及び電気的短絡（ショート）が発生しうる。また、Ｇ／Ｌ１が０．２を超える場合には、ダミー電極のギャップに該当する領域でのカバー部の残炭除去が円滑でなく、耐電圧特性が低下しうる。

【0049】

本発明の一実施形態によると、上記第１ダミー電極１４１及び第２ダミー電極１４２は、セラミック本体１１０の長さ方向において実質的に対称形状を有するように形成されることができる。

【0050】

上記第１ダミー電極１４１及び第２ダミー電極１４２は、カバー部１６０内における同じ誘電体層上に配置されることができる。

【0051】

実験例
本発明の実施例と比較例による積層セラミック電子部品は、下記のように作製された。

【0052】

チタン酸バリウム（ＢａＴｉＯ_３）などの粉末を含んでなるスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布して乾燥し、複数個のセラミックグリーンシートを製造した。

【0053】

次に、上記セラミックグリーンシートの一部のセラミックグリーンシート上に、スクリーン印刷工程によりニッケルを含む内部電極用導電性ペーストを塗布して、内部電極パターンを形成した。

【0054】

また、内部電極パターンが印刷されていないセラミックグリーンシートにはダミー電極パターンを形成した。ダミー電極の中心部のギャップの長さＧは、ダミー電極パターンの印刷の際に調節され、ダミー電極間の厚さ方向の間隔又は最外側のダミー電極からセラミック本体の上面又は下面までの距離Ｃは、ダミー電極パターンが印刷されるセラミックグリーンシートの厚さ又は積層数に応じて調節された。

【0055】

次に、内部電極が印刷されたセラミックグリーンシートとダミー電極が印刷されたセラミックグリーンシートを積層し、等圧圧縮成形した。圧着が完了したセラミック積層体を、内部電極パターンの一端が切断面を介して交互に露出するように個別チップの形態に切断し、切断したチップに対して脱バインダーを行った。

【0056】

次に、切断したチップを焼成してセラミック本体を形成した。焼成後、セラミック本体のサイズは、長さ×幅×厚さ（Ｌ×Ｗ×Ｔ）が約１．６ｍｍ×０．８ｍｍ×０．８ｍｍ（Ｌ×Ｗ、１６０８サイズ、誤差範囲±０．１ｍｍ）であった。このうち、アクティブ部の厚さは約０．５ｍｍであり、アクティブ部に含まれた誘電体層の厚さは約１．３μｍであり、内部電極の厚さは約１．０μｍであった。

【0057】

作製されたセラミック本体において、上部カバー部及び下部カバー部の厚さはそれぞれ約０．１５ｍｍであり、ダミー電極は約１．５μｍの厚さに形成された。ダミー電極は、本発明の一実施形態のように、第１ダミー電極と、第１ダミー電極と離隔して形成された第２ダミー電極と、からなり、ダミー電極の厚さ方向の間隔及び第１ダミー電極と第２ダミー電極との間隔は、下記表１及び表２により多様に形成された。

【0058】

本実験例において、第１ダミー電極と第２ダミー電極は同じ積層数を有しており、第１ダミー電極と第２ダミー電極は、カバー部を構成する同じ誘電体層上に一つずつ配置された。

【0059】

本実験例において、ダミー電極の厚さ方向の間隔と、最外側のダミー電極からそれに隣接した上面又は下面のいずれか一面までの距離は、実質的に同一に形成された。

【0060】

次に、上記内部電極が露出したセラミック本体の外部面に銅粉末とガラスフリットとを含むペーストを塗布して焼成することで電極層を形成した。

【0061】

表１はセラミック本体の厚さＴ１、ダミー電極の厚さ方向の間隔Ｃｎ及びその割合（Ｃｎ／Ｔ１）によるカバー部のデラミネーション発生率及び耐電圧特性に関する結果を示すデータであり、表２はセラミック本体の長さＬ１、ダミー電極のギャップの長さＧ及びその割合（Ｇ／Ｌ１）による電気的短絡発生率と耐電圧特性に関する結果を示すデータである。

【0062】

表１及び表２において、耐電圧特性は、積層セラミック電子部品に１秒当たり２０Ｖずつ電圧を高めて印加しながらリーク電流が１０ｍＡ以上発生したときの電圧を絶縁破壊電圧（ＢＤＶ）で測定して示したものである。

【0063】

【表1】

【0064】

上記表１を参照すると、Ｃｎ／Ｔ値が０．０３未満のサンプル１〜４の場合、ダミー電極のデラミネーションの発生頻度が高く、Ｃｎ／Ｔ値が０．１５を超えるサンプル２４〜３２の場合、絶縁破壊電圧（ＢＤＶ）が相対的に低いことを確認することができる。

【0065】

表１において、Ｃｎ／Ｔが０．０３〜０．１５の範囲で形成される場合、１００個の積層セラミック電子部品のうちダミー電極のデラミネーションは発生せず、絶縁破壊電圧（ＢＤＶ）も相対的に高い値を有し、耐電圧特性に優れることが分かる。

【0066】

【表2】

【0067】

上記表２を参照すると、Ｇ／Ｌ値が０．０１未満のサンプル１〜６の場合、電気的短絡（ショート）の発生頻度が高く、Ｇ／Ｌ値が０．２を超えるサンプル２６〜３２の場合、絶縁破壊電圧（ＢＤＶ）が相対的に低いことを確認することができる。

【0068】

表２において、Ｇ／Ｌが０．０１〜０．２の範囲で形成されたサンプル７〜２５の場合、１００個の積層セラミック電子部品のうち電気的短絡が発生した積層セラミック電子部品は存在せず、絶縁破壊電圧（ＢＤＶ）も相対的に高いことが分かる。

【0069】

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

【符号の説明】

【0070】

１００ 積層セラミック電子部品
１１０ セラミック本体
１１１ 誘電体層
１２１、１２２ 内部電極
１３１、１３２ 外部電極
１４０ ダミー電極

【図1】

【図2】

【図3】

【図4】