特開 2018-87895 液晶表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2018-87895(P2018-87895A)

(43)【公開日】2018年6月7日

(54)【発明の名称】液晶表示装置

(51)【国際特許分類】

   G02F 1/1368 20060101AFI20180511BHJP

   G02F 1/1333 20060101ALI20180511BHJP

   G02F 1/1343 20060101ALI20180511BHJP

   G02F 1/1335 20060101ALI20180511BHJP

【ＦＩ】

   G02F1/1368

   G02F1/1333

   G02F1/1343

   G02F1/1335 505

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

【全頁数】51

(21)【出願番号】特願2016-230912(P2016-230912)

(22)【出願日】2016年11月29日

(71)【出願人】

【識別番号】506087819

【氏名又は名称】パナソニック液晶ディスプレイ株式会社

(74)【代理人】

【識別番号】110000154

【氏名又は名称】特許業務法人はるか国際特許事務所

(72)【発明者】

【氏名】小野 記久雄

【テーマコード（参考）】

2H092

2H189

2H192

2H291

【Ｆターム（参考）】

2H092GA14

2H092GA22

2H092GA23

2H092GA51

2H092GA60

2H092JA26

2H092JA46

2H092JB03

2H092JB04

2H092JB06

2H092JB23

2H092JB32

2H092JB57

2H092JB58

2H092NA01

2H092PA06

2H092PA08

2H092PA09

2H092PA13

2H189AA28

2H189CA36

2H189LA03

2H189LA06

2H189LA07

2H189LA08

2H189LA10

2H189LA14

2H189LA15

2H189LA20

2H192AA24

2H192AA43

2H192AA62

2H192BB13

2H192BB53

2H192BC02

2H192BC31

2H192CB05

2H192CC24

2H192CC55

2H192CC64

2H192CC66

2H192EA22

2H192EA43

2H192EA54

2H192FB22

2H192GD61

2H192JA33

2H291FA09Y

2H291FA14Y

2H291FA81Z

2H291FD07

2H291FD22

2H291FD26

2H291GA04

2H291GA10

2H291GA17

2H291GA19

2H291HA15

2H291LA03

(57)【要約】

【課題】複数の表示パネルを重ね合わせて構成された液晶表示装置において、単色画像の色再現性の向上を図る。
【解決手段】液晶表示装置は、互いに重ね合わされて配置された第１表示パネル及び第２表示パネルを含み、前記第１表示パネルは、第１方向に延在する複数の第１ソース線と第２方向に延在する複数の第１ゲート線と複数の第１薄膜トランジスタと複数の第１画素電極と複数の第１画素とを含み、前記第２表示パネルは、前記第１方向に延在する複数の第２ソース線と前記第２方向に延在する複数の第２ゲート線と複数の第２薄膜トランジスタと複数の第３薄膜トランジスタと複数の第２画素電極と複数の第３画素電極と複数の第２画素と複数の第３画素とを含み、前記第２表示パネルは、さらに、平面視で、前記第２方向に隣り合って配置された前記第２画素電極と前記第３画素電極との間に前記第２ソース線が配置されていない第１領域を含む。
【選択図】図２０

【特許請求の範囲】

【請求項1】

複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する液晶表示装置であって、
互いに重ね合わされて配置された第１表示パネル及び第２表示パネルを含み、
前記第１表示パネルは、第１方向に延在する複数の第１ソース線と、前記第１方向に交差する第２方向に延在する複数の第１ゲート線と、複数の第１薄膜トランジスタと、前記各第１薄膜トランジスタに電気的に接続された複数の第１画素電極と、前記各第１画素電極の駆動領域を規定する複数の第１画素と、を含み、
前記第２表示パネルは、前記第１方向に延在する複数の第２ソース線と、前記第２方向に延在する複数の第２ゲート線と、複数の第２薄膜トランジスタと、複数の第３薄膜トランジスタと、前記各第２薄膜トランジスタに電気的に接続された複数の第２画素電極と、前記各第３薄膜トランジスタに電気的に接続された複数の第３画素電極と、前記各第２画素電極の駆動領域を規定する複数の第２画素と、前記各第３画素電極の駆動領域を規定する複数の第３画素と、を含み、
前記第２表示パネルは、さらに、平面視で、前記第２方向に隣り合って配置された前記第２画素電極と前記第３画素電極との間に前記第２ソース線が配置されていない第１領域を含む、
ことを特徴とする液晶表示装置。

【請求項2】

前記第２表示パネルは、さらに、平面視で、前記第２方向に隣り合って配置された前記第２画素電極と前記第３画素電極との間に前記第２ソース線が配置された第２領域を含む、
ことを特徴とする請求項１に記載の液晶表示装置。

【請求項3】

前記第２表示パネルにおいて、前記第１領域及び前記第２領域が、前記第２方向に交互に繰り返し配置されている、
ことを特徴とする請求項２に記載の液晶表示装置。

【請求項4】

隣り合う２本の前記第１ソース線と、隣り合う２本の前記第１ゲート線とで囲まれた１つの領域に、１つの前記第１画素が含まれ、
隣り合う２本の前記第２ソース線と、隣り合う２本の前記第２ゲート線とで囲まれた１つの領域に、１つの前記第２画素と１つの前記第３画素とが含まれている、
ことを特徴とする請求項１に記載の液晶表示装置。

【請求項5】

平面視で、前記第２画素は、１つ前記第１画素、又は、同一色に対応する複数の前記第１画素に重畳している、
ことを特徴とする請求項１に記載の液晶表示装置。

【請求項6】

前記複数の第１画素は、赤色に対応する赤色画素と、緑色に対応する緑色画素と、青色に対応する青色画素と、を含み、
前記第２画素の面積と前記第３画素の面積とは互いに異なる、
ことを特徴とする請求項１に記載の液晶表示装置。

【請求項7】

前記第１画素と前記第２画素とは、平面視で互いに重畳し、
前記第１画素の面積と前記第２画素の面積とは、互いに等しく、
前記第３画素の面積は、前記第１画素の面積の２倍に等しい、
ことを特徴とする請求項１に記載の液晶表示装置。

【請求項8】

前記複数の第１画素は、赤色に対応する赤色画素と、緑色に対応する緑色画素と、青色に対応する青色画素と、を含み、
前記第２表示パネルは、さらに、複数の第４薄膜トランジスタと、前記各第４薄膜トランジスタに電気的に接続された複数の第４画素電極と、前記各第４画素電極の駆動領域を規定する複数の第４画素を含み、
１つの前記第２領域に、１つの前記第２画素と１つの前記第３画素と１つの前記第４画素とが並んで配置されており、
平面視で、前記第２画素は前記赤色画素に重畳し、前記第３画素は前記緑色画素に重畳し、前記第４画素は前記青色画素に重畳している、
ことを特徴とする請求項１に記載の液晶表示装置。

【請求項9】

前記複数の第１画素は、赤色に対応する赤色画素と、緑色に対応する緑色画素と、青色に対応する青色画素と、白色に対応する白色画素と、を含み、
前記第２表示パネルは、さらに、複数の第４薄膜トランジスタと、複数の第５薄膜トランジスタと、前記各第４薄膜トランジスタに電気的に接続された複数の第４画素電極と、前記各第５薄膜トランジスタに電気的に接続された複数の第５画素電極と、前記各第４画素電極の駆動領域を規定する複数の第４画素と、前記各第５画素電極の駆動領域を規定する複数の第５画素とを含み、
１つの前記第２領域に、１つの前記第２画素と１つの前記第３画素と１つの前記第４画素と１つの前記第５画素とが並んで配置されており、
平面視で、前記第２画素は前記赤色画素に重畳し、前記第３画素は前記緑色画素に重畳し、前記第４画素は前記青色画素に重畳し、前記第５画素は前記白色画素に重畳している、
ことを特徴とする請求項１に記載の液晶表示装置。

【請求項10】

前記複数の第１画素は、赤色に対応する赤色画素と、緑色に対応する緑色画素と、青色に対応する青色画素と、を含み、
平面視で、前記第２画素は前記赤色画素に重畳し、前記第３画素は前記緑色画素と前記青色画素とに重畳している、
ことを特徴とする請求項１に記載の液晶表示装置。

【請求項11】

前記第１表示パネルはカラー画像を表示し、前記第２表示パネルは白黒画像を表示し、
前記第２表示パネルは、前記第１表示パネルより観察者から遠い位置に配置され、
前記第１ブラックマトリクスは、平面視で前記複数の第１ソース線及び前記複数の第１ゲート線に重畳するように前記第１方向及び前記第２方向に延在し、格子状に形成されており、
前記第２ブラックマトリクスは、平面視で前記複数の第２ゲート線に重畳するように前記第２方向に延在し、ストライプ状に形成されている、
ことを特徴とする請求項１に記載の液晶表示装置。

【請求項12】

前記第１表示パネルはカラー画像を表示し、前記第２表示パネルは白黒画像を表示し、
前記第１表示パネルは、前記第２表示パネルより観察者から遠い位置に配置され、
前記第１ブラックマトリクスは、平面視で前記複数の第１ゲート線に重畳するように前記第２方向に延在し、ストライプ状に形成されており、
前記第２ブラックマトリクスは、平面視で前記複数の第２ソース線及び前記複数の第２ゲート線に重畳するように前記第１方向及び前記第２方向に延在し、格子状に形成されている、
ことを特徴とする請求項１に記載の液晶表示装置。

【請求項13】

前記第１ブラックマトリクスは、平面視で前記複数の第１ソース線及び前記複数の第１ゲート線に重畳するように前記第１方向及び前記第２方向に延在し、格子状に形成されており、
前記第２ブラックマトリクスは、平面視で前記複数の第２ソース線及び前記複数の第２ゲート線に重畳するように前記第１方向及び前記第２方向に延在し、格子状に形成されており、
前記第２ブラックマトリクスの前記第１方向に延在する部分の前記第２方向の長さは、前記第１ブラックマトリクスの前記第１方向に延在する部分の前記第２方向の長さより短く、かつ、
前記第２ブラックマトリクスの前記第２方向に延在する部分の前記第１方向の長さは、前記第１ブラックマトリクスの前記第２方向に延在する部分の前記第１方向の長さより短い、
ことを特徴とする請求項１に記載の液晶表示装置。

【請求項14】

前記第１表示パネルは、さらに、第１ブラックマトリクスを含み、
前記第２表示パネルは、さらに、第２ブラックマトリクスを含み、
前記第１ブラックマトリクスの前記第２方向に延在する部分の前記第１方向の長さと、前記第２ブラックマトリクスの前記第２方向に延在する部分の前記第１方向の長さとは、互いに異なる、
ことを特徴とする請求項１に記載の液晶表示装置。

【請求項15】

複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する液晶表示装置であって、
互いに重ね合わされて配置された第１表示パネル及び第２表示パネルを含み、
前記第１表示パネルは、第１方向に延在する複数の第１ソース線と、前記第１方向に交差する第２方向に延在する複数の第１ゲート線と、複数の第１薄膜トランジスタと、前記各第１薄膜トランジスタに電気的に接続された複数の第１画素電極と、前記各第１画素電極の駆動領域を規定する複数の第１画素と、を含み、
前記第２表示パネルは、前記第１方向に延在する複数の第２ソース線と、前記第２方向に延在する複数の第２ゲート線と、複数の第２薄膜トランジスタと、複数の第３薄膜トランジスタと、前記各第２薄膜トランジスタに電気的に接続された複数の第２画素電極と、前記各第３薄膜トランジスタに電気的に接続された複数の第３画素電極と、前記各第２画素電極の駆動領域を規定する複数の第２画素と、前記各第３画素電極の駆動領域を規定する複数の第３画素と、を含み、
隣り合う２本の前記第１ソース線と、隣り合う２本の前記第１ゲート線とで囲まれた１つの領域に、１つの前記第１画素が含まれ、
隣り合う２本の前記第２ソース線と、隣り合う２本の前記第２ゲート線とで囲まれた１つの領域に、１つの前記第２画素と１つの前記第３画素とが含まれている、
ことを特徴とする液晶表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置に関する。

【背景技術】

【0002】

従来、液晶表示装置のコントラストを向上させる技術として、２枚の表示パネルを重ね合わせて、入力映像信号に基づいて、それぞれの表示パネルに画像を表示させる技術が提案されている（例えば特許文献１参照）。具体的には例えば、前後に配置された２枚の表示パネルのうち前側（観察者側）の表示パネルにカラー画像を表示し、後側（バックライト側）の表示パネルに白黒画像を表示することによって、コントラストの向上を図るものである。また、上記液晶表示装置では、ソースドライバの数を削減してコスト低減を図るべく、画素の配置を、カラー画像表示パネルの３個の画素（赤色画素、緑色画素、青色画素）に対して、白黒画像表示パネルの画素が１個となるように構成している。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】ＷＯ２００７／０４０１２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ところで、カラー画像表示パネル１枚で構成された通常の液晶表示装置では、単色画像を表示させた場合に、本来の色を透過する画素とは異なる画素からの漏れ光により、色再現性が低下する問題が知られている。例えば、赤色の単色画像を表示させた場合に、オフ状態となる緑色画素及び青色画素から散乱等により一部の光が漏れ、この漏れ光が赤色光に混ざることにより、赤色画像の色再現性が低下する。特に低輝度の単色画像を表示させた場合には、上記漏れ光の影響が大きくなるため、色再現性が悪化する。この問題は、上記特許文献１に開示された液晶表示装置においても同様である。すなわち、上記液晶表示装置では、単色画像を表示する場合でも、カラー画像表示パネルの赤色画素、緑色画素及び青色画素に、白黒画像表示パネルを透過したバックライト光が均等に照射されるため、通常の液晶表示装置と同様に、光漏れによる色再現性の低下が起こり得る。

【0005】

本発明は、上記実情に鑑みてなされたものであり、その目的は、複数の表示パネルを重ね合わせて構成された液晶表示装置において、単色画像の色再現性の向上を図ることにある。

【課題を解決するための手段】

【0006】

上記課題を解決するために、本発明に係る液晶表示装置は、複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する液晶表示装置であって、互いに重ね合わされて配置された第１表示パネル及び第２表示パネルを含み、前記第１表示パネルは、第１方向に延在する複数の第１ソース線と、前記第１方向に交差する第２方向に延在する複数の第１ゲート線と、複数の第１薄膜トランジスタと、前記各第１薄膜トランジスタに電気的に接続された複数の第１画素電極と、前記各第１画素電極の駆動領域を規定する複数の第１画素と、を含み、前記第２表示パネルは、前記第１方向に延在する複数の第２ソース線と、前記第２方向に延在する複数の第２ゲート線と、複数の第２薄膜トランジスタと、複数の第３薄膜トランジスタと、前記各第２薄膜トランジスタに電気的に接続された複数の第２画素電極と、前記各第３薄膜トランジスタに電気的に接続された複数の第３画素電極と、前記各第２画素電極の駆動領域を規定する複数の第２画素と、前記各第３画素電極の駆動領域を規定する複数の第３画素と、を含み、前記第２表示パネルは、さらに、平面視で、前記第２方向に隣り合って配置された前記第２画素電極と前記第３画素電極との間に前記第２ソース線が配置されていない第１領域を含む、ことを特徴とする。

【0007】

本発明に係る液晶表示装置では、前記第２表示パネルは、さらに、平面視で、前記第２方向に隣り合って配置された前記第２画素電極と前記第３画素電極との間に前記第２ソース線が配置された第２領域を含んでもよい。

【0008】

本発明に係る液晶表示装置では、前記第２表示パネルにおいて、前記第１領域及び前記第２領域が、前記第２方向に交互に繰り返し配置されてもよい。

【0009】

本発明に係る液晶表示装置では、隣り合う２本の前記第１ソース線と、隣り合う２本の前記第１ゲート線とで囲まれた１つの領域に、１つの前記第１画素が含まれ、隣り合う２本の前記第２ソース線と、隣り合う２本の前記第２ゲート線とで囲まれた１つの領域に、１つの前記第２画素と１つの前記第３画素とが含まれてもよい。

【0010】

本発明に係る液晶表示装置では、平面視で、前記第２画素は、１つ前記第１画素、又は、同一色に対応する複数の前記第１画素に重畳してもよい。

【0011】

本発明に係る液晶表示装置では、前記複数の第１画素は、赤色に対応する赤色画素と、緑色に対応する緑色画素と、青色に対応する青色画素と、を含み、前記第２画素の面積と前記第３画素の面積とは互いに異なってもよい。

【0012】

本発明に係る液晶表示装置では、前記第１画素と前記第２画素とは、平面視で互いに重畳し、前記第１画素の面積と前記第２画素の面積とは、互いに等しく、前記第３画素の面積は、前記第１画素の面積の２倍に等しくてもよい。

【0013】

本発明に係る液晶表示装置では、前記複数の第１画素は、赤色に対応する赤色画素と、緑色に対応する緑色画素と、青色に対応する青色画素と、を含み、前記第２表示パネルは、さらに、複数の第４薄膜トランジスタと、前記各第４薄膜トランジスタに電気的に接続された複数の第４画素電極と、前記各第４画素電極の駆動領域を規定する複数の第４画素を含み、１つの前記第２領域に、１つの前記第２画素と１つの前記第３画素と１つの前記第４画素とが並んで配置されており、平面視で、前記第２画素は前記赤色画素に重畳し、前記第３画素は前記緑色画素に重畳し、前記第４画素は前記青色画素に重畳してもよい。

【0014】

本発明に係る液晶表示装置では、前記複数の第１画素は、赤色に対応する赤色画素と、緑色に対応する緑色画素と、青色に対応する青色画素と、白色に対応する白色画素と、を含み、前記第２表示パネルは、さらに、複数の第４薄膜トランジスタと、複数の第５薄膜トランジスタと、前記各第４薄膜トランジスタに電気的に接続された複数の第４画素電極と、前記各第５薄膜トランジスタに電気的に接続された複数の第５画素電極と、前記各第４画素電極の駆動領域を規定する複数の第４画素と、前記各第５画素電極の駆動領域を規定する複数の第５画素とを含み、１つの前記第２領域に、１つの前記第２画素と１つの前記第３画素と１つの前記第４画素と１つの前記第５画素とが並んで配置されており、平面視で、前記第２画素は前記赤色画素に重畳し、前記第３画素は前記緑色画素に重畳し、前記第４画素は前記青色画素に重畳し、前記第５画素は前記白色画素に重畳してもよい。

【0015】

本発明に係る液晶表示装置では、前記複数の第１画素は、赤色に対応する赤色画素と、緑色に対応する緑色画素と、青色に対応する青色画素と、を含み、平面視で、前記第２画素は前記赤色画素に重畳し、前記第３画素は前記緑色画素と前記青色画素とに重畳してもよい。

【0016】

本発明に係る液晶表示装置では、前記第１表示パネルはカラー画像を表示し、前記第２表示パネルは白黒画像を表示し、前記第２表示パネルは、前記第１表示パネルより観察者から遠い位置に配置され、前記第１ブラックマトリクスは、平面視で前記複数の第１ソース線及び前記複数の第１ゲート線に重畳するように前記第１方向及び前記第２方向に延在し、格子状に形成されており、前記第２ブラックマトリクスは、平面視で前記複数の第２ゲート線に重畳するように前記第２方向に延在し、ストライプ状に形成されてもよい。

【0017】

本発明に係る液晶表示装置では、前記第１表示パネルはカラー画像を表示し、前記第２表示パネルは白黒画像を表示し、前記第１表示パネルは、前記第２表示パネルより観察者から遠い位置に配置され、前記第１ブラックマトリクスは、平面視で前記複数の第１ゲート線に重畳するように前記第２方向に延在し、ストライプ状に形成されており、前記第２ブラックマトリクスは、平面視で前記複数の第２ソース線及び前記複数の第２ゲート線に重畳するように前記第１方向及び前記第２方向に延在し、格子状に形成されてもよい。

【0018】

本発明に係る液晶表示装置では、前記第１ブラックマトリクスは、平面視で前記複数の第１ソース線及び前記複数の第１ゲート線に重畳するように前記第１方向及び前記第２方向に延在し、格子状に形成されており、前記第２ブラックマトリクスは、平面視で前記複数の第２ソース線及び前記複数の第２ゲート線に重畳するように前記第１方向及び前記第２方向に延在し、格子状に形成されており、前記第２ブラックマトリクスの前記第１方向に延在する部分の前記第２方向の長さは、前記第１ブラックマトリクスの前記第１方向に延在する部分の前記第２方向の長さより短く、かつ、前記第２ブラックマトリクスの前記第２方向に延在する部分の前記第１方向の長さは、前記第１ブラックマトリクスの前記第２方向に延在する部分の前記第１方向の長さより短くてもよい。

【0019】

本発明に係る液晶表示装置では、前記第１表示パネルは、さらに、第１ブラックマトリクスを含み、前記第２表示パネルは、さらに、第２ブラックマトリクスを含み、前記第１ブラックマトリクスの前記第２方向に延在する部分の前記第１方向の長さと、前記第２ブラックマトリクスの前記第２方向に延在する部分の前記第１方向の長さとは、互いに異なってもよい。

【0020】

また上記課題を解決するために、本発明に係る液晶表示装置は、複数の表示パネルが重ね合わされて配置され、それぞれの前記表示パネルに画像を表示する液晶表示装置であって、互いに重ね合わされて配置された第１表示パネル及び第２表示パネルを含み、前記第１表示パネルは、第１方向に延在する複数の第１ソース線と、前記第１方向に交差する第２方向に延在する複数の第１ゲート線と、複数の第１薄膜トランジスタと、前記各第１薄膜トランジスタに電気的に接続された複数の第１画素電極と、前記各第１画素電極の駆動領域を規定する複数の第１画素と、を含み、前記第２表示パネルは、前記第１方向に延在する複数の第２ソース線と、前記第２方向に延在する複数の第２ゲート線と、複数の第２薄膜トランジスタと、複数の第３薄膜トランジスタと、前記各第２薄膜トランジスタに電気的に接続された複数の第２画素電極と、前記各第３薄膜トランジスタに電気的に接続された複数の第３画素電極と、前記各第２画素電極の駆動領域を規定する複数の第２画素と、前記各第３画素電極の駆動領域を規定する複数の第３画素と、を含み、隣り合う２本の前記第１ソース線と、隣り合う２本の前記第１ゲート線とで囲まれた１つの領域に、１つの前記第１画素が含まれ、隣り合う２本の前記第２ソース線と、隣り合う２本の前記第２ゲート線とで囲まれた１つの領域に、１つの前記第２画素と１つの前記第３画素とが含まれている、ことを特徴とする。

【発明の効果】

【0021】

本発明に係る液晶表示装置によれば、複数の表示パネルを重ね合わせて構成された液晶表示装置において、単色画像の色再現性の向上を図ることができる。

【図面の簡単な説明】

【0022】

【図1】本実施形態に係る液晶表示装置の概略構成を示す斜視図である。

【図2】上記液晶表示装置の概略構成を模式的に示す図である。

【図3】実施形態１に係る前側の表示パネルの概略構成を示す平面図である。

【図4】実施形態１に係る後側の表示パネルの概略構成を示す平面図である。

【図5】図３及び図４の５−５´断面図である。

【図6】実施形態１に係る前側の表示パネルの画素と後側の表示パネルの画素との関係を示す平面図である。

【図7】図６に対応する画素の具体的な構成を示す平面図である。

【図8】図７の８−８´切断線における断面図である。

【図9】図７の９−９´切断線における断面図である。

【図10】実施形態１に係る液晶表示装置における画像表示（黒色画像）の一例を示す模式図である。

【図11】実施形態１に係る前側の表示パネル及び後側の表示パネルのドライバの構成を示す図である。

【図12】実施形態２に係る前側の表示パネルの概略構成を示す平面図である。

【図13】実施形態２に係る後側の表示パネルの概略構成を示す平面図である。

【図14】実施形態２に係る前側の表示パネルの画素と後側の表示パネルの画素との関係を示す平面図である。

【図15】図１４（ａ）に示す前側の表示パネルの画素の具体的な構成を示す平面図である。

【図16】図１４（ｂ）に示す後側の表示パネルの画素の具体的な構成を示す平面図である。

【図17】図１５及び図１６の１７−１７´切断線における断面図である。

【図18】図１５及び図１６の１８−１８´切断線における断面図である。

【図19】実施形態３に係る前側の表示パネルの概略構成を示す平面図である。

【図20】実施形態３に係る後側の表示パネルの概略構成を示す平面図である。

【図21】実施形態３に係る前側の表示パネルの画素と後側の表示パネルの画素との関係を示す平面図である。

【図22】図２１に対応する画素の具体的な構成を示す平面図である。

【図23】図２２の２３−２３´切断線における断面図である。

【図24】図２２の２４−２４´切断線における断面図である。

【図25】実施形態３に係る前側の表示パネル及び後側の表示パネルのドライバの構成を示す図である。

【図26】実施形態４に係る前側の表示パネルの概略構成を示す平面図である。

【図27】実施形態４に係る後側の表示パネルの概略構成を示す平面図である。

【図28】図２６及び図２７の２８−２８´断面図である。

【図29】実施形態４に係る前側の表示パネルの画素と後側の表示パネルの画素との関係を示す平面図である。

【図30】図２９に対応する画素の具体的な構成を示す平面図である。

【図31】図３０の３１−３１´切断線における断面図である。

【図32】図３０の３２−３２´切断線における断面図である。

【図33】実施形態４に係る前側の表示パネル及び後側の表示パネルのドライバの構成を示す図である。

【図34】実施形態５に係る前側の表示パネルの画素及び後側の表示パネルの画素の具体的な構成を示す平面図である。

【図35】図３４の３５−３５´切断線における断面図である。

【図36】実施形態６に係る前側の表示パネルの概略構成を示す平面図である。

【図37】実施形態６に係る後側の表示パネルの概略構成を示す平面図である。

【図38】実施形態６に係る前側の表示パネルの画素と後側の表示パネルの画素との関係を示す平面図である。

【図39】図３８（ａ）に示す前側の表示パネルの画素の具体的な構成を示す平面図である。

【図40】図３８（ｂ）に示す後側の表示パネルの画素の具体的な構成を示す平面図である。

【図41】図３９及び図４０の４１−４１´切断線における断面図である。

【図42】実施形態６に係る前側の表示パネル及び後側の表示パネルのドライバの構成を示す図である。

【図43】実施形態７に係る後側の表示パネルの概略構成を示す平面図である。

【図44】実施形態７に係る前側の表示パネルの画素と後側の表示パネルの画素との関係を示す平面図である。

【図45】図４４に対応する画素の具体的な構成を示す平面図である。

【図46】図４５の４６−４６´切断線における断面図である。

【図47】実施形態７に係る前側の表示パネル及び後側の表示パネルのドライバの構成を示す図である。

【図48】実施形態８に係る後側の表示パネルの概略構成を示す平面図である。

【図49】実施形態８に係る前側の表示パネルの画素と後側の表示パネルの画素との関係を示す平面図である。

【図50】図４９（ｂ）に示す後側の表示パネルの画素の具体的な構成を示す平面図である。

【図51】実施形態８に係る前側の表示パネル及び後側の表示パネルのドライバの構成を示す図である。

【図52】実施形態９に係る前側の表示パネルの概略構成を示す平面図である。

【図53】実施形態９に係る後側の表示パネルの概略構成を示す平面図である。

【図54】実施形態９に係る前側の表示パネルの画素と後側の表示パネルの画素との関係を示す平面図である。

【図55】実施形態９に係る前側の表示パネル及び後側の表示パネルのドライバの構成を示す図である。

【図56】実施形態１０に係る前側の表示パネルの概略構成を示す平面図である。

【図57】実施形態１０に係る後側の表示パネルの概略構成を示す平面図である。

【図58】実施形態１０に係る前側の表示パネルの画素と後側の表示パネルの画素との関係を示す平面図である。

【図59】実施形態１１に係る前側の表示パネルの概略構成を示す平面図である。

【図60】実施形態１１に係る後側の表示パネルの概略構成を示す平面図である。

【図61】実施形態１１に係る前側の表示パネルの画素と後側の表示パネルの画素との関係を示す平面図である。

【図62】実施形態１２に係る前側の表示パネルの画素及び後側の表示パネルの画素の具体的な構成を示す平面図である。

【図63】図６２の６２−６２´切断線における断面図である。

【図64】他の実施形態に係る後側の表示パネルの概略構成を示す平面図である。

【図65】互いに重ね合わせて配置される２枚のパネルにおける、ブラックマトリクスと開口部との関係を模式的に示す図である。

【図66】互いに重ね合わせて配置される２枚のパネルにおける、ブラックマトリクスと開口部との関係を模式的に示す図である。

【発明を実施するための形態】

【0023】

本発明の実施形態について、図面を用いて以下に説明する。以下に示す各実施形態に係る液晶表示装置は、画像を表示する複数の表示パネルと、それぞれの表示パネルを駆動する複数の駆動回路（複数のソースドライバ、複数のゲートドライバ）と、それぞれの駆動回路を制御する複数のタイミングコントローラと、外部から入力される入力映像信号に対して画像処理を行い、それぞれのタイミングコントローラに画像データを出力する画像処理部と、複数の表示パネルに背面側から光を照射するバックライトと、を含んでいる。表示パネルの数は限定されず２枚以上であればよい。また複数の表示パネルは、観察者側から見て前後方向に互いに重ね合わされて配置されており、それぞれが画像を表示する。以下では、２枚の表示パネルを備える液晶表示装置ＬＣＤを例に挙げて説明する。

【0024】

図１は、本実施形態に係る液晶表示装置ＬＣＤの概略構成を示す斜視図である。図１に示すように、液晶表示装置ＬＣＤは、観察者に近い位置（前側）に配置された表示パネルＬＣＰ１と、表示パネルＬＣＰ１より観察者から遠い位置（後側）に配置された表示パネルＬＣＰ２と、表示パネルＬＣＰ１及び表示パネルＬＣＰ２を貼り合わせる接着層ＳＥＦＩＬと、表示パネルＬＣＰ２の背面側に配置されたバックライトＢＬと、表示面側から表示パネルＬＣＰ１及び表示パネルＬＣＰ２を覆うフロントシャーシＦＳとを含んでいる。

【0025】

図２は、本実施形態に係る液晶表示装置ＬＣＤの概略構成を模式的に示す図である。図２に示すように、表示パネルＬＣＰ１は、第１ソースドライバＳＤ１と第１ゲートドライバＧＤ１とを含み、表示パネルＬＣＰ２は、第２ソースドライバＳＤ２と第２ゲートドライバＧＤ２とを含んでいる。また液晶表示装置ＬＣＤは、第１ソースドライバＳＤ１及び第１ゲートドライバＧＤ１を制御する第１タイミングコントローラＴＣＯＮ１と、第２ソースドライバＳＤ２及び第２ゲートドライバＧＤ２を制御する第２タイミングコントローラＴＣＯＮ２と、第１タイミングコントローラＴＣＯＮ１及び第２タイミングコントローラＴＣＯＮ２に画像データを出力する画像処理部ＩＰＵと、を含んでいる。例えば、表示パネルＬＣＰ１は入力映像信号に応じたカラー画像を第１画像表示領域ＤＩＳＰ１に表示し、表示パネルＬＣＰ２は入力映像信号に応じた白黒画像を第２画像表示領域ＤＩＳＰ２に表示する。画像処理部ＩＰＵは、外部のシステム（図示せず）から送信された入力映像信号Ｄａｔａを受信し、周知の画像処理を実行した後、第１タイミングコントローラＴＣＯＮ１に第１画像データＤＡＴ１を出力し、第２タイミングコントローラＴＣＯＮ２に第２画像データＤＡＴ２を出力する。また画像処理部ＩＰＵは、第１タイミングコントローラＴＣＯＮ１及び第２タイミングコントローラＴＣＯＮ２に同期信号等の制御信号（図２では省略）を出力する。第１画像データＤＡＴ１は例えばカラー画像表示用の画像データであり、第２画像データＤＡＴ２は例えば白黒画像表示用の画像データである。尚、液晶表示装置ＬＣＤは、表示パネルＬＣＰ１が白黒画像を第１画像表示領域ＤＩＳＰ１に表示し、表示パネルＬＣＰ２がカラー画像を第２画像表示領域ＤＩＳＰ２に表示する構成であってもよい。

【0026】

［実施形態１］
図３は実施形態１に係る表示パネルＬＣＰ１の概略構成を示す平面図であり、図４は実施形態１に係る表示パネルＬＣＰ２の概略構成を示す平面図である。図５は、図３及び図４の５−５´切断線における断面図である。

【0027】

図３及び図５を用いて、表示パネルＬＣＰ１の概略構成について説明する。図５に示すように、表示パネルＬＣＰ１は、バックライトＢＬ側に配置された薄膜トランジスタ基板ＴＦＴＢ１と、観察者側に配置され、薄膜トランジスタ基板ＴＦＴＢ１に対向する対向基板ＣＦ１と、薄膜トランジスタ基板ＴＦＴＢ１及び対向基板ＣＦ１の間に配置された液晶層ＬＣ１と、を含んでいる。表示パネルＬＣＰ１のバックライトＢＬ側には偏光板ＰＯＬ２が配置されており、観察者側には偏光板ＰＯＬ１が配置されている。

【0028】

薄膜トランジスタ基板ＴＦＴＢ１には、図３に示すように、第１方向（例えば列方向）に延在する複数のソース線ＳＬ１と、第１方向に交差する第２方向（例えば行方向）に延在する複数のゲート線ＧＬ１とが形成され、複数のソース線ＳＬ１と複数のゲート線ＧＬ１とのそれぞれの交差部近傍に薄膜トランジスタＴＦＴ１が形成されている。表示パネルＬＣＰ１において、表示の最小単位（ドット）、すなわち薄膜トランジスタＴＦＴ１に電気的に接続された画素電極ＰＸ１の駆動領域（ドット表示領域）が、１個の画素ＰＩＸ１として規定され、該画素ＰＩＸ１がマトリクス状（行方向及び列方向）に複数配置されている。複数のソース線ＳＬ１は、行方向に等間隔で配置されており、複数のゲート線ＧＬ１は、列方向に等間隔で配置されている。薄膜トランジスタ基板ＴＦＴＢ１（図５参照）には、画素ＰＩＸ１ごとに画素電極ＰＸ１が形成されており、複数の画素ＰＩＸ１に共通する１個の共通電極ＣＴ（図８参照）が形成されている。薄膜トランジスタＴＦＴ１を構成するソース電極はソース線ＳＬ１に電気的に接続され、ドレイン電極ＤＤ（図７（ａ）参照）はコンタクトホールを介して画素電極ＰＸ１に電気的に接続され、ゲート電極はゲート線ＧＬ１に電気的に接続されている。

【0029】

図５に示すように、対向基板ＣＦ１には、光を透過する光透過部と、光の透過を遮断するブラックマトリクスＢＭ１（遮光部）とが形成されている。光透過部には、各画素ＰＩＸ１に対応して複数のカラーフィルタＦＩＬ（着色層）が形成されている。光透過部は、ブラックマトリクスＢＭ１で囲まれており、例えば矩形状に形成されている。詳細は後述するが、複数のカラーフィルタＦＩＬは、赤色（Ｒ色）の材料で形成され、赤色の光を透過する赤色カラーフィルタＦＩＬＲ（赤色層）と、緑色（Ｇ色）の材料で形成され、緑色の光を透過する緑色カラーフィルタＦＩＬＧ（緑色層）と、青色（Ｂ色）の材料で形成され、青色の光を透過する青色カラーフィルタＦＩＬＢ（青色層）と、を含んでいる。赤色カラーフィルタＦＩＬＲ、緑色カラーフィルタＦＩＬＧ、及び青色カラーフィルタＦＩＬＢは、行方向にこの順に繰り返し配列され、同一色のカラーフィルタＦＩＬが列方向に配列され、行方向及び列方向に隣り合うカラーフィルタＦＩＬの境界部分にブラックマトリクスＢＭ１が形成されている。各カラーフィルタＦＩＬに対応して、複数の画素ＰＩＸ１は、図３に示すように、赤色カラーフィルタＦＩＬＲに対応する赤色画素ＰＩＸＲと、緑色カラーフィルタＦＩＬＧに対応する緑色画素ＰＩＸＧと、青色カラーフィルタＦＩＬＢに対応する青色画素ＰＩＸＢと、を含んでいる。表示パネルＬＣＰ１では、赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ、及び青色画素ＰＩＸＢが行方向にこの順に繰り返し配列されており、列方向には同一色の画素ＰＩＸ１が配列されている。

【0030】

第１タイミングコントローラＴＣＯＮ１は、周知の構成を備えている。例えば第１タイミングコントローラＴＣＯＮ１は、画像処理部ＩＰＵから出力される第１画像データＤＡＴ１と第１制御信号ＣＳ１（クロック信号、垂直同期信号、水平同期信号等）とに基づいて、第１画像データＤＡ１と、第１ソースドライバＳＤ１及び第１ゲートドライバＧＤ１の駆動を制御するための各種タイミング信号（データスタートパルスＤＳＰ１、データクロックＤＣＫ１、ゲートスタートパルスＧＳＰ１、ゲートクロックＧＣＫ１）とを生成する（図３参照）。第１タイミングコントローラＴＣＯＮ１は、第１画像データＤＡ１と、データスタートパルスＤＳＰ１と、データクロックＤＣＫ１とを第１ソースドライバＳＤ１に出力し、ゲートスタートパルスＧＳＰ１とゲートクロックＧＣＫ１とを第１ゲートドライバＧＤ１に出力する。

【0031】

第１ソースドライバＳＤ１は、データスタートパルスＤＳＰ１及びデータクロックＤＣＫ１に基づいて、第１画像データＤＡ１に応じたデータ信号（データ電圧）をソース線ＳＬ１に出力する。第１ゲートドライバＧＤ１は、ゲートスタートパルスＧＳＰ１及びゲートクロックＧＣＫ１に基づいて、ゲート信号（ゲート電圧）をゲート線ＧＬ１に出力する。

【0032】

各ソース線ＳＬ１には、第１ソースドライバＳＤ１からデータ電圧が供給され、各ゲート線ＧＬ１には、第１ゲートドライバＧＤ１からゲート電圧が供給される。共通電極ＣＴには、コモンドライバ（図示せず）から共通電圧Ｖｃｏｍが供給される。ゲート電圧（ゲートオン電圧）がゲート線ＧＬ１に供給されると、ゲート線ＧＬ１に接続された薄膜トランジスタＴＦＴ１がオンし、薄膜トランジスタＴＦＴ１に接続されたソース線ＳＬを介して、データ電圧が画素電極ＰＸ１に供給される。画素電極ＰＸ１に供給されたデータ電圧と、共通電極ＣＴに供給された共通電圧Ｖｃｏｍとの差により電界が生じる。この電界により液晶を駆動してバックライトＢＬの光の透過率を制御することによって画像表示を行う。表示パネルＬＣＰ１では、赤色画素ＰＩＸＲ、緑色画素ＰＩＸＧ、及び青色画素ＰＩＸＢそれぞれの画素電極ＰＸ１に接続されたソース線ＳＬ１に、所望のデータ電圧を供給することにより、カラー画像表示が行われる。

【0033】

次に、図４及び図５を用いて、表示パネルＬＣＰ２の構成について説明する。図５に示すように、表示パネルＬＣＰ２は、バックライトＢＬ側に配置された薄膜トランジスタ基板ＴＦＴＢ２と、観察者側に配置され、薄膜トランジスタ基板ＴＦＴＢ２に対向する対向基板ＣＦ２と、薄膜トランジスタ基板ＴＦＴＢ２及び対向基板ＣＦ２の間に配置された液晶層ＬＣ２と、を含んでいる。表示パネルＬＣＰ２のバックライトＢＬ側には偏光板ＰＯＬ４が配置されており、観察者側には偏光板ＰＯＬ３が配置されている。表示パネルＬＣＰ１の偏光板ＰＯＬ２と、表示パネルＬＣＰ２の偏光板ＰＯＬ３との間には、接着層ＳＥＦＩＬが配置されている。

【0034】

薄膜トランジスタ基板ＴＦＴＢ２には、図４に示すように、列方向に延在する複数のソース線ＳＬ２と、行方向に延在する複数のゲート線ＧＬ２とが形成され、複数のソース線ＳＬ２と複数のゲート線ＧＬ２とのそれぞれの交差部近傍に薄膜トランジスタＴＦＴ２が形成されている。複数のソース線ＳＬ２は、複数のソース線ＳＬ２ａと、複数のソース線ＳＬ２ｂとを含んでいる。複数のソース線ＳＬ２ａは、行方向に等間隔で配置されており、複数のソース線ＳＬ２ｂは、行方向に等間隔で配置されている。ソース線ＳＬ２ａ及びソース線ＳＬ２ｂは、行方向に交互に配置されている。表示パネルＬＣＰ２において、表示の最小単位（ドット）、すなわち薄膜トランジスタＴＦＴ２に電気的に接続された画素電極ＰＸ２の駆動領域（ドット表示領域）が、１個の画素ＰＩＸ２として規定される。図４に示す例では、表示パネルＬＣＰ２を平面的に見て、隣り合うソース線ＳＬ２ａ，ＳＬ２ｂと隣り合う２本のゲート線ＧＬ２とにより囲まれた領域（画素領域）に、２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）が行方向に並んで配置されている。複数の画素ＰＩＸ２は、マトリクス状（行方向及び列方向）に配置されている。ソース線ＳＬ２ａと、該ソース線ＳＬ２ａから離間して配置されたソース線ＳＬ２ｂとの間には、画素領域が形成されて２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）が配置されている。一方、ソース線ＳＬ２ａと、該ソース線ＳＬ２ａに近接して配置されたソース線ＳＬ２ｂとの間には、画素領域が形成されていない。すなわち、ソース線ＳＬ２ａに隣り合う２本のソース線ＳＬ２ｂのうち、ソース線ＳＬ２ａから離間して配置されたソース線ＳＬ２ｂと、ソース線ＳＬ２ａと、の間には、画素領域が形成されて２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）（画素電極ＰＸ２）が配置されている。また、ソース線ＳＬ２ａに隣り合う２つのソース線ＳＬ２ｂのうち、ソース線ＳＬ２ａに近接して配置されたソース線ＳＬ２ｂと、ソース線ＳＬ２ａと、の間には、画素領域が形成されていない。複数のゲート線ＧＬ２は、列方向に等間隔で配置されている。薄膜トランジスタ基板ＴＦＴＢ２（図５参照）には、画素ＰＩＸ２ごとに画素電極ＰＸ２が形成されており、複数の画素ＰＩＸ２に共通する１個の共通電極ＣＴ（図８参照）が形成されている。薄膜トランジスタＴＦＴ２を構成するソース電極はソース線ＳＬ２に電気的に接続され、ドレイン電極ＤＤ（図７（ｂ）参照）はコンタクトホールを介して画素電極ＰＸ２に電気的に接続され、ゲート電極はゲート線ＧＬ２に電気的に接続されている。

【0035】

対向基板ＣＦ２（図５参照）には、光を透過する光透過部と、光の透過を遮断するブラックマトリクスＢＭ１（遮光部）（図９参照）とが形成されている。光透過部には、カラーフィルタＦＩＬ（着色層）が形成されておらず、例えばオーバーコート膜ＯＣが形成されている。

【0036】

第２タイミングコントローラＴＣＯＮ２は、周知の構成を備えている。例えば第２タイミングコントローラＴＣＯＮ２は、画像処理部ＩＰＵから出力される第２画像データＤＡＴ２と第２制御信号ＣＳ２（クロック信号、垂直同期信号、水平同期信号等）とに基づいて、第２画像データＤＡ２と、第２ソースドライバＳＤ２及び第２ゲートドライバＧＤ２の駆動を制御するための各種タイミング信号（データスタートパルスＤＳＰ２、データクロックＤＣＫ２、ゲートスタートパルスＧＳＰ２、ゲートクロックＧＣＫ２）とを生成する（図４参照）。第２タイミングコントローラＴＣＯＮ２は、第２画像データＤＡ２と、データスタートパルスＤＳＰ２と、データクロックＤＣＫ２とを第２ソースドライバＳＤ２に出力し、ゲートスタートパルスＧＳＰ２とゲートクロックＧＣＫ２とを第２ゲートドライバＧＤ２に出力する。

【0037】

第２ソースドライバＳＤ２は、データスタートパルスＤＳＰ２及びデータクロックＤＣＫ２に基づいて、第２画像データＤＡ２に応じたデータ電圧をソース線ＳＬ２に出力する。第２ゲートドライバＧＤ２は、ゲートスタートパルスＧＳＰ２及びゲートクロックＧＣＫ２に基づいて、ゲート電圧をゲート線ＧＬ２に出力する。

【0038】

各ソース線ＳＬ２には、第２ソースドライバＳＤ２からデータ電圧が供給され、各ゲート線ＧＬ２には、第２ゲートドライバＧＤ２からゲート電圧が供給される。共通電極ＣＴには、コモンドライバから共通電圧Ｖｃｏｍが供給される。ゲート電圧（ゲートオン電圧）がゲート線ＧＬに供給されると、ゲート線ＧＬ２に接続された薄膜トランジスタＴＦＴ２がオンし、薄膜トランジスタＴＦＴ２に接続されたソース線ＳＬ２を介して、データ電圧が画素電極ＰＸ２に供給される。画素電極ＰＸ２に供給されたデータ電圧と、共通電極ＣＴに供給された共通電圧Ｖｃｏｍとの差により電界が生じる。この電界により液晶を駆動してバックライトＢＬの光の透過率を制御することによって画像表示を行う。表示パネルＬＣＰ２では、各画素ＰＩＸ２の画素電極ＰＸ２に接続されたソース線ＳＬ２に、所望のデータ電圧を供給することにより、白黒画像表示が行われる。

【0039】

液晶表示装置ＬＣＤでは、表示パネルＬＣＰ１の単位面積当たりの画素ＰＩＸ１の数と、表示パネルＬＣＰ２の単位面積当たりの画素ＰＩＸ２の数とが等しくなっており、表示パネルＬＣＰ１及び表示パネルＬＣＰ２は互いに同一の解像度を有している。表示パネルＬＣＰ１の画素ＰＩＸ１と、表示パネルＬＣＰ２の画素ＰＩＸ２とは、平面視で互いに重畳するように配置されている。

【0040】

図６は、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＤＯＴ１と、表示パネルＬＣＰ２の画素グループＤＯＴ２との関係を示す平面図であり、図７は、図６に対応する画素グループＤＯＴ１，ＤＯＴ２の画素ＰＩＸ１，ＰＩＸ２の具体的な構成を示す平面図である。画素グループＤＯＴ１は、表示パネルＬＣＰ１の２個の画素ＰＩＸ１（図６に示す例では、１個の緑色画素ＰＩＸＧ及び１個の青色画素ＰＩＸＢ）から成り、画素グループＤＯＴ２は、表示パネルＬＣＰ２の１個の画素ＰＩＸ２ａ及び１個の画素ＰＩＸ２ｂから成る。尚、図６には、共通電極ＣＴ（図８参照）に接続される共通配線ＣＬ１，ＣＬ２と、液晶容量ＣＬＣとを示している。図７には、薄膜トランジスタＴＦＴ１，ＴＦＴ２を構成する半導体層ＳＩ（チャネル）とドレイン電極ＤＤとを示している。画素電極ＰＸ１，ＰＸ２にスリットが形成されてもよい。

【0041】

図６（ａ）に示すように、各画素ＰＩＸ１では、ソース線ＳＬ１が薄膜トランジスタＴＦＴ１のソース電極に接続されており、ゲート線ＧＬ１が薄膜トランジスタＴＦＴ１のゲート電極に接続されており、画素電極ＰＸ１（図７（ａ）参照）が薄膜トランジスタＴＦＴ１のドレイン電極ＤＤ（図７（ａ）参照）に接続されている。一方、図６（ｂ）に示すように、画素ＰＩＸ２ａでは、ソース線ＳＬ２ａが薄膜トランジスタＴＦＴ２ａのソース電極に接続されており、ゲート線ＧＬ２が薄膜トランジスタＴＦＴ２ａのゲート電極に接続されており、画素電極ＰＸ２ａ（図７（ｂ）参照）が薄膜トランジスタＴＦＴ２ａのドレイン電極ＤＤａ（図７（ｂ）参照）に接続されている。また画素ＰＩＸ２ｂでは、ソース線ＳＬ２ｂが薄膜トランジスタＴＦＴ２ｂのソース電極に接続されており、ゲート線ＧＬ２が薄膜トランジスタＴＦＴ２ｂのゲート電極に接続されており、画素電極が薄膜トランジスタＴＦＴ２ｂのドレイン電極ＤＤｂ（図７参照）に接続されている。

【0042】

図７に示すように、表示パネルＬＣＰ１のブラックマトリクスＢＭ１は、平面視でゲート線ＧＬ１及びソース線ＳＬ１の両方に重なるように行方向及び列方向に延在しており、格子状に形成されている。すなわち、表示パネルＬＣＰ１のブラックマトリクスＢＭ１は、平面視で、表示パネルＬＣＰ１の複数のゲート線ＧＬ１の各々に重なる複数の行ストライプ部分ＢＭ１ａと、平面視で、表示パネルＬＣＰ１の複数のソース線ＳＬ１の各々に重なる複数の列ストライプ部分ＢＭ１ｂとを含んでいる。また行ストライプ部分ＢＭ１ａはゲート線ＧＬ１の列方向の長さより長く、列ストライプ部分ＢＭ１ｂはソース線ＳＬ１の行方向の長さより長くなっている。一方、表示パネルＬＣＰ２のブラックマトリクスＢＭ２は、ゲート線ＧＬ２に重なるように行方向に延在しており、ストライプ状に形成されている。すなわち、表示パネルＬＣＰ２のブラックマトリクスＢＭ２は、平面視で、表示パネルＬＣＰ２の複数のゲート線ＧＬ２の各々に重なる複数の行ストライプ部分ＢＭ２ａを含んでいる。ブラックマトリクスＢＭ２は、平面視でソース線ＳＬ２全体を覆うような列方向に延在する部分を含まない。行ストライプ部分ＢＭ２ａは、ゲート線ＧＬ２の列方向の長さより長くなっている。また、図７に示すように、ブラックマトリクスＢＭ２の行ストライプ部分ＢＭ２ａの列方向の長さＬ２は、ブラックマトリクスＢＭ１の行ストライプ部分ＢＭ１ａの列方向の長さＬ１より短くなっている。

【0043】

図８は、図７の８−８´切断線における断面図であり、図９は、図７の９−９´切断線における断面図である。図８及び図９を用いて画素ＰＩＸ１，ＰＩＸ２の断面構造について説明する。

【0044】

表示パネルＬＣＰ１の画素ＰＩＸ１を構成する薄膜トランジスタ基板ＴＦＴＢ１（図５参照）では、透明基板ＳＵＢ２（ガラス基板）上にゲート線ＧＬ１（図９参照）が形成されており、ゲート線ＧＬ１を覆うようにゲート絶縁膜ＧＳＮが形成されている。ゲート絶縁膜ＧＳＮ上にソース線ＳＬ１（図８参照）が形成されており、ソース線ＳＬ１を覆うように保護膜ＰＡＳ及び有機膜ＯＰＡＳが形成されており、有機膜ＯＰＡＳ上に共通電極ＣＴが形成されており、共通電極ＣＴを覆うように保護膜ＵＰＡＳが形成されている。保護膜ＵＰＡＳ上に画素電極ＰＸ１が形成されており、画素電極ＰＸ１を覆うように配向膜（図示せず）が形成されている。画素電極ＰＸ１は、コンタクトホールを介してドレイン電極ＤＤ（図９参照）に電気的に接続されている。ソース線ＳＬ１は行方向に等間隔に配置されており、ゲート線ＧＬ１は列方向に等間隔に配置されている。対向基板ＣＦ１（図５参照）では、透明基板ＳＵＢ１（ガラス基板）上に、格子状のブラックマトリクスＢＭ１と、カラーフィルタＦＩＬ（赤色カラーフィルタＦＩＬＲ、緑色カラーフィルタＦＩＬＧ、及び青色カラーフィルタＦＩＬＢ）が形成されている。カラーフィルタＦＩＬの表面にはオーバーコート膜ＯＣが被覆されており、オーバーコート膜ＯＣ上に配向膜（図示せず）が形成されている。各カラーフィルタＦＩＬは、平面視で、隣り合うカラーフィルタＦＩＬの境界部分がソース線ＳＬ１に重なるように配置されている。

【0045】

表示パネルＬＣＰ２の画素ＰＩＸ２を構成する薄膜トランジスタ基板ＴＦＴＢ２（図５参照）では、透明基板ＳＵＢ４上にゲート線ＧＬ２（図９参照）が形成されており、ゲート線ＧＬ２を覆うようにゲート絶縁膜ＧＳＮが形成されている。ゲート絶縁膜ＧＳＮ上にソース線ＳＬ２ａ，ＳＬ２ｂ（図８参照）が形成されており、ソース線ＳＬ２ａ，ＳＬ２ｂを覆うように保護膜ＰＡＳ及び有機膜ＯＰＡＳが形成されており、有機膜ＯＰＡＳ上に共通電極ＣＴが形成されており、共通電極ＣＴを覆うように保護膜ＵＰＡＳが形成されている。保護膜ＵＰＡＳ上に画素電極ＰＸ２が形成されており、画素電極ＰＸ２を覆うように配向膜（図示せず）が形成されている。画素電極ＰＸ２は、コンタクトホールを介してドレイン電極ＤＤ（図９参照）に電気的に接続されている。図８において左側のソース線ＳＬ２ｂと右側のソース線ＳＬ２ａとは行方向に近接して配置されており、ゲート線ＧＬは列方向に等間隔に配置されている。対向基板ＣＦ２（図５参照）では、透明基板ＳＵＢ３上に、ストライプ状のブラックマトリクスＢＭ２（図９参照）が形成されており、ブラックマトリクスＢＭ２の開口部（光透過部）及びブラックマトリクスＢＭ２上にオーバーコート膜ＯＣが被覆されており、オーバーコート膜ＯＣ上に配向膜（図示せず）が形成されている。

【0046】

このように、表示パネルＬＣＰ２では、平面視で、画素電極ＰＸ２ａ（図７参照）に電気的に接続されたソース線ＳＬ２ａが、該画素電極ＰＸ２ａの左側に配置されており、画素電極ＰＸ２ｂ（図７参照）に電気的に接続されたソース線ＳＬ２ｂが、該画素電極ＰＸ２ｂの右側に配置されている。また、画素電極ＰＸ２ａの右側と画素電極ＰＸ２ｂの左側との間にはソース線ＳＬ２は配置されていない。

【0047】

実施形態１に係る液晶表示装置ＬＣＤでは、表示パネルＬＣＰ１の各画素ＰＩＸ１と、表示パネルＬＣＰ２の各画素ＰＩＸ２とが重畳して配置されている。上記構成において、図１０（ａ）に示すように例えば赤色の単色画像を表示する場合、表示パネルＬＣＰ１では赤色画素ＰＩＸＲをオン状態にし、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢをオフ状態にする。また、表示パネルＬＣＰ２では、赤色画素ＰＩＸＲに重畳する画素ＰＩＸ２をオン状態にし、緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢに重畳する画素ＰＩＸ２をオフ状態にする。この状態で、ＲＧＢ成分を含むバックライト光（白色）を照射すると、図１０（ｂ）に示すように赤色画素ＰＩＸＲからは本来の表示光（赤色）が出射される。また、緑色画素ＰＩＸＧでは、表示パネルＬＣＰ２の漏れ光（白色）が表示パネルＬＣＰ１に入射され、この漏れ光のうち赤色成分Ｒ及び青色成分Ｂは緑色カラーフィルタＦＩＬＧで遮光され、緑色成分Ｇは偏光板ＰＯＬ１で遮光される。また、青色画素ＰＩＸＢでは、表示パネルＬＣＰ２の漏れ光（白色）が表示パネルＬＣＰ１に入射され、この漏れ光のうち赤色成分Ｒ及び緑色成分Ｇは青色カラーフィルタＦＩＬＢで遮光され、青色成分Ｂは偏光板ＰＯＬ１で遮光される。

【0048】

このように、表示パネルＬＣＰ１の赤色画素ＰＩＸＲと、赤色画素ＰＩＸＲに重畳する表示パネルＬＣＰ２の画素ＰＩＸ２とが１対１の関係で配置されているため、互いに重畳する赤色画素ＰＩＸＲと画素ＰＩＸ２とのオン／オフを他の画素とは独立して制御することができる。このため、表示パネルＬＣＰ２で光漏れが生じたとしても、この漏れ光の各色成分（例えば緑色成分Ｇ、青色成分Ｂ）を表示パネルＬＣＰ１のカラーフィルタＦＩＬ及び偏光板ＰＯＬ１で遮光することができる。これにより、従来の構成と比較して、光漏れを低減することができるため、赤色画像の色再現性を向上させることができる。尚、上記構成では、表示パネルＬＣＰ１の各画素ＰＩＸ１と表示パネルＬＣＰ２の各画素ＰＩＸ２とが１対１の関係で配置されているため、互いに重畳する各画素ＰＩＸ１，ＰＩＸ２のオン／オフを独立して制御することができる。よって、赤色画像と同様に、緑色及び青色の単色画像の色再現性も向上させることができる。

【0049】

ここで、上記のように各画素ＰＩＸ１，ＰＩＸ２のオン／オフを独立して制御する方法として、表示パネルＬＣＰ２のソース線ＳＬ２、ブラックマトリクスＢＭ２、及び画素ＰＩＸ２の構成を、表示パネルＬＣＰ１と同一の構成とすることが考えられる。すなわち、表示パネルＬＣＰ２において、平面視で、ソース線ＳＬ２を隣り合う画素ＰＩＸ２の境界に１本ずつ配置し、ブラックマトリクスＢＭ２を各画素ＰＩＸ２の周囲を囲むようにマトリクス状に形成することが考えられる。

【0050】

しかし、この構成（以下、比較例とする。）では、局所的な輝度ムラあるいはモアレが発生し易くなるおそれがある。例えば、輝度ムラやモアレは、表示パネルＬＣＰ１と表示パネルＬＣＰ２とを貼り合わせる際に、互いに位置ずれが生じた場合に視認され易くなる。図６５及び図６６は、互いに重ね合わせて配置される２枚のパネルＡ，Ｂにおける、ブラックマトリクスと開口部との関係を模式的に示す図である。例えば、上記比較例に対応する構成例１（図６５参照）では、パネルＡとパネルＢとに位置ずれが生じた場合に、各画素において、パネルＡ及びパネルＢそれぞれのブラックマトリクスの位置が、左右方向、上下方向、又は回転方向に互いにずれることにより、画素の開口率が表示面内で不均一になり輝度ムラが視認され易くなる。また表示画面を斜め方向から視た場合に、上下のブラックマトリクスが幅広く見え、これにより周期的な輝度の明暗すなわちモアレが視認され易くなる。一方、構成例２（図６５参照）では、パネルＡとパネルＢとに位置ずれが生じた場合に、特に赤色画素及び青色画素において、パネルＡ及びパネルＢそれぞれのブラックマトリクスの位置が互いにずれることにより、赤色及び青色の単色画像を表示する際に輝度ムラは視認されるが、パネルＢでは、緑色画素及び赤色画素の境界と、緑色画素及び青色画素の境界に重なる部分にブラックマトリクスが形成されていないため、緑色画素については、輝度ムラあるいはモアレは軽減される。

【0051】

これに対して、実施形態１に係る液晶表示装置ＬＣＤに対応する構成例４（図６６参照）では、表示パネルＬＣＰ２（図６６のパネルＢに対応）のブラックマトリクスＢＭ２が、行方向に延在する部分から成り、ストライプ状に形成されており、列方向に延在する部分が省略されている。また、行方向に延在するブラックマトリクスＢＭ２（行ストライプ部分ＢＭ２ａ）の列方向の長さ（図７（ｂ）に示すＬ２）が、ブラックマトリクスＢＭ１の行ストライプ部分ＢＭ１ａの列方向の長さ（図７（ａ）に示すＬ１）より短くなっている。このため、表示パネルＬＣＰ１と表示パネルＬＣＰ２とに位置ずれが生じた場合でも、ブラックマトリクスＢＭ１，ＢＭ２の位置ずれによる影響が小さいため、輝度ムラ及びモアレが生じ難くなる。また、図６５の構成例１では各画素の開口率が低下するが、本実施形態１（図６６の構成例４）では、画素の開口率の低下を抑えることもできる。尚、本実施形態では、ブラックマトリクスＢＭ２が、ブラックマトリクスＢＭ１の列ストライプ部分ＢＭ１ｂより行方向の長さが短い列ストライプ部分を含んでもよい。この構成でも、図６５に示す構成例３と同様に、輝度ムラ及びモアレが生じ難くなる。

【0052】

図１１は、表示パネルＬＣＰ１及び表示パネルＬＣＰ２のドライバの構成を示す図である。表示パネルＬＣＰ１には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された６個のＴＣＰ（Tape Carrier Package）が接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。また表示パネルＬＣＰ１には、４個のゲートドライバＩＣ（ＧＩＣ）が実装されている。同様に、表示パネルＬＣＰ２には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された６個のＴＣＰが接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。また表示パネルＬＣＰ２には、４個のゲートドライバＩＣ（ＧＩＣ）が実装されている。

【0053】

［実施形態２］
本発明の実施形態２について、図面を用いて以下に説明する。なお、説明の便宜上、実施形態１において示した構成要素と構成要素には同一の符号を付し、その説明を省略する。また、実施形態１において定義した用語については特に断らない限り本実施形態においてもその定義に則って用いるものとする。なお、後述の各実施形態についても同様である。

【0054】

図１２は実施形態２に係る表示パネルＬＣＰ１の概略構成を示す平面図であり、図１３は実施形態２に係る表示パネルＬＣＰ２の概略構成を示す平面図である。実施形態２に係る表示パネルＬＣＰ１の構成は、実施形態１に係る表示パネルＬＣＰ１の構成と同一である。

【0055】

実施形態２に係る表示パネルＬＣＰ２では、図１３に示すように、複数のゲート線ＧＬ２は、複数のゲート線ＧＬ２ａと、複数のゲート線ＧＬ２ｂとを含んでいる、複数のゲート線ＧＬ２ａは、列方向に等間隔で配置されており、複数のゲート線ＧＬ２ｂは、列方向に等間隔で配置されている。ゲート線ＧＬ２ａ及びゲート線ＧＬ２ｂは、列方向に交互に配置されている。表示パネルＬＣＰ２を平面的に見て、隣り合うゲート線ＧＬ２ａ，ＧＬ２ｂと、隣り合う２本のソース線ＳＬ２とにより囲まれた領域（画素領域）に２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）が列方向に並んで配置されている。複数の画素ＰＩＸ２は、マトリクス状（行方向及び列方向）に配置されている。ゲート線ＧＬ２ａと、該ゲート線ＧＬ２ａから離間して配置されたゲート線ＧＬ２ｂとの間には、画素領域が形成されて２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）が配置されている。一方、ゲート線ＧＬ２ａと、該ゲート線ＧＬ２ａに近接して配置されたゲート線ＧＬ２ｂとの間には、画素領域が形成されていない。すなわち、ゲート線ＧＬ２ａに隣り合う２本のゲート線ＧＬ２ｂのうち、ゲート線ＧＬ２ａから離間して配置されたゲート線ＧＬ２ｂと、ゲート線ＧＬ２ａと、の間には、画素領域が形成されて２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）（画素電極ＰＸ２）が配置されている。また、ゲート線ＧＬ２ａに隣り合う２本のゲート線ＧＬ２ｂのうち、ゲート線ＧＬ２ａに近接して配置されたゲート線ＧＬ２ｂと、ゲート線ＧＬ２ａと、の間には、画素領域が形成されていない。複数のソース線ＳＬ２は、行方向に等間隔で配置されている。

【0056】

図１４は、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＤＯＴ１と、表示パネルＬＣＰ２の画素グループＤＯＴ２との関係を示す平面図であり、図１５は、図１４（ａ）に対応する画素グループＤＯＴ１の画素ＰＩＸ１の具体的な構成を示す平面図である。図１６は、図１４（ｂ）に対応する画素グループＤＯＴ２の画素ＰＩＸ２の具体的な構成を示す平面図である。画素グループＤＯＴ１は、表示パネルＬＣＰ１の２個の赤色画素ＰＩＸＲ、２個の緑色画素ＰＩＸＧ及び２個の青色画素ＰＩＸＢから成り、画素グループＤＯＴ２は、表示パネルＬＣＰ２の３個の画素ＰＩＸ２ａ及び３個の画素ＰＩＸ２ｂから成る。

【0057】

図１４（ｂ）に示すように、画素ＰＩＸ２ａでは、ソース線ＳＬ２が薄膜トランジスタＴＦＴ２ａのソース電極に接続されており、ゲート線ＧＬ２ａが薄膜トランジスタＴＦＴ２ａのゲート電極に接続されており、画素電極ＰＸ２ａ（図１６参照）が薄膜トランジスタＴＦＴ２ａのドレイン電極ＤＤａ（図１６参照）に接続されている。また画素ＰＩＸ２ｂでは、ソース線ＳＬ２が薄膜トランジスタＴＦＴ２ｂのソース電極に接続されており、ゲート線ＧＬ２ｂが薄膜トランジスタＴＦＴ２ｂのゲート電極に接続されており、画素電極ＰＸ２ｂ（図１６参照）が薄膜トランジスタＴＦＴ２ｂのドレイン電極ＤＤｂ（図１６参照）に接続されている。

【0058】

図１６に示すように、表示パネルＬＣＰ２のブラックマトリクスＢＭ２は、ゲート線ＧＬ２に重なるように行方向に延在しており、ストライプ状に形成されている。すなわち、表示パネルＬＣＰ２のブラックマトリクスＢＭ２は、平面視で、表示パネルＬＣＰ２のゲート線ＧＬ２に重なる複数の行ストライプ部分ＢＭ２ａを含んでいる。ブラックマトリクスＢＭ２は、平面視でソース線ＳＬ２全体を覆うような列方向に延在する部分を含まない。また、図１６に示すように、ブラックマトリクスＢＭ２の行ストライプ部分ＢＭ２ａの列方向の長さＬ２は、ゲート線ＧＬ２ａの列方向の長さとゲート線ＧＬ２ｂの列方向の長さとを合計した長さ（２本分のゲート線ＧＬ２の列方向の長さ）より長くなっている。また、ブラックマトリクスＢＭ２の行ストライプ部分ＢＭ２ａの列方向の長さＬ２は、ブラックマトリクスＢＭ１の行ストライプ部分ＢＭ１ａの列方向の長さＬ１より長くなっている。

【0059】

図１７は、図１５及び図１６の１７−１７´切断線における断面図であり、図１８は、図１５及び図１６の１８−１８´切断線における断面図である。図１７及び図１８を用いて画素ＰＩＸ１，ＰＩＸ２の断面構造について説明する。

【0060】

図１７に示すように、ソース線ＳＬ１，ＳＬ２はそれぞれ行方向に等間隔に配置されており、平面視で、ソース線ＳＬ１，ＳＬ２は互いに重畳するように配置されている。図１８に示すように、透明基板ＳＵＢ４上にゲート線ＧＬ２ａ，ＧＬ２ｂが形成されている。ゲート線ＧＬ２ａ，ＧＬ２ｂは近接して配置されており、一組のゲート線ＧＬ２ａ，ＧＬ２ｂは、平面視で、ブラックマトリクスＢＭ２の１本の行ストライプ部分ＢＭ２ａに重畳するように配置されている。表示パネルＬＣＰ２では、共通電極ＣＴ上に共通配線ＣＬが形成されている。共通配線ＣＬは、平面視で、行方向に延在し、ブラックマトリクスＢＭ１に重畳するように配置されている。尚、ブラックマトリクスＢＭ１の行ストライプ部分ＢＭ１ａの列方向の長さＬ１（図１５参照）は、共通配線ＣＬの列方向の長さＬ４（図１６参照）よりも長くなっている。

【0061】

このように、表示パネルＬＣＰ２では、平面視で、画素電極ＰＸ２ａ（図１６参照）に電気的に接続されたゲート線ＧＬ２ａが、該画素電極ＰＸ２ａの下側に配置されており、画素電極ＰＸ２ｂ（図１６参照）に電気的に接続されたゲート線ＧＬ２ｂが、該画素電極ＰＸ２ｂの上側に配置されている。また、画素電極ＰＸ２ａの上側と画素電極ＰＸ２ｂの下側との間にはゲート線ＧＬ２は配置されていない。

【0062】

実施形態２の構成によれば、実施形態１の構成と同様に、表示パネルＬＣＰ１の各画素ＰＩＸ１と表示パネルＬＣＰ２の各画素ＰＩＸ２とが１対１の関係で配置されているため、各画素ＰＩＸ１，ＰＩＸ２のオン／オフを独立して制御することができる。このため、従来の構成と比較して、光漏れを低減することができるため、各色の単色画像の色再現性を向上させることができる。また、輝度ムラの発生及び画素の開口率の低下を抑えることもできる。

【0063】

表示パネルＬＣＰ１及び表示パネルＬＣＰ２のドライバの構成は、図１１に示す構成と同一である。

【0064】

［実施形態３］
図１９は実施形態３に係る表示パネルＬＣＰ１の概略構成を示す平面図であり、図２０は実施形態３に係る表示パネルＬＣＰ２の概略構成を示す平面図である。実施形態３に係る表示パネルＬＣＰ１の構成は、実施形態１に係る表示パネルＬＣＰ１の構成と同一である。

【0065】

実施形態３に係る表示パネルＬＣＰ２は、概略的には、実施形態１に係る表示パネルＬＣＰ２と比較して、画素ＰＩＸ２ｂの大きさが異なっており、その他の構成は同一である。

【0066】

図２１は、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＤＯＴ１と、表示パネルＬＣＰ２の画素グループＤＯＴ２との関係を示す平面図であり、図２２は、図２１に対応する画素グループＤＯＴ１，ＤＯＴ２の画素ＰＩＸ１，ＰＩＸ２の具体的な構成を示す平面図である。画素グループＤＯＴ１は、表示パネルＬＣＰ１の１個の赤色画素ＰＩＸＲ、１個の緑色画素ＰＩＸＧ及び１個の青色画素ＰＩＸＢから成り、画素グループＤＯＴ２は、表示パネルＬＣＰ２の１個の画素ＰＩＸ２ａ及び１個の画素ＰＩＸ２ｂから成る。

【0067】

実施形態３に係る表示パネルＬＣＰ２は、単位面積当たりの画素ＰＩＸ２の数が、表示パネルＬＣＰ１の単位面積当たりの画素ＰＩＸ１の数より少なくなるように構成されている。具体的には、図２１及び図２２に示すように、表示パネルＬＣＰ１の１個の画素ＰＩＸ１（１個の赤色画素ＰＩＸＲ）と、表示パネルＬＣＰ２の１個の画素ＰＩＸ２ａとが、平面視で互いに重畳し、表示パネルＬＣＰ１の２個の画素ＰＩＸ１（１個の緑色画素ＰＩＸＧ及び１個の青色画素ＰＩＸＢ）と、表示パネルＬＣＰ２の１個の画素ＰＩＸ２ｂとが、平面視で互いに重畳するように構成されている。表示パネルＬＣＰ１の各画素ＰＩＸ１の面積（大きさ）が互いに等しい場合、表示パネルＬＣＰ２の画素ＰＩＸ２ａの面積は、表示パネルＬＣＰ１の１個の画素ＰＩＸ１の面積と等しく、表示パネルＬＣＰ２の画素ＰＩＸ２ｂの面積は、表示パネルＬＣＰ１の１個の画素ＰＩＸ１の面積の２倍となっている。また１個の画素ＰＩＸ２ｂの面積は、１個の緑色画素ＰＩＸＧの面積と１個の青色画素ＰＩＸＢの面積とを合計した面積に等しくなっている。

【0068】

図２１（ｂ）に示すように、画素ＰＩＸ２ａでは、ソース線ＳＬ２ａが薄膜トランジスタＴＦＴ２ａのソース電極に接続されており、ゲート線ＧＬ２が薄膜トランジスタＴＦＴ２ａのゲート電極に接続されており、画素電極ＰＸ２ａ（図２２（ｂ）参照）が薄膜トランジスタＴＦＴ２ａのドレイン電極ＤＤａ（図２２（ｂ）参照）に接続されている。また画素ＰＩＸ２ｂでは、ソース線ＳＬ２ｂが薄膜トランジスタＴＦＴ２ｂのソース電極に接続されており、ゲート線ＧＬ２が薄膜トランジスタＴＦＴ２ｂのゲート電極に接続されており、画素電極ＰＸ２ｂ（図２２（ｂ）参照）が薄膜トランジスタＴＦＴ２ｂのドレイン電極ＤＤｂ（図２２（ｂ）参照）に接続されている。また、図２２に示すように、ブラックマトリクスＢＭ２の行ストライプ部分ＢＭ２ａの列方向の長さＬ２は、ブラックマトリクスＢＭ１の行ストライプ部分ＢＭ１ａの列方向の長さＬ１より短くなっている。また、行ストライプ部分ＢＭ２ａにおける、薄膜トランジスタＴＦＴ２ａ，ＴＦＴ２ｂの間の領域（中央部分）の列方向の長さＬ３は、薄膜トランジスタＴＦＴ２ａ，ＴＦＴ２ｂを覆う部分の列方向の長さＬ２より短くなっている。

【0069】

図２３は、図２２の２３−２３´切断線における断面図であり、図２４は、図２２の２４−２４´切断線における断面図である。図２３及び図２４を用いて画素ＰＩＸ１，ＰＩＸ２の断面構造について説明する。

【0070】

図２３に示すように、透明基板ＳＵＢ４のゲート絶縁膜ＧＳＮ上にソース線ＳＬ２ａ，ＳＬ２ｂが形成されている。ソース線ＳＬ２ａ，ＳＬ２ｂは近接して配置されており、一組のソース線ＳＬ２ａ，ＳＬ２ｂの一部は、平面視で、ブラックマトリクスＢＭ１の１本の列ストライプ部分ＢＭ２ｂ（図２２（ａ）参照）に重畳するように配置されている。

【0071】

実施形態３の構成によれば、表示パネルＬＣＰ１の赤色画素ＰＩＸＲと表示パネルＬＣＰ２の画素ＰＩＸ２ａとが１対１の関係で配置されているため、互いに重畳する赤色画素ＰＩＸＲと画素ＰＩＸ２ａのオン／オフを他の画素とは独立して制御することができる。このため、赤色の単色画像を表示する際に、緑色成分Ｇ及び青色成分Ｂの光漏れを抑えることができる。よって、従来の構成と比較して、赤色画像の色再現性を向上させることができる。また、実施形態１と同様に、輝度ムラの発生及び画素の開口率の低下を抑えることもできる。

【0072】

図２５は、表示パネルＬＣＰ１及び表示パネルＬＣＰ２のドライバの構成を示す図である。表示パネルＬＣＰ１には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された６個のＴＣＰが接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。これに対して、表示パネルＬＣＰ２には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された４個のＴＣＰが接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。このように、表示パネルＬＣＰ１と比較して、表示パネルＬＣＰ２のソースドライバＩＣの数を削減することができるため、液晶表示装置ＬＣＤのコストを低減することができる。

【0073】

実施形態３に係る表示パネルＬＣＰ１は、白色画素を含んでもよい。この場合、表示パネルＬＣＰ２の１個の画素ＰＩＸ２ｂが、平面視で、１個の緑色画素ＰＩＸＧと１個の青色画素ＰＩＸＢと１個の白色画素とに重畳してもよい。

【0074】

［実施形態４］
図２６は実施形態４に係る表示パネルＬＣＰ１の概略構成を示す平面図であり、図２７は実施形態４に係る表示パネルＬＣＰ２の概略構成を示す平面図である。概略的には、実施形態４に係る表示パネルＬＣＰ１の構成は、実施形態３に係る表示パネルＬＣＰ２の構成（図２０参照）と同一であり、実施形態４に係る表示パネルＬＣＰ２の構成は、実施形態３に係る表示パネルＬＣＰ１の構成（図１９参照）と同一である。すなわち、実施形態４に係る液晶表示装置ＬＣＤでは、表示パネルＬＣＰ１が白黒画像を表示し、表示パネルＬＣＰ２がカラー画像を表示する。

【0075】

実施形態４に係る表示パネルＬＣＰ１では、図２６に示すように、平面的に見て、複数のソース線ＳＬ１は、複数のソース線ＳＬ１ａと、複数のソース線ＳＬ１ｂとを含んでいる。複数のソース線ＳＬ１ａは、行方向に等間隔で配置されており、複数のソース線ＳＬ１ｂは、行方向に等間隔で配置されている。ソース線ＳＬ１ａ及びソース線ＳＬ１ｂは、行方向に交互に配置されている。表示パネルＬＣＰ１を平面的に見て、隣り合うソース線ＳＬ１ａ，ＳＬ１ｂと隣り合う２本のゲート線ＧＬ１とにより囲まれた領域（画素領域）に、２個の画素ＰＩＸ１（ＰＩＸ１ａ，ＰＩＸ１ｂ）が行方向に並んで配置されている。複数の画素ＰＩＸ１は、マトリクス状（行方向及び列方向）に配置されている。ソース線ＳＬ１ａと、該ソース線ＳＬ１ａから離間して配置されたソース線ＳＬ１ｂとの間には、画素領域が形成されて２個の画素ＰＩＸ１（ＰＩＸ１ａ，ＰＩＸ１ｂ）が配置されている。一方、ソース線ＳＬ１ａと、該ソース線ＳＬ１ａに近接して配置されたソース線ＳＬ１ｂとの間には、画素領域が形成されていない。複数のゲート線ＧＬ１は、列方向に等間隔で配置されている。

【0076】

図２８に示すように、表示パネルＬＣＰ１の対向基板ＣＦ１には、光を透過する光透過部と、光の透過を遮断するブラックマトリクスＢＭ１とが形成されている。光透過部には、カラーフィルタＦＩＬが形成されておらず、例えばオーバーコート膜ＯＣが形成されている。また、表示パネルＬＣＰ２の対向基板ＣＦ２には、光透過部と、ブラックマトリクスＢＭ２とが形成されており、光透過部には、各画素ＰＩＸ１に対応して複数のカラーフィルタＦＩＬが形成されている。

【0077】

図２９は、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＤＯＴ１と、表示パネルＬＣＰ２の画素グループＤＯＴ２との関係を示す平面図であり、図３０は、図２９に対応する画素グループＤＯＴ１，ＤＯＴ２の画素ＰＩＸ１，ＰＩＸ２の具体的な構成を示す平面図である。画素グループＤＯＴ１は、表示パネルＬＣＰ１の１個の画素ＰＩＸ１ａ及び１個の画素ＰＩＸ１ｂから成り、画素グループＤＯＴ２は、表示パネルＬＣＰ２の１個の赤色画素ＰＩＸＲ、１個の緑色画素ＰＩＸＧ及び１個の青色画素ＰＩＸＢから成る。

【0078】

実施形態４に係る表示パネルＬＣＰ１は、単位面積当たりの画素ＰＩＸ１の数が、表示パネルＬＣＰ２の単位面積当たりの画素ＰＩＸ２の数より少なくなるように構成されている。具体的には、図２９及び図３０に示すように、表示パネルＬＣＰ１の１個の画素ＰＩＸ１ａと、表示パネルＬＣＰ２の１個の画素ＰＩＸ２（１個の赤色画素ＰＩＸＲ）とが、平面視で互いに重畳し、表示パネルＬＣＰ１の１個の画素ＰＩＸ１ｂと、表示パネルＬＣＰ２の２個の画素ＰＩＸ２（１個の緑色画素ＰＩＸＧ及び１個の青色画素ＰＩＸＢ）とが、平面視で互いに重畳するように構成されている。表示パネルＬＣＰ２の各画素ＰＩＸ２の面積（大きさ）が互いに等しい場合、表示パネルＬＣＰ１の画素ＰＩＸ１ａの面積は、表示パネルＬＣＰ２の１個の画素ＰＩＸ２の面積と等しく、表示パネルＬＣＰ１の画素ＰＩＸ１ｂの面積は、表示パネルＬＣＰ２の１個の画素ＰＩＸ２の面積の２倍となっている。また１個の画素ＰＩＸ１ｂの面積は、１個の緑色画素ＰＩＸＧの面積と１個の青色画素ＰＩＸＢの面積とを合計した面積に等しくなっている。

【0079】

図２９（ａ）に示すように、画素ＰＩＸ１ａでは、ソース線ＳＬ１ａが薄膜トランジスタＴＦＴ１ａのソース電極に接続されており、ゲート線ＧＬ１が薄膜トランジスタＴＦＴ１ａのゲート電極に接続されており、画素電極ＰＸ１ａ（図３０（ａ）参照）が薄膜トランジスタＴＦＴ１ａのドレイン電極ＤＤａ（図３０（ａ）参照）に接続されている。また画素ＰＩＸ１ｂでは、ソース線ＳＬ１ｂが薄膜トランジスタＴＦＴ１ｂのソース電極に接続されており、ゲート線ＧＬ１が薄膜トランジスタＴＦＴ１ｂのゲート電極に接続されており、画素電極ＰＸ１ｂ（図３０（ａ）参照）が薄膜トランジスタＴＦＴ１ｂのドレイン電極ＤＤｂ（図３０（ａ）参照）に接続されている。また、表示パネルＬＣＰ１のブラックマトリクスＢＭ１は、平面視で、表示パネルＬＣＰ１の複数のゲート線ＧＬ１の各々に重なる複数の行ストライプ部分ＢＭ１ａと、平面視で、表示パネルＬＣＰ１のソース線ＳＬ１，ＳＬ２に重なる複数の列ストライプ部分ＢＭ１ｂとを含んでいる。図３０に示すように、ブラックマトリクスＢＭ１の行ストライプ部分ＢＭ１ａの列方向の長さＬ１は、ブラックマトリクスＢＭ２の行ストライプ部分ＢＭ２ａの列方向の長さＬ２より長くなっている。またブラックマトリクスＢＭ１の列ストライプ部分ＢＭ１ｂの行方向の長さＷ１は、ブラックマトリクスＢＭ２の列ストライプ部分ＢＭ２ｂの行方向の長さＷ２より長くなっている。

【0080】

図３１は、図３０の３１−３１´切断線における断面図であり、図３２は、図３０の３２−３２´切断線における断面図である。図３１及び図３２を用いて画素ＰＩＸ１，ＰＩＸ２の断面構造について説明する。

【0081】

図３１に示すように、透明基板ＳＵＢ２のゲート絶縁膜ＧＳＮ上にソース線ＳＬ１ａ，ＳＬ１ｂが形成されている。ソース線ＳＬ１ａ，ＳＬ１ｂは近接して配置されており、一組のソース線ＳＬ１ａ，ＳＬ１ｂは、平面視で、ブラックマトリクスＢＭ１の１本の列ストライプ部分ＢＭ１ｂ（図３０（ａ）参照）に重畳するように配置されている。

【0082】

実施形態４の構成によれば、実施形態３の構成と同様に、表示パネルＬＣＰ１の画素ＰＩＸ１ａと表示パネルＬＣＰ２の赤色画素ＰＩＸＲとが１対１の関係で配置されているため、互いに重畳する画素ＰＩＸ１ａと赤色画素ＰＩＸＲのオン／オフを他の画素とは独立して制御することができる。このため、赤色の単色画像を表示する際に、緑色成分Ｇ及び青色成分Ｂの光漏れを抑えることができる。よって、従来の構成と比較して、赤色画像の色再現性を向上させることができる。

【0083】

また、実施形態４に係る液晶表示装置ＬＣＤでは、表示パネルＬＣＰ２のブラックマトリクスＢＭ２の行ストライプ部分ＢＭ２ａの列方向の長さＬ２（図３０参照）が、ブラックマトリクスＢＭ１の行ストライプ部分ＢＭ１ａの列方向の長さＬ１（図３０参照）より短くなっている。また、ブラックマトリクスＢＭ２の列ストライプ部分ＢＭ２ｂの行方向の長さＷ２（図３０参照）が、ブラックマトリクスＢＭ１の列ストライプ部分ＢＭ１ｂの行方向の長さＷ１（図３０参照）より短くなっている。実施形態４に係る表示パネルＬＣＰ１は、図６６の構成例５のパネルＢに対応し、実施形態４に係る表示パネルＬＣＰ２は、図６６の構成例５のパネルＡに対応する。上記構成によれば、構成例５に示すように、表示パネルＬＣＰ１と表示パネルＬＣＰ２とに位置ずれが生じた場合でも、ブラックマトリクスＢＭ１，ＢＭ２の位置ずれによる影響が小さいため、輝度ムラ及びモアレが生じ難くなる。よって、モアレの発生及び画素の開口率の低下を抑えることができる。

【0084】

図３３は、表示パネルＬＣＰ１及び表示パネルＬＣＰ２のドライバの構成を示す図である。表示パネルＬＣＰ１には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された４個のＴＣＰが接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。これに対して、表示パネルＬＣＰ２には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された６個のＴＣＰが接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。このように、表示パネルＬＣＰ２と比較して、表示パネルＬＣＰ１のソースドライバＩＣの数を削減することができるため、液晶表示装置ＬＣＤのコストを低減することができる。

【0085】

［実施形態５］
実施形態５に係る表示パネルＬＣＰ１の構成は、実施形態４に係る表示パネルＬＣＰ１の構成と同一である。実施形態５に係る表示パネルＬＣＰ２の構成は、実施形態４に係る表示パネルＬＣＰ２の構成と比較すると、ブラックマトリクスＢＭ２の構成が異なっており、それ以外の構成は同一である。

【0086】

図３４は、実施形態５に係る液晶表示装置ＬＣＤにおいて、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＤＯＴ１の画素ＰＩＸ１と、表示パネルＬＣＰ２の画素グループＤＯＴ２の画素ＰＩＸ２との具体的な構成を示す平面図である。図３５は、図３４の３５−３５´切断線における断面図である。図３４の３２−３２´切断線における断面構成は、図３２に示す断面構成と同一である。

【0087】

実施形態５に係る表示パネルＬＣＰ２のブラックマトリクスＢＭ２は、図３４に示すように、ゲート線ＧＬ２に重なるように行方向に延在しており、ストライプ状に形成されている。すなわち、表示パネルＬＣＰ２のブラックマトリクスＢＭ２は、平面視で、表示パネルＬＣＰ２の複数のゲート線ＧＬ２の各々に重なる複数の行ストライプ部分ＢＭ２ａを含み、ソース線ＳＬ２全体を覆うような列方向に延在する部分を含まない。またブラックマトリクスＢＭ２の行ストライプ部分ＢＭ２ａの列方向の長さＬ２は、ブラックマトリクスＢＭ１の行ストライプ部分ＢＭ１ａの列方向の長さＬ１より短くなっている。

【0088】

実施形態５の構成によれば、実施形態４と同様の効果を得ることができる。また、実施形態５の構成では、表示パネルＬＣＰ２のブラックマトリクスＢＭ２が列方向に形成されていないため、図６６の構成例４と同様に、輝度ムラ及びモアレの発生、及び、画素の開口率の低下を抑えることができる。

【0089】

［実施形態６］
図３６は実施形態６に係る表示パネルＬＣＰ１の概略構成を示す平面図であり、図３７は実施形態６に係る表示パネルＬＣＰ２の概略構成を示す平面図である。実施形態６に係る表示パネルＬＣＰ１の構成は、実施形態１に係る表示パネルＬＣＰ１の構成と同一である。

【0090】

実施形態６に係る表示パネルＬＣＰ２では、図３７に示すように、平面的に見て、複数のソース線ＳＬ２は、複数のソース線ＳＬ２ａと、複数のソース線ＳＬ２ｂとを含んでいる。複数のソース線ＳＬ２ａは、行方向に等間隔で配置されており、複数のソース線ＳＬ２ｂは、行方向に等間隔で配置されている。ソース線ＳＬ２ａ及びソース線ＳＬ２ｂは、行方向に交互に配置されている。表示パネルＬＣＰ２を平面的に見て、隣り合うソース線ＳＬ２ａ，ＳＬ２ｂと隣り合う２本のゲート線ＧＬ２とにより囲まれた領域（画素領域）に、２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）が行方向に並んで配置されている。複数の画素ＰＩＸ２は、マトリクス状（行方向及び列方向）に配置されている。ソース線ＳＬ２ａと、該ソース線ＳＬ２ａから離間して配置されたソース線ＳＬ２ｂとの間には、画素領域が形成されて２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）が配置されている。一方、ソース線ＳＬ２ａと、該ソース線ＳＬ２ａに近接して配置されたソース線ＳＬ２ｂとの間には、画素領域が形成されていない。複数のゲート線ＧＬ２は、列方向に等間隔で配置されている。表示パネルＬＣＰ２のゲート線ＧＬ２の本数は、表示パネルＬＣＰ１のゲート線ＧＬ１の本数の半分になっている。

【0091】

図３８は、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＤＯＴ１と、表示パネルＬＣＰ２の画素グループＤＯＴ２との関係を示す平面図である。図３９は、図３８（ａ）に対応する画素グループＤＯＴ１の画素ＰＩＸ１の具体的な構成を示す平面図であり、図４０は、図３８（ｂ）に対応する画素グループＤＯＴ２の画素ＰＩＸ２の具体的な構成を示す平面図である。画素グループＤＯＴ１は、表示パネルＬＣＰ１の２個の赤色画素ＰＩＸＲ、２個の緑色画素ＰＩＸＧ及び２個の青色画素ＰＩＸＢから成り、画素グループＤＯＴ２は、表示パネルＬＣＰ２の１個の画素ＰＩＸ２ａ及び１個の画素ＰＩＸ２ｂから成る。

【0092】

実施形態６に係る表示パネルＬＣＰ２は、単位面積当たりの画素ＰＩＸ２の数が、表示パネルＬＣＰ１の単位面積当たりの画素ＰＩＸ１の数より少なくなるように構成されている。具体的には、図３８及び図３９に示すように、表示パネルＬＣＰ１の２個の画素ＰＩＸ１（２個の赤色画素ＰＩＸＲ）と、表示パネルＬＣＰ２の１個の画素ＰＩＸ２ａとが、平面視で互いに重畳し、表示パネルＬＣＰ１の４個の画素ＰＩＸ１（２個の緑色画素ＰＩＸＧ及び２個の青色画素ＰＩＸＢ）と、表示パネルＬＣＰ２の１個の画素ＰＩＸ２ｂとが、平面視で互いに重畳するように構成されている。表示パネルＬＣＰ１の各画素ＰＩＸ１の面積（大きさ）が互いに等しい場合、表示パネルＬＣＰ２の画素ＰＩＸ２ａの面積は、表示パネルＬＣＰ１の１個の画素ＰＩＸ１の面積の２倍と等しく、表示パネルＬＣＰ２の画素ＰＩＸ２ｂの面積は、表示パネルＬＣＰ２の１個の画素ＰＩＸ１の面積の４倍と等しい。

【0093】

図３９及び図４０に示すように、ブラックマトリクスＢＭ２の行ストライプ部分ＢＭ２ａの列方向の長さＬ２は、ブラックマトリクスＢＭ１の行ストライプ部分ＢＭ１ａの列方向の長さＬ１より短くなっている。また、行ストライプ部分ＢＭ２ａにおける、薄膜トランジスタＴＦＴ２ａ，ＴＦＴ２ｂの間の領域（中央部分）の列方向の長さＬ３は、薄膜トランジスタＴＦＴ２ａ，ＴＦＴ２ｂを覆う部分の列方向の長さＬ２より短くなっている。

【0094】

図４１は、図３９及び図４０の４１−４１´切断線における断面図である。図３９及び図４０の２３−２３´切断線における断面構成は、図２３に示す断面構成と同一である。図４１に示すように、ゲート線ＧＬ２は、平面視でゲート線ＧＬ１に重畳するように配置され、共通配線ＣＬは、行方向に延在し、ブラックマトリクスＢＭ１に重畳するように配置されている。

【0095】

実施形態６の構成によれば、表示パネルＬＣＰ１の２個の赤色画素ＰＩＸＲと表示パネルＬＣＰ２の１個の画素ＰＩＸ２ａとが１対１の関係で配置されているため、互いに重畳する赤色画素ＰＩＸＲと画素ＰＩＸ２ａのオン／オフを他の画素とは独立して制御することができる。このため、赤色の単色画像を表示する際に、緑色成分Ｇ及び青色成分Ｂの光漏れを抑えることができる。よって、従来の構成と比較して、赤色画像の色再現性を向上させることができる。また、実施形態３の構成と比較して、ブラックマトリクスＢＭ２の行ストライプ部分ＢＭ２ａの本数が少ないため、輝度ムラ及びモアレの発生、及び、画素の開口率の低下をさらに抑えることができる。

【0096】

図４２は、表示パネルＬＣＰ１及び表示パネルＬＣＰ２のドライバの構成を示す図である。表示パネルＬＣＰ１には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された６個のＴＣＰが接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。これに対して、表示パネルＬＣＰ２には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された４個のＴＣＰが接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。また表示パネルＬＣＰ１には、４個のゲートドライバＩＣ（ＧＩＣ）が実装されているのに対して、表示パネルＬＣＰ２には、２個のゲートドライバＩＣ（ＧＩＣ）が実装されている。このように、表示パネルＬＣＰ１と比較して、表示パネルＬＣＰ２のソースドライバＩＣ及びゲートドライバＩＣの数を削減することができるため、液晶表示装置ＬＣＤのコストを低減することができる。

【0097】

［実施形態７］
図４３は実施形態７に係る表示パネルＬＣＰ２の概略構成を示す平面図である。実施形態７に係る表示パネルＬＣＰ１の構成は、実施形態３に係る表示パネルＬＣＰ１の構成（図１９参照）と同一である。

【0098】

実施形態７に係る表示パネルＬＣＰ２では、図４３に示すように、複数のゲート線ＧＬ２は、複数のゲート線ＧＬ２ａと、複数のゲート線ＧＬ２ｂとを含んでいる。複数のゲート線ＧＬ２ａは、列方向に等間隔で配置されており、複数のゲート線ＧＬ２ｂは、列方向に等間隔で配置されている。ゲート線ＧＬ２ａ及びゲート線ＧＬ２ｂは、列方向に交互に配置されている。表示パネルＬＣＰ２を平面的に見て、隣り合うゲート線ＧＬ２ａ，ＧＬ２ｂと、隣り合う２本のソース線ＳＬ２とにより囲まれた領域（画素領域）に、２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）が行方向に並んで配置されている。複数の画素ＰＩＸ２は、マトリクス状（行方向及び列方向）に配置されている。ゲート線ＧＬ２ａと、該ゲート線ＧＬ２ａから離間して配置されたゲート線ＧＬ２ｂとの間には、画素領域が形成されて２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）が配置されている。一方、ゲート線ＧＬ２ａと、該ゲート線ＧＬ２ａに近接して配置されたゲート線ＧＬ２ｂとの間には、画素領域が形成されていない。また、表示パネルＬＣＰ２のゲート線ＧＬ２の本数は、表示パネルＬＣＰ１のゲート線ＧＬ１の本数の２倍になっている。また、表示パネルＬＣＰ１のゲート線ＧＬ１と、表示パネルＬＣＰ２のゲート線ＧＬ２とは、平面視で互いに重畳するように配置されている。尚、表示パネルＬＣＰ１のゲート線ＧＬ１は、平面視で、表示パネルＬＣＰ２のゲート線ＧＬ２ａに重畳してもよいし、表示パネルＬＣＰ２のゲート線ＧＬ２ｂに重畳してもよいし、ゲート線ＧＬ２ａ，ＧＬ２ｂの間の領域に重畳してもよい。複数のソース線ＳＬ２は、行方向に等間隔で配置されている。

【0099】

図４４は、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＤＯＴ１と、表示パネルＬＣＰ２の画素グループＤＯＴ２との関係を示す平面図であり、図４５は、図４４に対応する画素グループＤＯＴ１，ＤＯＴ２の画素ＰＩＸ１，ＰＩＸ２の具体的な構成を示す平面図である。画素グループＤＯＴ１は、表示パネルＬＣＰ１の１個の赤色画素ＰＩＸＲ、１個の緑色画素ＰＩＸＧ及び１個の青色画素ＰＩＸＢから成り、画素グループＤＯＴ２は、表示パネルＬＣＰ２の１個の画素ＰＩＸ２ａ及び１個の画素ＰＩＸ２ｂから成る。

【0100】

平面視で、表示パネルＬＣＰ２の画素ＰＩＸ２ａは、表示パネルＬＣＰ１の赤色画素ＰＩＸＲに重畳し、表示パネルＬＣＰ２の画素ＰＩＸ２ｂは、表示パネルＬＣＰ１の緑色画素ＰＩＸＧ及び青色画素ＰＩＸＢに重畳している。

【0101】

図４４（ｂ）に示すように、画素ＰＩＸ２ａでは、ソース線ＳＬ２（ここでは、ソース線ＳＬ２ｓとする。）が薄膜トランジスタＴＦＴ２ａのソース電極に接続されており、ゲート線ＧＬ２ａが薄膜トランジスタＴＦＴ２ａのゲート電極に接続されており、画素電極ＰＸ２ａ（図４５（ｂ）参照）が薄膜トランジスタＴＦＴ２ａのドレイン電極ＤＤａ（図４５（ｂ）参照）に接続されている。また画素ＰＩＸ２ｂでは、ソース線ＳＬ２ｓの延伸部ＳＤ（図４５（ｂ）参照）が薄膜トランジスタＴＦＴ２ｂのソース電極に接続されており、ゲート線ＧＬ２ｂが薄膜トランジスタＴＦＴ２ｂのゲート電極に接続されており、画素電極ＰＸ２ｂ（図４５（ｂ）参照）が薄膜トランジスタＴＦＴ２ｂのドレイン電極ＤＤｂ（図４５（ｂ）参照）に接続されている。

【0102】

図４５に示すように、表示パネルＬＣＰ２のブラックマトリクスＢＭ２は、ゲート線ＧＬ２に重なるように行方向に延在しており、ストライプ状に形成されている。すなわち、表示パネルＬＣＰ２のブラックマトリクスＢＭ２は、平面視で、表示パネルＬＣＰ２のゲート線ＧＬ２に重なる複数の行ストライプ部分ＢＭ２ａを含んでいる。ブラックマトリクスＢＭ２は、平面視でソース線ＳＬ２全体を覆うような列方向に延在する部分を含まない。また、図４５に示すように、ブラックマトリクスＢＭ２の行ストライプ部分ＢＭ２ａの列方向の長さＬ２は、ゲート線ＧＬ２ａの列方向の長さとゲート線ＧＬ２ｂの列方向の長さとを合計した長さ（２本分のゲート線ＧＬ２の列方向の長さ）より長くなっている。また、ブラックマトリクスＢＭ２の行ストライプ部分ＢＭ２ａの列方向の長さＬ２は、ブラックマトリクスＢＭ１の行ストライプ部分ＢＭ１ａの列方向の長さＬ１より長くなっている。

【0103】

図４６は、図４５の４６−４６´切断線における断面図である。図４６に示すように、ソース線ＳＬ１，ＳＬ２はそれぞれ行方向に等間隔に配置されている。また平面視で、ソース線ＳＬ２は、青色画素ＰＩＸＢと赤色画素ＰＩＸＲとの境界部分に配置されている。

【0104】

このように、表示パネルＬＣＰ２では、平面視で、画素電極ＰＸ２ａ（図４５（ｂ）参照）に電気的に接続されたゲート線ＧＬ２ａが、該画素電極ＰＸ２ａの下側に配置されており、画素電極ＰＸ２ｂ（図４５（ｂ）参照）に電気的に接続されたゲート線ＧＬ２ｂが、該画素電極ＰＸ２ｂの上側に配置されている。また画素電極ＰＸ２ａ，ＰＸ２ｂは、同一のソース線ＳＬ２（図４５（ｂ）ではソース線ＳＬ２ｓ）に電気的に接続されている。上記構成では、表示パネルＬＣＰ２は、表示パネルＬＣＰ１におけるフレーム周波数（例えば６０Ｈｚ）の２倍のフレーム周波数（例えば１２０Ｈｚ）で駆動（２倍速駆動）を行う。

【0105】

実施形態７の構成によれば、実施形態３の構成と同様に、表示パネルＬＣＰ１の赤色画素ＰＩＸＲと表示パネルＬＣＰ２の画素ＰＩＸ２ａとが１対１の関係で配置されているため、互いに重畳する赤色画素ＰＩＸＲと画素ＰＩＸ２ａとのオン／オフを他の画素とは独立して制御することができる。このため、赤色の単色画像を表示する際に、緑色成分Ｇ及び青色成分Ｂの光漏れを抑えることができる。よって、従来の構成と比較して、赤色画像の色再現性を向上させることができる。また、輝度ムラ及びモアレの発生、及び、画素の開口率の低下を抑えることもできる。

【0106】

図４７は、表示パネルＬＣＰ１及び表示パネルＬＣＰ２のドライバの構成を示す図である。表示パネルＬＣＰ１には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された６個のＴＣＰが接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。これに対して、表示パネルＬＣＰ２には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された２個のＴＣＰが接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。また表示パネルＬＣＰ１には、４個のゲートドライバＩＣ（ＧＩＣ）が実装されているのに対して、表示パネルＬＣＰ２には、８個のゲートドライバＩＣ（ＧＩＣ）が実装されている。

【0107】

［実施形態８］
図４８は実施形態８に係る表示パネルＬＣＰ２の概略構成を示す平面図である。実施形態８に係る表示パネルＬＣＰ１の構成は、実施形態６に係る表示パネルＬＣＰ１の構成（図３６参照）と同一である。

【0108】

実施形態８に係る表示パネルＬＣＰ２では、図４８に示すように、複数のゲート線ＧＬ２は、複数のゲート線ＧＬ２ａと、複数のゲート線ＧＬ２ｂとを含んでいる。複数のゲート線ＧＬ２ａは、列方向に等間隔で配置されており、複数のゲート線ＧＬ２ｂは、列方向に等間隔で配置されている。ゲート線ＧＬ２ａ及びゲート線ＧＬ２ｂは、列方向に交互に配置されている。表示パネルＬＣＰ２を平面的に見て、隣り合うゲート線ＧＬ２ａ，ＧＬ２ｂと、隣り合う２本のソース線ＳＬ２とにより囲まれた領域（画素領域）に、２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）が行方向に並んで配置されている。複数の画素ＰＩＸ２は、マトリクス状（行方向及び列方向）に配置されている。ゲート線ＧＬ２ａと、該ゲート線ＧＬ２ａから離間して配置されたゲート線ＧＬ２ｂとの間には、画素領域が形成されて２個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ）が配置されている。一方、ゲート線ＧＬ２ａと、該ゲート線ＧＬ２ａに近接して配置されたゲート線ＧＬ２ｂとの間には、画素領域が形成されていない。複数のソース線ＳＬ２は、行方向に等間隔で配置されている。

【0109】

図４９は、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＤＯＴ１と、表示パネルＬＣＰ２の画素グループＤＯＴ２との関係を示す平面図であり、図５０は、図４９（ｂ）に対応する画素グループＤＯＴ２の画素ＰＩＸ２の具体的な構成を示す平面図である。尚、図４９（ａ）に対応する画素グループＤＯＴ１の画素ＰＩＸ１の具体的な構成は、図３９に示す構成と同一である。画素グループＤＯＴ１は、表示パネルＬＣＰ１の２個の赤色画素ＰＩＸＲ、２個の緑色画素ＰＩＸＧ及び２個の青色画素ＰＩＸＢから成り、画素グループＤＯＴ２は、表示パネルＬＣＰ２の１個の画素ＰＩＸ２ａ及び１個の画素ＰＩＸ２ｂから成る。

【0110】

平面視で、表示パネルＬＣＰ２の画素ＰＩＸ２ａは、表示パネルＬＣＰ１の２個の画素ＰＩＸ１（２個の赤色画素ＰＩＸＲ）に重畳し、表示パネルＬＣＰ２の画素ＰＩＸ２ｂは、表示パネルＬＣＰ１の４個の画素ＰＩＸ１（２個の緑色画素ＰＩＸＧ及び２個の青色画素ＰＩＸＢ）に重畳している。

【0111】

図４９（ｂ）に示すように、画素ＰＩＸ２ａでは、ソース線ＳＬ２（ここでは、ソース線ＳＬ２ｓとする。）が薄膜トランジスタＴＦＴ２ａのソース電極に接続されており、ゲート線ＧＬ２ａが薄膜トランジスタＴＦＴ２ａのゲート電極に接続されており、画素電極ＰＸ２ａ（図５０参照）が薄膜トランジスタＴＦＴ２ａのドレイン電極ＤＤａ（図５０参照）に接続されている。また画素ＰＩＸ２ｂでは、ソース線ＳＬ２ｓの延伸部ＳＤ（図５０参照）が薄膜トランジスタＴＦＴ２ｂのソース電極に接続されており、ゲート線ＧＬ２ｂが薄膜トランジスタＴＦＴ２ｂのゲート電極に接続されており、画素電極ＰＸ２ｂ（図５０参照）が薄膜トランジスタＴＦＴ２ｂのドレイン電極ＤＤｂ（図５０参照）に接続されている。

【0112】

図５０に示すように、表示パネルＬＣＰ２のブラックマトリクスＢＭ２は、ゲート線ＧＬ２に重なるように行方向に延在しており、ストライプ状に形成されている。すなわち、表示パネルＬＣＰ２のブラックマトリクスＢＭ２は、平面視で、表示パネルＬＣＰ２のゲート線ＧＬ２に重なる複数の行ストライプ部分ＢＭ２ａを含んでいる。ブラックマトリクスＢＭ２は、平面視でソース線ＳＬ２全体を覆うような列方向に延在する部分を含まない。また、図５０に示すように、ブラックマトリクスＢＭ２の行ストライプ部分ＢＭ２ａの列方向の長さＬ２は、ゲート線ＧＬ２ａの列方向の長さとゲート線ＧＬ２ｂの列方向の長さとを合計した長さ（２本分のゲート線ＧＬ２の列方向の長さ）より長くなっている。また、ブラックマトリクスＢＭ２の行ストライプ部分ＢＭ２ａの列方向の長さＬ２は、ブラックマトリクスＢＭ１の行ストライプ部分ＢＭ１ａの列方向の長さＬ１（図３９参照）より長くなっている。

【0113】

図５０の４６−４６´切断線における断面構成は、図４６に示す構成と同一である。

【0114】

このように、表示パネルＬＣＰ２では、平面視で、画素電極ＰＸ２ａ（図５０参照）に電気的に接続されたゲート線ＧＬ２ａが、該画素電極ＰＸ２ａの下側に配置されており、画素電極ＰＸ２ｂ（図５０参照）に電気的に接続されたゲート線ＧＬ２ｂが、該画素電極ＰＸ２ｂの上側に配置されている。また画素電極ＰＸ２ａ，ＰＸ２ｂは、同一のソース線ＳＬ２（図５０ではソース線ＳＬ２ｓ）に電気的に接続されている。上記構成では、表示パネルＬＣＰ２は、表示パネルＬＣＰ１におけるフレーム周波数（例えば６０Ｈｚ）の２倍のフレーム周波数（例えば１２０Ｈｚ）で駆動（２倍速駆動）を行う。また、表示パネルＬＣＰ２は、各ゲート線ＧＬ２の選択時間（書き込み時間）を、表示パネルＬＣＰ１における各ゲート線ＧＬ１の選択時間（１水平期間）の２倍（２Ｈ）とする。

【0115】

実施形態８の構成によれば、実施形態６の構成と同様に、表示パネルＬＣＰ１の２個の赤色画素ＰＩＸＲと表示パネルＬＣＰ２の１個の画素ＰＩＸ２ａとが１対１の関係で配置されているため、互いに重畳する赤色画素ＰＩＸＲと画素ＰＩＸ２ａのオン／オフを他の画素とは独立して制御することができる。このため、赤色の単色画像を表示する際に、緑色成分Ｇ及び青色成分Ｂの光漏れを抑えることができる。よって、従来の構成と比較して、赤色画像の色再現性を向上させることができる。また、実施形態６の構成と同様に、輝度ムラ及びモアレの発生、及び、画素の開口率の低下を抑えることができる。

【0116】

図５１は、表示パネルＬＣＰ１及び表示パネルＬＣＰ２のドライバの構成を示す図である。表示パネルＬＣＰ１には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された６個のＴＣＰが接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。これに対して、表示パネルＬＣＰ２には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された２個のＴＣＰが接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。このように、表示パネルＬＣＰ１と比較して、表示パネルＬＣＰ２のソースドライバＩＣの数を削減することができるため、液晶表示装置ＬＣＤのコストを低減することができる。

【0117】

［実施形態９］
図５２は実施形態９に係る表示パネルＬＣＰ１の概略構成を示す平面図であり、図５３は実施形態９に係る表示パネルＬＣＰ２の概略構成を示す平面図である。実施形態９に係る表示パネルＬＣＰ１の構成は、実施形態１に係る表示パネルＬＣＰ１の構成と同一である。

【0118】

実施形態９に係る表示パネルＬＣＰ２では、図５３に示すように、複数のゲート線ＧＬ２は、複数のゲート線ＧＬ２ａと、複数のゲート線ＧＬ２ｂとを含んでいる。複数のゲート線ＧＬ２ａは、列方向に等間隔で配置されており、複数のゲート線ＧＬ２ｂは、列方向に等間隔で配置されている。ゲート線ＧＬ２ａ及びゲート線ＧＬ２ｂは、列方向に交互に配置されている。複数のソース線ＳＬ２は、複数のソース線ＳＬ２ａと、複数のソース線ＳＬ２ｂと、複数のソース線ＳＬ２ｃとを含んでいる。ソース線ＳＬ２ａ，ＳＬ２ｂ，ＳＬ２ｃは、行方向にこの順に繰り返し配置されている。また、表示パネルＬＣＰ２を平面的に見て、隣り合うゲート線ＧＬ２ａ，ＧＬ２ｂと、隣り合うソース線ＳＬ２ａ，ＳＬ２ｂとにより囲まれた領域（画素領域）に、３個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ，ＰＩＸ２ｃ）が行方向に並んで配置されている。同様に、表示パネルＬＣＰ２を平面的に見て、隣り合うゲート線ＧＬ２ａ，ＧＬ２ｂと、隣り合うソース線ＳＬ２ｂ，ＳＬ２Ｃとにより囲まれた領域（画素領域）に、３個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ，ＰＩＸ２ｃ）が行方向に並んで配置されている。また、複数の画素ＰＩＸ２は、マトリクス状（行方向及び列方向）に配置されている。ゲート線ＧＬ２ａと、該ゲート線ＧＬ２ａから離間して配置されたゲート線ＧＬ２ｂとの間には、画素領域が形成されて３個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ，ＰＩＸ２ｃ）が配置されている。一方、ゲート線ＧＬ２ａと、該ゲート線ＧＬ２ａに近接して配置されたゲート線ＧＬ２ｂとの間には、画素領域が形成されていない。また、ソース線ＳＬ２ａと、該ソース線ＳＬ２ａから離間して配置されたソース線ＳＬ２ｂとの間には、画素領域が形成されて３個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ，ＰＩＸ２ｃ）が配置され、同様に、ソース線ＳＬ２ｂと、該ソース線ＳＬ２ｂから離間して配置されたソース線ＳＬ２ｃとの間には、画素領域が形成されて３個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ，ＰＩＸ２ｃ）が配置されている。一方、ソース線ＳＬ２ａと、該ソース線ＳＬ２ａに近接して配置されたソース線ＳＬ２ｃとの間には、画素領域が形成されていない。また、表示パネルＬＣＰ２のゲート線ＧＬ２の本数は、表示パネルＬＣＰ１のゲート線ＧＬ１の本数の２倍になっている。また、表示パネルＬＣＰ１のゲート線ＧＬ１と、表示パネルＬＣＰ２のゲート線ＧＬ２とは、平面視で互いに重畳するように配置されている。尚、表示パネルＬＣＰ１のゲート線ＧＬ１は、平面視で、表示パネルＬＣＰ２のゲート線ＧＬ２ａに重畳してもよいし、表示パネルＬＣＰ２のゲート線ＧＬ２ｂに重畳してもよいし、ゲート線ＧＬ２ａ，ＧＬ２ｂの間の領域に重畳してもよい。

【0119】

図５４は、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＤＯＴ１と、表示パネルＬＣＰ２の画素グループＤＯＴ２との関係を示す平面図である。画素グループＤＯＴ１は、表示パネルＬＣＰ１の２個の赤色画素ＰＩＸＲ、２個の緑色画素ＰＩＸＧ及び２個の青色画素ＰＩＸＢから成り、画素グループＤＯＴ２は、表示パネルＬＣＰ２の２個の画素ＰＩＸ２ａ、２個の画素ＰＩＸ２ｂ及び２個の画素ＰＩＸ２ｃから成る。以下では、説明の便宜上、図５４に示すように、画素グループＤＯＴ２のうちソース線ＳＬ２ａ，ＳＬ２ｂの間に配置された左側の３個の画素ＰＩＸ２をそれぞれ、画素ＰＩＸ２ａＬ，画素ＰＩＸ２ｂＬ，及び画素ＰＩＸ２ｃＬと称し、ソース線ＳＬ２ｂ，ＳＬ２ｃの間に配置された右側の３個の画素ＰＩＸ２をそれぞれ、画素ＰＩＸ２ａＲ，画素ＰＩＸ２ｂＲ，及び画素ＰＩＸ２ｃＲと称す。

【0120】

平面視で、表示パネルＬＣＰ２の画素ＰＩＸ２ａ（画素ＰＩＸ２ａＬ，ＰＩＸ２ａＲ）は、表示パネルＬＣＰ１の赤色画素ＰＩＸＲに重畳し、表示パネルＬＣＰ２の画素ＰＩＸ２ｂ（画素ＰＩＸ２ｂＬ，ＰＩＸ２ｂＲ）は、表示パネルＬＣＰ１の緑色画素ＰＩＸＧに重畳し、表示パネルＬＣＰ２の画素ＰＩＸ２ｃ（画素ＰＩＸ２ｃＬ，ＰＩＸ２ｃＲ）は、表示パネルＬＣＰ１の青色画素ＰＩＸＢに重畳している。

【0121】

図５４（ｂ）に示すように、画素ＰＩＸ２ａＬでは、ソース線ＳＬ２ａが薄膜トランジスタＴＦＴ２ａＬのソース電極に接続されており、ゲート線ＧＬ２ａが薄膜トランジスタＴＦＴ２ａＬのゲート電極に接続されており、画素電極ＰＸ２ａＬが薄膜トランジスタＴＦＴ２ａＬのドレイン電極に接続されている。画素ＰＩＸ２ｂＬでは、ソース線ＳＬ２ａが薄膜トランジスタＴＦＴ２ｂＬのソース電極に接続されており、ゲート線ＧＬ２ｂが薄膜トランジスタＴＦＴ２ｂＬのゲート電極に接続されており、画素電極ＰＸ２ｂＬが薄膜トランジスタＴＦＴ２ｂＬのドレイン電極に接続されている。画素ＰＩＸ２ｃＬでは、ソース線ＳＬ２ｂが薄膜トランジスタＴＦＴ２ｃＬのソース電極に接続されており、ゲート線ＧＬ２ｂが薄膜トランジスタＴＦＴ２ｃＬのゲート電極に接続されており、画素電極ＰＸ２ｃＬが薄膜トランジスタＴＦＴ２ｃＬのドレイン電極に接続されている。

【0122】

画素ＰＩＸ２ａＲでは、ソース線ＳＬ２ｂが薄膜トランジスタＴＦＴ２ａＲのソース電極に接続されており、ゲート線ＧＬ２ａが薄膜トランジスタＴＦＴ２ａＲのゲート電極に接続されており、画素電極ＰＸ２ａＲが薄膜トランジスタＴＦＴ２ａＲのドレイン電極に接続されている。画素ＰＩＸ２ｂＲでは、ソース線ＳＬ２ｃが薄膜トランジスタＴＦＴ２ｂＲのソース電極に接続されており、ゲート線ＧＬ２ｂが薄膜トランジスタＴＦＴ２ｂＲのゲート電極に接続されており、画素電極ＰＸ２ｂＲが薄膜トランジスタＴＦＴ２ｂＲのドレイン電極に接続されている。画素ＰＩＸ２ｃＲでは、ソース線ＳＬ２ｃが薄膜トランジスタＴＦＴ２ｃＲのソース電極に接続されており、ゲート線ＧＬ２ａが薄膜トランジスタＴＦＴ２ｃＲのゲート電極に接続されており、画素電極ＰＸ２ｃＲが薄膜トランジスタＴＦＴ２ｃＲのドレイン電極に接続されている。表示パネルＬＣＰ２では、画素グループＤＯＴ２がマトリクス状（行方向及び列方向）に複数配置されている。

【0123】

表示パネルＬＣＰ２のブラックマトリクスＢＭ２は、実施形態７の構成（図４５（ｂ）参照）と同様に、ゲート線ＧＬ２に重なるように行方向に延在しており、ストライプ状に形成されている。上記構成では、表示パネルＬＣＰ２は、表示パネルＬＣＰ１におけるフレーム周波数（例えば６０Ｈｚ）の２倍のフレーム周波数（例えば１２０Ｈｚ）で駆動（２倍速駆動）を行う。

【0124】

実施形態９の構成によれば、実施形態１の構成と同様に、表示パネルＬＣＰ１の各画素ＰＩＸ１と表示パネルＬＣＰ２の各画素ＰＩＸ２とが１対１の関係で配置されているため、互いに重畳する各画素ＰＩＸ１，ＰＩＸ２のオン／オフを独立して制御することができる。このため、従来の構成と比較して、光漏れを低減することができるため、各色の単色画像の色再現性を向上させることができる。また、輝度ムラ及びモアレの発生、及び、画素の開口率の低下を抑えることもできる。

【0125】

図５５は、表示パネルＬＣＰ１及び表示パネルＬＣＰ２のドライバの構成を示す図である。表示パネルＬＣＰ１には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された６個のＴＣＰが接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。これに対して、表示パネルＬＣＰ２には、それぞれにソースドライバＩＣ（ＳＩＣ）が実装された３個のＴＣＰが接続されており、各ＴＣＰがソースプリント基板ＳＫＩＢに接続されている。また表示パネルＬＣＰ１には、４個のゲートドライバＩＣ（ＧＩＣ）が実装されているのに対して、表示パネルＬＣＰ２には、８個のゲートドライバＩＣ（ＧＩＣ）が実装されている。

【0126】

［実施形態１０］
図５６は実施形態１０に係る表示パネルＬＣＰ１の概略構成を示す平面図であり、図５７は実施形態１０に係る表示パネルＬＣＰ２の概略構成を示す平面図である。実施形態１０に係る液晶表示装置ＬＣＤでは、概略的には、表示パネルＬＣＰ１は、実施形態９に係る表示パネルＬＣＰ１（図５２参照）において、青色画素ＰＩＸＢと赤色画素ＰＩＸＲとの間に白色画素ＰＩＸＷが追加された構成を有し、表示パネルＣＬＰ２は、実施形態９に係る表示パネルＬＣＰ２（図５３参照）において、白色画素ＰＩＸＷに重畳する画素ＰＩＸ２ｄが追加された構成を有している。

【0127】

また、実施形態１０に係る表示パネルＬＣＰ２では、複数のソース線ＳＬ２は、複数のソース線ＳＬ２ａと、複数のソース線ＳＬ２ｂとを含んでいる。複数のソース線ＳＬ２ａは、行方向に等間隔で配置されており、複数のソース線ＳＬ２ｂは、行方向に等間隔で配置されている。ソース線ＳＬ２ａ，ＳＬ２ｂは、行方向に交互に配置されている。表示パネルＬＣＰ２を平面的に見て、隣り合うゲート線ＧＬ２ａ，ＧＬ２ｂと、隣り合うソース線ＳＬ２ａ，ＳＬ２ｂとにより囲まれた領域（画素領域）に、４個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ，ＰＩＸ２ｃ，ＰＩＸ２ｄ）が行方向に並んで配置されている。複数の画素ＰＩＸ２は、マトリクス状（行方向及び列方向）に配置されている。ゲート線ＧＬ２ａと、該ゲート線ＧＬ２ａから離間して配置されたゲート線ＧＬ２ｂとの間には、画素領域が形成されて４個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ，ＰＩＸ２ｃ，ＰＩＸ２ｄ）が配置されている。一方、ゲート線ＧＬ２ａと、該ゲート線ＧＬ２ａに近接して配置されたゲート線ＧＬ２ｂとの間には、画素領域が形成されていない。また、ソース線ＳＬ２ａと、該ソース線ＳＬ２ａから離間して配置されたソース線ＳＬ２ｂとの間には、画素領域が形成されて４個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ，ＰＩＸ２ｃ，ＰＩＸ２ｄ）が配置されている。一方、ソース線ＳＬ２ａと、該ソース線ＳＬ２ａに近接して配置されたソース線ＳＬ２ｂとの間には、画素領域が形成されていない。

【0128】

図５８は、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＤＯＴ１と、表示パネルＬＣＰ２の画素グループＤＯＴ２との関係を示す平面図である。画素グループＤＯＴ１は、表示パネルＬＣＰ１の１個の赤色画素ＰＩＸＲ、１個の緑色画素ＰＩＸＧ、１個の青色画素ＰＩＸＢ、及び１個の白色画素ＰＩＸＷから成り、画素グループＤＯＴ２は、表示パネルＬＣＰ２の１個の画素ＰＩＸ２ａ、１個の画素ＰＩＸ２ｂ、１個の画素ＰＩＸ２ｃ、及び１個の画素ＰＩＸ２ｄから成る。

【0129】

平面視で、表示パネルＬＣＰ２の画素ＰＩＸ２ａは、表示パネルＬＣＰ１の赤色画素ＰＩＸＲに重畳し、表示パネルＬＣＰ２の画素ＰＩＸ２ｂは、表示パネルＬＣＰ１の緑色画素ＰＩＸＧに重畳し、表示パネルＬＣＰ２の画素ＰＩＸ２ｃは、表示パネルＬＣＰ１の青色画素ＰＩＸＢに重畳し、表示パネルＬＣＰ２の画素ＰＩＸ２ｄは、表示パネルＬＣＰ１の白色画素ＰＩＸＷに重畳している。

【0130】

図５８（ｂ）に示すように、画素ＰＩＸ２ａでは、ソース線ＳＬ２ａが薄膜トランジスタＴＦＴ２ａのソース電極に接続されており、ゲート線ＧＬ２ａが薄膜トランジスタＴＦＴ２ａのゲート電極に接続されており、画素電極ＰＸ２ａが薄膜トランジスタＴＦＴ２ａのドレイン電極に接続されている。画素ＰＩＸ２ｂでは、ソース線ＳＬ２ａが薄膜トランジスタＴＦＴ２ｂのソース電極に接続されており、ゲート線ＧＬ２ｂが薄膜トランジスタＴＦＴ２ｂのゲート電極に接続されており、画素電極ＰＸ２ｂが薄膜トランジスタＴＦＴ２ｂのドレイン電極に接続されている。画素ＰＩＸ２ｃでは、ソース線ＳＬ２ｂが薄膜トランジスタＴＦＴ２ｃのソース電極に接続されており、ゲート線ＧＬ２ｂが薄膜トランジスタＴＦＴ２ｃのゲート電極に接続されており、画素電極ＰＸ２ｃが薄膜トランジスタＴＦＴ２ｃのドレイン電極に接続されている。画素ＰＩＸ２ｄでは、ソース線ＳＬ２ｂが薄膜トランジスタＴＦＴ２ｄのソース電極に接続されており、ゲート線ＧＬ２ａが薄膜トランジスタＴＦＴ２ｄのゲート電極に接続されており、画素電極ＰＸ２ｄが薄膜トランジスタＴＦＴ２ｄのドレイン電極に接続されている。

【0131】

表示パネルＬＣＰ２のブラックマトリクスＢＭ２は、実施形態７の構成（図４５（ｂ）参照）と同様に、ゲート線ＧＬ２に重なるように行方向に延在しており、ストライプ状に形成されている。上記構成では、表示パネルＬＣＰ２は、表示パネルＬＣＰ１におけるフレーム周波数（例えば６０Ｈｚ）の２倍のフレーム周波数（例えば１２０Ｈｚ）で駆動（２倍速駆動）を行う。

【0132】

実施形態１０の構成によれば、実施形態１の構成と同様に、表示パネルＬＣＰ１の各画素ＰＩＸ１と表示パネルＬＣＰ２の各画素ＰＩＸ２とが１対１の関係で配置されているため、互いに重畳する各画素ＰＩＸ１，ＰＩＸ２のオン／オフを独立して制御することができる。このため、従来の構成と比較して、光漏れを低減することができるため、各色の単色画像の色再現性を向上させることができる。また、輝度ムラ及びモアレの発生、及び、画素の開口率の低下を抑えることもできる。

【0133】

表示パネルＬＣＰ１及び表示パネルＬＣＰ２のドライバの構成は、図５５に示す構成と同一である。

【0134】

［実施形態１１］
図５９は実施形態１１に係る表示パネルＬＣＰ１の概略構成を示す平面図であり、図６０は実施形態１１に係る表示パネルＬＣＰ２の概略構成を示す平面図である。

【0135】

図５９に示すように、実施形態１１に係る表示パネルＬＣＰ１は、複数の赤色画素ＰＩＸＲと、複数の緑色画素ＰＩＸＧと、複数の青色画素ＰＩＸＢと、複数の白色画素ＰＩＸＷとを含んでいる。例えば、第ｎ行目には、行方向に赤色画素ＰＩＸＲと緑色画素ＰＩＸＧとが交互に並んで配置されており、第（ｎ＋１）行目には、行方向に青色画素ＰＩＸＢと白色画素ＰＩＸＷとが交互に並んで配置されている。また第ｍ列目には、列方向に赤色画素ＰＩＸＲと青色画素ＰＩＸＢとが交互に並んで配置されており、第（ｍ＋１）列目には、列方向に緑色画素ＰＩＸＧと白色画素ＰＩＸＷとが交互に並んで配置されている。

【0136】

図６０に示すように、実施形態１１に係る表示パネルＬＣＰ２は、複数の画素ＰＩＸ２ａと、複数の画素ＰＩＸ２ｂと、複数の画素ＰＩＸ２ｃと、複数の画素ＰＩＸ２ｄとを含んでいる。例えば、第ｎ行目には、行方向に画素ＰＩＸ２ａと画素ＰＩＸ２ｂとが交互に並んで配置されており、第（ｎ＋１）行目には、行方向に画素ＰＩＸ２ｃと画素ＰＩＸ２ｄとが交互に並んで配置されている。また第ｍ列目には、列方向に画素ＰＩＸ２ａと画素ＰＩＸ２ｃとが交互に並んで配置されており、第（ｍ＋１）列目には、列方向に画素ＰＩＸ２ｂと画素ＰＩＸ２ｄとが交互に並んで配置されている。

【0137】

実施形態１１に係る表示パネルＬＣＰ２では、複数のゲート線ＧＬ２は、複数のゲート線ＧＬ２ａと、複数のゲート線ＧＬ２ｂとを含んでいる。複数のゲート線ＧＬ２ａは、列方向に等間隔で配置されており、複数のゲート線ＧＬ２ｂは、列方向に等間隔で配置されている。ゲート線ＧＬ２ａ及びゲート線ＧＬ２ｂは、列方向に交互に配置されている。複数のソース線ＳＬ２は、複数のソース線ＳＬ２ａと、複数のソース線ＳＬ２ｂとを含んでいる。複数のソース線ＳＬ２ａは、行方向に等間隔で配置されており、複数のソース線ＳＬ２ｂは、行方向に等間隔で配置されている。ソース線ＳＬ２ａ，ＳＬ２ｂは、行方向に交互に配置されている。表示パネルＬＣＰ２を平面的に見て、隣り合うゲート線ＧＬ２ａ，ＧＬ２ｂと、隣り合うソース線ＳＬ２ａ，ＳＬ２ｂとにより囲まれた領域（画素領域）に、４個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ，ＰＩＸ２ｃ，ＰＩＸ２ｄ）がマトリクス状に並んで配置されている。ゲート線ＧＬ２ａと、該ゲート線ＧＬ２ａから離間して配置されたゲート線ＧＬ２ｂとの間には、画素領域が形成されて４個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ，ＰＩＸ２ｃ，ＰＩＸ２ｄ）が配置されている。一方、ゲート線ＧＬ２ａと、該ゲート線ＧＬ２ａに近接して配置されたゲート線ＧＬ２ｂとの間には、画素領域が形成されていない。また、ソース線ＳＬ２ａと、該ソース線ＳＬ２ａから離間して配置されたソース線ＳＬ２ｂとの間には、画素領域が形成されて４個の画素ＰＩＸ２（ＰＩＸ２ａ，ＰＩＸ２ｂ，ＰＩＸ２ｃ，ＰＩＸ２ｄ）が配置されている。一方、ソース線ＳＬ２ａと、該ソース線ＳＬ２ａに近接して配置されたソース線ＳＬ２ｂとの間には、画素領域が形成されていない。

【0138】

図６１は、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＤＯＴ１と、表示パネルＬＣＰ２の画素グループＤＯＴ２との関係を示す平面図である。画素グループＤＯＴ１は、表示パネルＬＣＰ１の１個の赤色画素ＰＩＸＲ、１個の緑色画素ＰＩＸＧ、１個の青色画素ＰＩＸＢ、及び１個の白色画素ＰＩＸＷから成り、画素グループＤＯＴ２は、表示パネルＬＣＰ２の１個の画素ＰＩＸ２ａ、１個の画素ＰＩＸ２ｂ、１個の画素ＰＩＸ２ｃ、及び１個の画素ＰＩＸ２ｄから成る。

【0139】

平面視で、表示パネルＬＣＰ２の画素ＰＩＸ２ａは、表示パネルＬＣＰ１の赤色画素ＰＩＸＲに重畳し、表示パネルＬＣＰ２の画素ＰＩＸ２ｂは、表示パネルＬＣＰ１の緑色画素ＰＩＸＧに重畳し、表示パネルＬＣＰ２の画素ＰＩＸ２ｃは、表示パネルＬＣＰ１の青色画素ＰＩＸＢに重畳し、表示パネルＬＣＰ２の画素ＰＩＸ２ｄは、表示パネルＬＣＰ１の白色画素ＰＩＸＷに重畳している。

【0140】

図６１（ｂ）に示すように、画素ＰＩＸ２ａでは、ソース線ＳＬ２ａが薄膜トランジスタＴＦＴ２ａのソース電極に接続されており、ゲート線ＧＬ２ａが薄膜トランジスタＴＦＴ２ａのゲート電極に接続されており、画素電極ＰＸ２ａが薄膜トランジスタＴＦＴ２ａのドレイン電極に接続されている。画素ＰＩＸ２ｂでは、ソース線ＳＬ２ｂが薄膜トランジスタＴＦＴ２ｂのソース電極に接続されており、ゲート線ＧＬ２ａが薄膜トランジスタＴＦＴ２ｂのゲート電極に接続されており、画素電極ＰＸ２ｂが薄膜トランジスタＴＦＴ２ｂのドレイン電極に接続されている。画素ＰＩＸ２ｃでは、ソース線ＳＬ２ａが薄膜トランジスタＴＦＴ２ｃのソース電極に接続されており、ゲート線ＧＬ２ｂが薄膜トランジスタＴＦＴ２ｃのゲート電極に接続されており、画素電極ＰＸ２ｃが薄膜トランジスタＴＦＴ２ｃのドレイン電極に接続されている。画素ＰＩＸ２ｄでは、ソース線ＳＬ２ｂが薄膜トランジスタＴＦＴ２ｄのソース電極に接続されており、ゲート線ＧＬ２ｂが薄膜トランジスタＴＦＴ２ｄのゲート電極に接続されており、画素電極ＰＸ２ｄが薄膜トランジスタＴＦＴ２ｄのドレイン電極に接続されている。

【0141】

表示パネルＬＣＰ２のブラックマトリクスＢＭ２は、実施形態８の構成（図５０参照）と同様に、ゲート線ＧＬ２に重なるように行方向に延在しており、ストライプ状に形成されている。

【0142】

実施形態１１の構成によれば、実施形態１の構成と同様に、表示パネルＬＣＰ１の各画素ＰＩＸ１と表示パネルＬＣＰ２の各画素ＰＩＸ２とが１対１の関係で配置されているため、互いに重畳する各画素ＰＩＸ１，ＰＩＸ２のオン／オフを独立して制御することができる。このため、従来の構成と比較して、光漏れを低減することができるため、各色の単色画像の色再現性を向上させることができる。また、輝度ムラ及びモアレの発生、及び、画素の開口率の低下を抑えることもできる。

【0143】

表示パネルＬＣＰ１及び表示パネルＬＣＰ２のドライバの構成は、図１１に示す構成と同一である。

【0144】

［実施形態１２］
実施形態１２に係る表示パネルＬＣＰ１の構成は、実施形態３に係る表示パネルＬＣＰ１の構成（図１９参照）と同一である。実施形態１２に係る表示パネルＬＣＰ２の構成は、実施形態３に係る表示パネルＬＣＰ２の構成（図２０参照）と比較すると、液晶ＬＣＢの材料が異なっており、それ以外の構成は同一である。

【0145】

図６２は、実施形態１２に係る液晶表示装置ＬＣＤにおいて、平面視で互いに重なり合う、表示パネルＬＣＰ１の画素グループＤＯＴ１の画素ＰＩＸ１と、表示パネルＬＣＰ２の画素グループＤＯＴ２の画素ＰＩＸ２との具体的な構成を示す平面図である。図６３は、図６２の６３−６３´切断線における断面図である。

【0146】

実施形態１２に係る表示パネルＬＣＰ１では、液晶ＬＣＢが、誘電率異方性が正の液晶（ポジ型液晶）で構成されており、表示パネルＬＣＰ２では、液晶ＬＣＢが、誘電率異方性が負の液晶（ネガ型液晶）で構成されている。また、図６２及び図６３に示すように、表示パネルＬＣＰ１の画素電極ＰＸ１には、略列方向に延在するスリットが形成されており、表示パネルＬＣＰ２の画素電極ＰＸ２（ＰＸ２ａ，ＰＸ２ｂ）には、略行方向に延在するスリットが形成されている。すなわち、画素電極ＰＸ１及び画素電極ＰＸ２は、平面視で互いに略直交するように形成されている。

【0147】

本発明の液晶表示装置ＬＣＤは上記各実施形態の構成に限定されない。例えば、ストライプ状のブラックマトリクスＢＭは、平面視で薄膜トランジスタＴＦＴに重なる位置に島状パターンに形成されてもよい。また、白色画素ＰＩＸＷの代わりに、黄色画素が配置されていてもよい。

【0148】

また、例えば実施形態３では、表示パネルＬＣＰ２において、平面視で、画素電極ＰＸ２ａ（図２２参照）に電気的に接続されたソース線ＳＬ２ａは、該画素電極ＰＸ２ａの左側に配置されており、画素電極ＰＸ２ｂ（図２２参照）に電気的に接続されたソース線ＳＬ２ｂは、該画素電極ＰＸ２ｂの右側に配置されている。本発明の液晶表示装置ＬＣＤは、上記構成に限定されず、例えば、画素電極ＰＸ２ａに電気的に接続されたソース線ＳＬ２ａが、平面視で該画素電極ＰＸ２ａに重なるように配置されてもよいし、画素電極ＰＸ２ｂに電気的に接続されたソース線ＳＬ２ｂが、平面視で該画素電極ＰＸ２ｂに重なるように配置されてもよい。また、図６４に示すように、画素電極ＰＸ２ａ，ＰＸ２ｂの両方に電気的に接続されたソース線ＳＬ２が、平面視で該画素電極ＰＸ２ａ（又は、画素電極ＰＸ２ｂ）に重なるように配置されてもよい。これらの構成を考慮すると、表示パネルＬＣＰ２は、画素電極ＰＸ２ａと画素電極ＰＸ２ｂとの間にソース線ＳＬ２が配置されていない第１領域Ｐ１（図２０参照）を含んでいることが好ましい。また表示パネルＬＣＰ２は、画素電極ＰＸ２ａと画素電極ＰＸ２ｂとの間にソース線ＳＬ２が配置された第２領域Ｐ２（図２０参照）を含んでもよい。さらに、図２０に示すように、第１領域Ｐ１及び第２領域Ｐ２が、行方向に交互に繰り返し配置されてもよい。

【0149】

以上、本発明の実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。

【符号の説明】

【0150】

ＬＣＤ 液晶表示装置、ＬＣＰ１ 表示パネル、ＳＤ１ 第１ソースドライバ、ＧＤ１ 第１ゲートドライバ、ＴＣＯＮ１ 第１タイミングコントローラ、ＬＣＰ２ 表示パネル、ＳＤ２ 第２ソースドライバ、ＳＩＣ ソースドライバＩＣ、ＧＩＣ ゲートドライバＩＣ、ＧＤ２ 第２ゲートドライバ、ＴＣＯＮ２ 第２タイミングコントローラ、ＩＰＵ 画像処理部、ＳＬ ソース線、ＧＬ１，ＧＬ２ ゲート線、ＰＯＬ１〜ＰＯＬ４ 偏光板、ＢＭ１，ＢＭ２ ブラックマトリクス、ＢＭ１ａ （ブラックマトリクスＢＭ１の行方向に延在する）部分、ＢＭ１ｂ （ブラックマトリクスＢＭ１の列方向に延在する）部分、ＢＭ２ａ （ブラックマトリクスＢＭ２の行方向に延在する）部分、ＢＭ２ｂ （ブラックマトリクスＢＭ２の列方向に延在する）部分、ＦＩＬ カラーフィルタ、ＰＩＸ１，ＰＩＸ２ 画素、ＰＩＸＲ 赤色画素、ＰＩＸＧ 緑色画素、ＰＩＸＢ 青色画素、ＰＩＸＷ 白色画素、ＤＯＴ１，ＤＯＴ２ 画素グループ、ＰＸ１，ＰＸ２ 画素電極、Ｐ１ 第１領域、Ｐ２ 第２領域。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】

【図52】

【図53】

【図54】

【図55】

【図56】

【図57】

【図58】

【図59】

【図60】

【図61】

【図62】

【図63】

【図64】

【図65】

【図66】