特開 2019-102779 キャリア基板及び上記キャリア基板を用いた半導体パッケージの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2019-102779(P2019-102779A)

(43)【公開日】2019年6月24日

(54)【発明の名称】キャリア基板及び上記キャリア基板を用いた半導体パッケージの製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20190603BHJP

   H01L 25/065 20060101ALI20190603BHJP

   H01L 25/07 20060101ALI20190603BHJP

   H01L 25/18 20060101ALI20190603BHJP

   H05K 3/00 20060101ALI20190603BHJP

【ＦＩ】

   H05K3/46 B

   H01L25/08 H

   H05K3/46 Q

   H05K3/46 E

   H05K3/00 X

【審査請求】有

【請求項の数】18

【出願形態】ＯＬ

【全頁数】24

(21)【出願番号】特願2018-44712(P2018-44712)

(22)【出願日】2018年3月12日

(31)【優先権主張番号】10-2017-0160577

(32)【優先日】2017年11月28日

(33)【優先権主張国】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ−メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】龍華国際特許業務法人

(72)【発明者】

【氏名】リー、ジェ エアン

(72)【発明者】

【氏名】ジェオン、タエ スン

(72)【発明者】

【氏名】コ、ヨン グワン

(72)【発明者】

【氏名】チョイ、イク ジュン

(72)【発明者】

【氏名】ビュン、ジュン ソー

【テーマコード（参考）】

5E316

【Ｆターム（参考）】

5E316AA05

5E316AA15

5E316AA22

5E316AA35

5E316BB15

5E316CC16

5E316CC31

5E316CC32

5E316CC33

5E316CC34

5E316CC37

5E316CC38

5E316CC39

5E316CC40

5E316DD02

5E316DD03

5E316DD17

5E316DD22

5E316DD32

5E316DD44

5E316EE33

5E316FF04

5E316HH11

5E316JJ02

(57)【要約】

【課題】分離防止設計が導入された新しいタイプのキャリア基板、及びこれを用いて半導体パッケージを製造する方法を提供する。
【解決手段】本発明は、コア層と、上記コア層上に配置された第１金属層と、上記第１金属層上に配置された離型層と、上記離型層上に配置された第２金属層と、を含み、上記第１金属層、上記離型層、及び上記第２金属層のうち少なくとも一つの層は、上記コア層の面積よりも小さい面積を有する複数の単位パターン部を構成するキャリア基板、及び上記キャリア基板を用いた半導体パッケージの製造方法に関するものである。
【選択図】図９

【特許請求の範囲】

【請求項1】

コア層と、
前記コア層上に配置された第１金属層と、
前記第１金属層上に配置された離型層（ｒｅｌｅａｓｅ ｌａｙｅｒ）と、
前記離型層上に配置された第２金属層と、を含み、
前記第１金属層、前記離型層、及び前記第２金属層のうち少なくとも一つの層は、前記コア層の面積よりも小さい面積を有する複数の単位パターン部を構成する、キャリア基板。

【請求項2】

前記複数の単位パターン部は互いに物理的に所定の距離離隔される、請求項１に記載のキャリア基板。

【請求項3】

前記複数の単位パターン部のそれぞれの側面は前記コア層の一面に対する傾斜角が鋭角を有する、請求項１又は２に記載のキャリア基板。

【請求項4】

前記複数の単位パターン部はそれぞれ前記離型層及び前記第２金属層を含み、前記離型層及び前記第２金属層は前記コア層よりも小さい面積を有する、請求項１から３のいずれか一項に記載のキャリア基板。

【請求項5】

前記第１金属層は前記コア層の上面及び側面の全部を覆う、請求項４に記載のキャリア基板。

【請求項6】

前記複数の単位パターン部のそれぞれは前記第１金属層をさらに含み、前記第１金属層は前記コア層よりも小さい面積を有する、請求項４に記載のキャリア基板。

【請求項7】

前記コア層の上面の一部及び側面は前記第１金属層の単位パターン部の間から露出している、請求項６に記載のキャリア基板。

【請求項8】

前記コア層はガラス板（ｇｌａｓｓ ｐｌａｔｅ）である、請求項１から７のいずれか一項に記載のキャリア基板。

【請求項9】

前記第１金属層及び前記第２金属層はそれぞれ複数の層を積層して構成される、請求項１から８のいずれか一項に記載のキャリア基板。

【請求項10】

前記第１金属層及び前記第２金属層はそれぞれ、チタン（Ｔｉ）層及び銅（Ｃｕ）層の積層体を含む、請求項９に記載のキャリア基板。

【請求項11】

前記第２金属層のうち銅（Ｃｕ）層は、前記第１金属層のうち銅（Ｃｕ）層よりも厚い、請求項１０に記載のキャリア基板。

【請求項12】

前記離型層は無機離型層である、請求項１から１１のいずれか一項に記載のキャリア基板。

【請求項13】

コア層、前記コア層上に配置された第１金属層、前記第１金属層上に配置された離型層、及び前記離型層上に配置された第２金属層を含み、前記第１金属層、前記離型層、及び前記第２金属層のうち少なくとも一つの層は、前記コア層の面積よりも小さい面積を有する複数の単位パターン部を構成するキャリア基板を設ける段階と、
前記複数の単位パターン部上にインターポーザを形成する段階と、
前記単位パターン部が互いに分離されるように、前記キャリア基板及び前記インターポーザをソーイングする段階と、
前記ソーイングされたそれぞれのインターポーザ上に複数の半導体チップを配置する段階と、
前記ソーイングされたそれぞれのインターポーザ上に前記複数の半導体チップを封止する封止材を形成する段階と、
前記半導体チップが一つ以上互いに分離されるように、前記ソーイングされたそれぞれのキャリア基板、単位パターン部、インターポーザ、及び封止材をトリミングする段階と、
前記トリミング後に製造されたそれぞれの半導体パッケージから前記ソーイング及びトリミングされたキャリア基板を分離する段階と、を含む、半導体パッケージの製造方法。

【請求項14】

前記複数の単位パターン部は互いに物理的に所定の距離離隔される、請求項１３に記載の半導体パッケージの製造方法。

【請求項15】

前記ソーイング及びトリミングされたキャリア基板を分離する段階は、前記ソーイング及びトリミングされたそれぞれの単位パターン部の離型層と第２金属層とが分離されることである、請求項１３又は１４に記載の半導体パッケージの製造方法。

【請求項16】

前記ソーイング及びトリミングされたキャリア基板を分離する段階の後に、前記ソーイング及びトリミングされたそれぞれのインターポーザに残存する第２金属層をエッチング法で除去する、請求項１５に記載の半導体パッケージの製造方法。

【請求項17】

コア層と、
前記コア層上に互いに離隔して配置された複数の単位パターン部と、を含み、
前記単位パターン部はそれぞれ、離型層、及び前記離型層の前記コア層と向い合う面の反対側の面上に配置された金属層を含む、キャリア基板。

【請求項18】

前記コア層はガラス板（ｇｌａｓｓ ｐｌａｔｅ）である、請求項１７に記載のキャリア基板。

【請求項19】

前記コア層と前記複数の単位パターン部との間に配置された第１金属層をさらに含む、請求項１７又は１８に記載のキャリア基板。

【請求項20】

前記第１金属層は、前記複数の単位パターン部が配置された前記コア層の一面を全部覆う、請求項１９に記載のキャリア基板。

【請求項21】

前記第１金属層は、互いに異なる金属で順に形成された２つの金属層を含む、請求項１９又は２０に記載のキャリア基板。

【請求項22】

前記金属層は第１金属層であり、
前記単位パターン部はそれぞれ、前記離型層と前記コア層との間に配置された第２金属層をさらに含む、請求項１７から２１のいずれか一項に記載のキャリア基板。

【請求項23】

前記離型層及び前記第２金属層は前記コア層の一面を全部（ｅｎｔｉｒｅｔｙ）よりは少なく覆い、且つ前記パターンは同一である、請求項２２に記載のキャリア基板。

【請求項24】

コア層の上面上に第１金属層を形成する段階と、
前記第１金属層の上面上に離型層を形成する段階と、
前記離型層の上面上に第２金属層を形成する段階と、
前記第１金属層、前記離型層、及び前記第２金属層が形成された前記コア層を切断する段階と、を含み、
前記離型層及び前記第２金属層は複数の単位パターン部を形成するようにパターニングされ、
前記切断する段階は前記複数の単位パターン部の間を切断することである、
キャリア基板の製造方法。

【請求項25】

前記コア層はガラス板（ｇｌａｓｓ ｐｌａｔｅ）であり、
前記第１金属層は、互いに異なる金属で順に形成された２つの金属層を含み、
前記第２金属層は、互いに異なる金属で順に形成された２つの金属層を含む、請求項２４に記載のキャリア基板の製造方法。

【請求項26】

前記第１金属層を形成する段階は、前記コア層の上面の全部、及び前記コア層の側面を覆う第１金属層を形成する段階を含む、請求項２４又は２５に記載のキャリア基板の製造方法。

【請求項27】

前記離型層を形成する段階は、前記第１金属層の上面の全部を覆う離型層を形成する段階を含み、
前記第２金属層を形成する段階は、前記第２金属層の上面の全部を覆う第２金属層を形成する段階を含み、
前記コア層を切断する段階の前に、前記複数の単位パターン部が形成されるように前記第２金属層及び前記離型層をパターニングする段階をさらに含む、請求項２６に記載のキャリア基板の製造方法。

【請求項28】

前記離型層を形成する段階は、前記コア層の上面の全部（ｅｎｔｉｒｅｔｙ）よりは少なく前記第１金属層の上面を覆い、互いに離隔した複数の単位パターン部の形態となるように前記離型層を形成する段階を含み、
前記第２金属層を形成する段階は、前記コア層の上面の全部（ｅｎｔｉｒｅｔｙ）よりは少なく前記離型層の上面を全部（ｅｎｔｉｒｅｔｙ）覆い、互いに離隔した複数の単位パターン部の形態となるように前記第２金属層を形成する段階を含む、請求項２４から２６のいずれか一項に記載のキャリア基板の製造方法。

【請求項29】

前記第１金属層を形成する段階は、前記コア層の上面を全部（ｅｎｔｉｒｅｔｙ）よりは少なく覆い、互いに離隔した複数の単位パターン部の形態となるように前記第２金属層を形成する段階を含む、請求項２８に記載のキャリア基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、互いに並んで配置された複数の半導体チップがインターポーザを介して電気的に連結される有機インターポーザを含む半導体パッケージに関するものである。

【背景技術】

【0002】

セット（Ｓｅｔ）の高仕様化及び／又はＨＢＭ（Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）の採用に伴い、インターポーザ（Ｉｎｔｅｒｐｏｓｅｒ）市場が成長している。現在は、インターポーザの材料としてシリコンが主に用いられているが、大面積化及び低コスト化のために、ガラス（Ｇｌａｓｓ）基板や有機（Ｏｒｇａｎｉｃ）基板を用いた方式の開発が進んでいる。

【0003】

一方、最近要求されている数十マイクロメートルの微細パッドピッチに対応すべく、ダイツーダイの微細回路線が数マイクロメートルまで微細化することが求められている。かかる微細回路を実現するために、従来に比べて平坦性（Ｆｌａｔｎｅｓｓ）を確保したキャリアが求められている。

【0004】

また、キャリアを用いてインターポーザを含む半導体パッケージを製造する工程は、パネルサイズでインターポーザを形成した後、パッケージ工程の品質を向上させるために、例えば、クワッド（Ｑｕａｄ）サイズで行われるようになる。この際、パネルをクワッドサイズにソーイングする過程で、キャリアが分離されるという問題が生じる可能性があるため、これを防止できる分離防止設計が求められている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明のいくつかの目的のうちの一つは、分離防止設計が導入された新しいタイプのキャリア基板、及びこれを用いて半導体パッケージを製造する方法を提供することである。

【課題を解決するための手段】

【0006】

本発明を通じて提案するいくつかの解決手段のうちの一つは、ガラスのようなコア層上に分離（Ｄｅｔａｃｈ）できるように金属層及び離型層を導入し、且つ金属層及び離型層がコア層の面積よりも小さい面積を有するようにパターニングすることである。

【0007】

例えば、本発明で提案する一例によるキャリア基板は、コア層と、上記コア層上に配置された第１金属層と、上記第１金属層上に配置された離型層と、上記離型層上に配置された第２金属層と、を含み、上記第１金属層、上記離型層、及び上記第２金属層のうち少なくとも一つの層は、上記コア層の面積よりも小さい面積を有する複数の単位パターン部を構成する。

【0008】

また、本発明で提案する一例による半導体パッケージの製造方法は、上記キャリア基板を設ける段階と、上記複数の単位パターン部上にインターポーザを形成する段階と、上記単位パターン部が互いに分離されるように、上記キャリア基板、上記複数の単位パターン部、及び上記インターポーザをソーイングする段階と、上記ソーイングされたそれぞれのインターポーザ上に複数の半導体チップを配置する段階と、上記ソーイングされたそれぞれのインターポーザ上に上記複数の半導体チップを封止する封止材を形成する段階と、上記半導体チップが一つ以上互いに分離されるように、上記ソーイングされたそれぞれのキャリア基板、単位パターン部、インターポーザ、及び封止材をトリミングする段階と、上記トリミング後に製造されたそれぞれの半導体パッケージから上記ソーイング及びトリミングされたキャリア基板を分離する段階と、を含む。

【0009】

なお、本発明で提案する一例によるキャリア基板は、コア層と、上記コア層上に互いに離隔して配置された複数の単位パターン部と、を含み、上記単位パターン部はそれぞれ、離型層、及び上記離型層の上記コア層と向い合う面の反対側の面上に配置された金属層を含む。

【0010】

さらに、本発明で提案する一例によるキャリア基板の製造方法は、コア層の上面上に第１金属層を形成する段階と、上記第１金属層の上面上に離型層を形成する段階と、上記離型層の上面上に第２金属層を形成する段階と、上記第１金属層、上記離型層、及び上記第２金属層が形成された上記コア層を切断する段階と、を含み、上記離型層及び上記第２金属層は複数の単位パターン部を形成するようにパターニングされ、上記切断する段階は上記複数の単位パターン部の間を切断することである。

【発明の効果】

【0011】

本発明のいくつかの効果のうちの一効果は、クワッドレベルのアセンブリ工程においてもキャリアを分離することなく安定した駆動性を確保することができるキャリア基板を提供することができ、また、これを用いて微細回路を有するインターポーザを含む半導体パッケージを製造する方法を提供することができる。

【図面の簡単な説明】

【0012】

【図1】電子機器システムの例を概略的に示すブロック図である。

【図2】電子機器の一例を概略的に示す斜視図である。

【図3】３Ｄ ＢＧＡパッケージが電子機器のメインボードに実装された場合を概略的に示す断面図である。

【図4】２．５Ｄ シリコンインターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。

【図5】２．５Ｄ 有機インターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。

【図6】有機インターポーザパッケージの製造一例を概略的に示す工程図である。

【図7】有機インターポーザパッケージの製造一例を概略的に示す工程図である。

【図8】有機インターポーザパッケージの製造一例を概略的に示す工程図である。

【図9】キャリア基板の一例を概略的に示す断面図及び平面図である。

【図10】キャリア基板の他の一例を概略的に示す断面図及び平面図である。

【図11】キャリア基板の他の一例を概略的に示す断面図及び平面図である。

【図12】キャリア基板の他の一例を概略的に示す断面図及び平面図である。

【図13】キャリア基板の製造一例を概略的に示す断面図である。

【図14】キャリア基板の他の製造一例を概略的に示す断面図である。

【図15】キャリア基板の他の製造一例を概略的に示す工程図である。

【図16】キャリア基板の他の製造一例を概略的に示す工程図である。

【図17】本発明によるキャリア基板を用いる半導体パッケージの製造一例を概略的に示す工程図である。

【図18】本発明によるキャリア基板を用いる半導体パッケージの製造一例を概略的に示す工程図である。

【図19】本発明によるキャリア基板を用いる半導体パッケージの製造一例を概略的に示す工程図である。

【図20】本発明によるキャリア基板の反り改善効果を概略的に示すグラフである。

【発明を実施するための形態】

【0013】

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかしながら、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがある。

【0014】

電子機器
図１は電子機器システムの例を概略的に示すブロック図である。

【0015】

図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／又は電気的に連結されている。これらは、後述する他の部品とも結合されて、様々な信号ライン１０９０を形成する。

【0016】

チップ関連部品１０２０としては、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップ；セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップ；アナログ−デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これらに限定されるものではなく、これら以外にも、その他の形態のチップ関連部品が含まれ得ることは言うまでもない。また、これら部品１０２０が互いに組み合わされてもよいことは言うまでもない。

【0017】

ネットワーク関連部品１０３０としては、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ ８０２．１１ファミリなど）、ＷｉＭＡＸ（登録商標）（ＩＥＥＥ ８０２．１６ファミリなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、３Ｇ、４Ｇ、５Ｇ、及びそれ以降のものとして指定された任意の他の無線及び有線プロトコルが含まれるが、これらに限定されるものではなく、これら以外にも、その他の多数の無線又は有線標準やプロトコルのうち任意のものが含まれ得る。また、ネットワーク関連部品１０３０が、チップ関連部品１０２０とともに互いに組み合わされてもよいことは言うまでもない。

【0018】

その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルタ、ＭＬＣＣ（Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれるが、これらに限定されるものではなく、これら以外にも、その他の様々な用途のために用いられる受動部品などが含まれ得る。また、その他の部品１０４０が、チップ関連部品１０２０及び／又はネットワーク関連部品１０３０とともに互いに組み合わされてもよいことは言うまでもない。

【0019】

電子機器１０００の種類に応じて、電子機器１０００は、メインボード１０１０に物理的及び／又は電気的に連結されているか連結されていない他の部品を含むことができる。他の部品としては、例えば、カメラ１０５０、アンテナ１０６０、ディスプレイ１０７０、電池１０８０、オーディオコーデック（不図示）、ビデオコーデック（不図示）、電力増幅器（不図示）、羅針盤（不図示）、加速度計（不図示）、ジャイロスコープ（不図示）、スピーカー（不図示）、大容量記憶装置（例えば、ハードディスクドライブ）（不図示）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）（不図示）、及びＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）（不図示）などが挙げられる。但し、これらに限定されるものではなく、これら以外にも、電子機器１０００の種類に応じて様々な用途のために用いられるその他の部品などが含まれ得ることは言うまでもない。

【0020】

電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、携帯情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）、オートモーティブ（Ａｕｔｏｍｏｔｉｖｅ）などであることができる。但し、これらに限定されるものではなく、これら以外にも、データを処理する任意の他の電子機器であってもよいことは言うまでもない。

【0021】

図２は電子機器の一例を概略的に示した斜視図である。

【0022】

図面を参照すると、有機インターポーザを含む半導体パッケージは、上述のような種々の電子機器において様々な用途に適用される。例えば、スマートフォン１１００の本体１１０１の内部にはメインボード１１１０が収容されており、メインボード１１１０には種々の部品１１２０が物理的及び／又は電気的に連結されている。また、カメラ１１３０のように、メインボード１１１０に物理的及び／又は電気的に連結されているか連結されていない他の部品が本体１１０１内に収容されている。部品１１２０の一部はチップ関連部品であることができ、かかるチップ関連部品の一部はインターポーザパッケージ１１２１であってもよいが、これに限定されるものではない。電子機器が必ずしもスマートフォン１１００に限定されるものではなく、上述のように、他の電子機器であってもよいことは言うまでもない。

【0023】

インターポーザを含む半導体パッケージ
一般に、半導体チップには、数多くの微細電気回路が集積されているが、それ自体が半導体完成品としての役割を果たすことはできず、外部からの物理的又は化学的衝撃により損傷する可能性がある。したがって、半導体チップ自体をそのまま用いるのではなく、半導体チップをパッケージングして、パッケージ状態で電子機器などに用いている。

【0024】

半導体パッケージングが必要な理由は、電気的連結という観点から、半導体チップと電子機器のメインボードの回路幅が異なるためである。具体的に、半導体チップは、接続パッドのサイズ及び接続パッド間の間隔が非常に微細であるのに対し、電子機器に用いられるメインボードは、部品実装パッドのサイズ及び部品実装パッド間の間隔が半導体チップのスケールより著しく大きい。したがって、半導体チップをこのようなメインボード上にそのまま取り付けることは困難であり、相互間の回路幅の差を緩和することができるパッケージング技術が要求される。

【0025】

以下では、図面を参照して、かかるパッケージング技術で製造されるインターポーザを含む半導体パッケージについてより詳細に説明する。

【0026】

図３は３Ｄ ＢＧＡパッケージが電子機器のメインボードに実装された場合を概略的に示す断面図である。

【0027】

半導体チップのうちグラフィック処理装置（ＧＰＵ：Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）のような特定用途向け集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）は、チップ個々の価格が非常に高いため、高い収率が得られるパッケージングを行うことが非常に重要である。このため、半導体チップの実装前に、数千〜数十万個の接続パッドを再配線することができるボールグリッドアレイ（ＢＧＡ：Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）基板２２１０などを先ず設けた後、ＧＰＵ２２２０などの高価な半導体チップをＢＧＡ基板２２１０上に表面実装技術（ＳＭＴ：Ｓｕｒｆａｃｅ Ｍｏｕｎｔｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ）などを用いて実装及びパッケージングして、最終的にメインボード２１１０上に実装している。

【0028】

一方、ＧＰＵ２２２０の場合、高帯域幅メモリ（ＨＢＭ：Ｈｉｇｈ Ｂａｎｄｗｉｄｔｈ Ｍｅｍｏｒｙ）などのメモリ（Ｍｅｍｏｒｙ）との信号経路を最小化する必要がある。このため、ＨＢＭ２２４０のような半導体チップをインターポーザ２２３０上に実装してパッケージングした後、これをＧＰＵ２２２０が実装されたパッケージ上にパッケージオンパッケージ（ＰＯＰ：Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）の形態で積層して用いる方式が利用されている。但し、この場合、装置の厚さが厚くなりすぎるという問題があり、信号経路の最小化にも限界がある。

【0029】

図４は２．５Ｄ シリコンインターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。

【0030】

上述した問題点を解決するための方案として、シリコンインターポーザ２２５０上に、ＧＰＵ２２２０のような第１半導体チップと、ＨＢＭ２２４０のような第２半導体チップとを並べて（Ｓｉｄｅ−ｂｙ−Ｓｉｄｅ）表面実装してパッケージングする２．５Ｄ インターポーザ技術によりシリコンインターポーザを含む半導体パッケージ２３１０を製造することを考えることができる。この場合、シリコンインターポーザ２２５０により、数千〜数十万個の接続パッドを有するＧＰＵ２２２０及びＨＢＭ２２４０を再配線できることは言うまでもない。また、これらを最小限の経路で電気的に連結することができる。また、かかるシリコンインターポーザを含む半導体パッケージ２３１０を再びＢＧＡ基板２２１０などに実装して再配線することで、最終的にメインボード２１１０に実装することができる。但し、シリコンインターポーザ２２５０の場合、シリコン貫通ビア（ＴＳＶ：Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）などを形成することが非常に難しい上、製造コストも相当なものであるため、大面積化及び低コスト化に不利である。

【0031】

図５は２．５Ｄ 有機インターポーザパッケージがメインボードに実装された場合を概略的に示す断面図である。

【0032】

上述した問題点を解決するための方案として、シリコンインターポーザ２２５０の代わりに有機インターポーザ２２６０を用いることを考えることができる。例えば、有機インターポーザ２２６０上に、ＧＰＵ２２２０のような第１半導体チップと、ＨＢＭ２２４０のような第２半導体チップとを並べて表面実装してパッケージングする２．５Ｄ インターポーザ技術により有機インターポーザを含む半導体パッケージ２３２０を製造することを考えることができる。この場合、有機インターポーザ２２６０により、数千〜数十万個の接続パッドを有するＧＰＵ２２２０及びＨＢＭ２２４０を再配線できることは言うまでもない。また、これらを最小限の経路で電気的に連結することができる。また、かかる有機インターポーザを含む半導体パッケージ２３２０を再びＢＧＡ基板２２１０などに実装して再配線することで、最終的にメインボード２１１０に実装することができる。また、大面積化及び低コスト化にも有利である。

【0033】

一方、このような有機インターポーザを含む半導体パッケージ２３２０は、有機インターポーザ２２６０上に第１半導体チップ２２２０及び第２半導体チップ２２４０を実装した後、これを成形するパッケージ工程を行うことで製造される。これは、成形工程を行わないと、ハンドリングができずＢＧＡ基板２２１０などと連結されることができなくなるためであり、この成形により剛性を維持する。但し、成形工程を行う場合、上述のように、有機インターポーザ２２６０ならびに第１半導体チップ２２２０及び第２半導体チップ２２４０と成形材との熱膨張係数（ＣＴＥ）の不一致などが原因で反りの発生、アンダーフィル樹脂の充填性悪化、ダイと成形材との間のクラック発生などの問題が発生する可能性がある。

【0034】

図６〜図８は有機インターポーザパッケージの製造一例を概略的に示す工程図である。

【0035】

図６を参照すると、先ず、キャリア１００'を設ける。キャリア１００'は、コア層１０１'と、コア層１０１'上に形成された金属膜１０２'、１０３'と、を含む。コア層１０１'は、絶縁樹脂、無機フィラー、及びガラス繊維を含む、例えば、プリプレグであってもよいが、これに限定されるものではなく、ガラス（Ｇｌａｓｓ）であってもよい。金属膜１０２'、１０３'はそれぞれ、銅（Ｃｕ）、チタン（Ｔｉ）などの金属を含むことができる。金属膜１０２'と金属膜１０３'との間には、分離が容易となるように、表面処理が施されてもよく、接合層（不図示）が備えられてもよい。次に、キャリア１００'上に有機インターポーザ２１０'を形成する。有機インターポーザ２１０'は、ＡＢＦやＰＩＤなどの絶縁層を形成し、絶縁層にめっき技術を用いて配線層及びビアを形成する方法で形成することができる。かかる有機インターポーザ２１０'の配線層は微細回路で形成することができる。必要に応じて、キャリア１００'とインターポーザ２１０'との間に樹脂層１５０'を配置してもよい。樹脂層１５０'は、キャリア１００'と製造されるインターポーザ２１０'との間の電気的絶縁を確保する役割を果たすことができる。すなわち、樹脂層１５０'は、インターポーザ２１０'の配線層に対して電気検査を行う際に、キャリア１００'との絶縁のために用いることができる。樹脂層１５０'は、フィルム形態の前駆体をラミネートするか、又は液相形態の前駆体を塗布及び硬化する方法で形成することができる。樹脂層１５０'は、ＡＢＦ、ＰＩＤなどであってもよいが、これに限定されるものではない。

【0036】

図７を参照すると、インターポーザ２１０'の最上側配線層の表面に表面処理層Ｐなどを形成する。また、クワッドルート（Ｑｕａｄ Ｒｏｕｔｅ）検査や、配線層の電気検査などを行う。図面には具体的に示されていないが、多数のクワッド単位が得られるようパネルをクワッドサイズにソーイング（Ｑ）する。一方、このようなクワッドソーイング（Ｑ）の過程で、キャリア１００'に別の分離防止設計がなされていない場合は、金属膜１０２'、１０３'が分離されるという不良が発生することがある。次に、半導体チップ２２１'、２２２'、２２３'を実装する。実装には、スズ（Ｓｎ）のような低融点金属を含む半田などの接続部材を用いることができる。その後、アンダーフィル樹脂２３１'、２３２'、２３３'で半導体チップ２２１'、２２２'、２２３'を固定する。次に、インターポーザ２１０'上に半導体チップ２２１'、２２２'、２２３'を封止する封止材２４０'を形成する。封止材２４０'は、フィルム形態の前駆体をラミネートするか、又は液相形態の前駆体を塗布及び硬化する方法で形成することができる。一方、図面には具体的に示されていないが、封止材２４０'を形成した後、多数の半導体パッケージが得られるよう、パッケージサイズにトリミング工程を行う。

【0037】

図８を参照すると、半導体チップ２２１'、２２２'、２２３'のそれぞれの非活性面が露出するように封止材２４０'を研磨（Ｇｒｉｎｄｉｎｇ）処理する。研磨により、半導体チップ２２１'、２２２'、２２３'のそれぞれの上面が同一のレベルに位置することができる。すなわち、半導体チップ２２１'、２２２'、２２３'の厚さが実質的に同一となることができる。ここで、キャリア１００'を分離する。キャリア１００'の分離は、金属膜１０２'と１０３'を分離することで行われることができる。この際、残存する金属膜１０３'は、エッチング工程により除去する。分離後には、必要に応じて、研磨などで樹脂層１５０'を除去する。次に、電気接続構造体２５０'を取り付けた後、リフロー（Ｒｅｆｌｏｗ）などを行う。一連の過程を通じて有機インターポーザを含む多数の半導体パッケージが製造されることができる。

【0038】

キャリア基板
以下では、図面を参照して、上述した有機インターポーザを含むパッケージ基板の製造に用いられることができる分離防止設計がなされたキャリア基板についてより詳細に説明する。

【0039】

図９はキャリア基板の一例を概略的に示す断面図及び平面図である。

【0040】

図面を参照すると、一例によるキャリア基板１００Ａは、コア層１０１と、コア層１０１上に配置された第１金属層１０２、１０３と、第１金属層１０２、１０３上に配置された離型層（Ｒｅｌｅａｓｅ Ｌａｙｅｒ）１０４と、離型層１０４上に配置された第２金属層１０５、１０６と、を含む。第１金属層１０２、１０３は、コア層１０１の上面及び側面を覆い、離型層１０４及び第２金属層１０５、１０６は、複数の単位パターン部１１０Ａを構成するように、第１金属層１０２、１０３上にパターニングされる。単位パターン部１１０Ａの数は、特に限定されず、パターニングされた形状も、図面に示されたものと異なり得る。それぞれの単位パターン部１１０Ａは、離型層１０４及び第２金属層１０５、１０６を含む。また、それぞれの単位パターン部１１０Ａは、コア層１０１及び第１金属層１０２、１０３の面積よりも小さい面積を有し、互いに物理的に所定の距離離隔されるようにパターニングされる。このように、一例によるキャリア基板１００Ａは、単位パターン部１１０Ａによって分離防止設計がなされた状態であるため、クワッド又はストリップ単位でソーイング（Ｑ）を行っても、離型層１０４が第１金属層１０２、１０３及び／又は第２金属層１０５、１０６と分離されることを防止することができる。また、コア層１０１のエッジ部分が第１金属層１０２、１０３により保護されるため、耐久性を向上させることができる。なお、第１金属層１０２、１０３と第２金属層１０５、１０６との段差が最小化することができるため、インターポーザを形成する工程における厚さ偏差を最小限に抑えることができる。

【0041】

コア層１０１は、プリプレグよりも平坦性（Ｆｌａｔｎｅｓｓ）に優れた材料からなることが好ましい。例えば、コア層１０１はガラス板（ｇｌａｓｓ ｐｌａｔｅ）であることができる。ガラス板の場合、プリプレグに比べて平坦性に非常に優れる。ここで、ガラス板とは、ガラス成分を含むアモルファスの固形物のことである。すなわち、ガラス板のガラスとは、珪砂、炭酸ナトリウム、炭酸カルシウムなどを高温で溶かした後、冷却すると生じる透明度の高い物質を意味するものであって、絶縁樹脂にガラス繊維や無機フィラーが含まれる絶縁材とは異なる概念である。ガラス板のガラスは、ナトリウム石灰ガラス、カリウム石灰ガラス、鉛ガラス、バリウムガラス、ケイ酸ガラスなどのケイ酸塩ガラスであるか、パイレックス（登録商標）、アルミナガラスなどのホウケイ酸ガラスであるか、又はリン酸塩ガラスなどであってもよいが、これに限定されない。例えば、ガラスは、ケイ酸塩（ｓｉｌｉｃａｔｅ）成分を含むことができる。ケイ酸塩は、シリカ（ｓｉｌｉｃａ、ＳｉＯ_２）と、酸化ホウ素、酸化ナトリウム、酸化アルミニウム、酸化バリウム、酸化リチウム、酸化カルシウム、酸化ジルコニウムなどの金属酸化物の結合からなる。一例において、ガラス板は、酸化ホウ素（Ｂ_２Ｏ_３）、酸化ナトリウム（Ｎａ_２Ｏ）、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化バリウム（ＢａＯ）、酸化リチウム（Ｌｉ_２Ｏ）、酸化カルシウム（ＣａＯ）、酸化ジルコニウム（ＺｒＯ_２）のうち少なくとも一つ以上の金属酸化物とシリカ（ＳｉＯ_２）が結合したケイ酸塩成分を含むことができるが、これに限定されるものではない。コア層１０１の厚さは、約０．８ｍｍ〜１．２ｍｍ程度であればよい。

【0042】

第１金属層１０２、１０３は、スパッタ金属（ｓｐｕｔｔｅｒ ｍｅｔａｌ）であることが好ましい。第１金属層１０２、１０３は、複数の層で構成されることができ、例えば、第１チタン（Ｔｉ）層１０２及び第１銅（Ｃｕ）層１０３で構成されることができる。但し、第１金属層１０２、１０３の金属が必ずしもチタン（Ｔｉ）及び銅（Ｃｕ）に限定されるものではなく、それ以外に、他の公知の金属、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、又はこれらの合金などが用いられることもできる。第１金属層１０２、１０３を構成するそれぞれの層は、厚さがほぼ同じであればよい。例えば、第１チタン（Ｔｉ）層１０２及び第１銅（Ｃｕ）層１０３はそれぞれ約０．０８μｍ〜０．１２μｍ程度の厚さを有することができる。

【0043】

離型層１０４は、安定した分離特性を導入すべく、無機離型層であることが好ましい。例えば、離型層１０４は、カーボン材料であってもよいが、これに限定されるものではない。一例によるキャリア基板１００Ａは、上述のように、単位パターン部１１０Ａによって分離防止設計がなされた状態であるため、クワッド又はストリップ単位にソーイング（Ｑ）する過程で離型層１０４が分離されることを防止することができる。離型層１０４の厚さは、他の層１０１、１０２、１０３、１０５、１０６に比べて最も薄ければよく、例えば、０．００２μｍ〜０．００４μｍ程度であればよい。

【0044】

第２金属層１０５、１０６もスパッタ金属であることが好ましい。第２金属層１０５、１０６も、複数の層で構成されることができ、例えば、第２チタン（Ｔｉ）層１０５及び第２銅（Ｃｕ）層１０６で構成されることができる。但し、第２金属層１０５、１０６の金属が必ずしもチタン（Ｔｉ）及び銅（Ｃｕ）に限定されるものではなく、それ以外にも、他の公知の金属、例えば、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、又はこれらの合金などが用いられることもできる。第２金属層１０５、１０６を構成するそれぞれの層は厚さが互いに異なってもよい。例えば、第２チタン（Ｔｉ）層１０５は約０．０８μｍ〜０．１２μｍ程度の厚さを有することができ、第２銅（Ｃｕ）層１０６は約０．２８μｍ〜０．３２μｍ程度の厚さを有することができる。このように、第２金属層１０５、１０６のうち第２銅（Ｃｕ）層１０６の厚さは、第１金属層１０２、１０３のうち第１銅（Ｃｕ）層１０３の厚さよりも厚ければよい。これは、効果的な分離や平坦性などのためである。

【0045】

図１０はキャリア基板の他の一例を概略的に示す断面図及び平面図である。

【0046】

図面を参照すると、他の一例によるキャリア基板１００Ｂは、コア層１０１と、コア層１０１上に配置された第１金属層１０２、１０３と、第１金属層１０２、１０３上に配置された離型層１０４と、離型層１０４上に配置された第２金属層１０５、１０６と、を含む。但し、第１金属層１０２、１０３、離型層１０４、及び第２金属層１０５、１０６がすべて複数の単位パターン部１１０Ｂを構成するように、コア層１０１上にパターニングされる。すなわち、それぞれの単位パターン部１１０Ｂは、第１金属層１０２、１０３、離型層１０４、及び第２金属層１０５、１０６を含む。コア層１０１の上面の一部及び側面は第１金属層１０２、１０３から露出している。それぞれの単位パターン部１１０Ｂは、コア層１０１の面積よりも小さい面積を有し、互いに物理的に所定の距離離隔されるようにパターニングされる。このように、他の一例によるキャリア基板１００Ｂも、単位パターン部１１０Ｂによって分離防止設計がされた状態であるため、クワッド又はストリップ単位でソーイング（Ｑ）が行われても、離型層１０４が第１金属層１０２、１０３及び／又は第２金属層１０５、１０６と分離されることを防止することができる。また、真空スパッタを行う際に、スパッタジグ（ｊｉｇ）とコア層１０１のエッジにアーク（Ａｒｃ）不良が発生することを根本的に防止することができる。その他の構成についての説明は、上述の説明と実質的に同一であるため、詳細な説明は省略する。

【0047】

図１１はキャリア基板の他の一例を概略的に示す断面図及び平面図である。

【0048】

図面を参照すると、他の一例によるキャリア基板１００Ｃは、コア層１０１と、コア層１０１上に配置された第１金属層１０２、１０３と、第１金属層１０２、１０３上に配置された離型層１０４と、離型層１０４上に配置された第２金属層１０５、１０６と、を含む。第１金属層１０２、１０３は、コア層１０１の上面及び側面を覆い、離型層１０４及び第２金属層１０５、１０６は、複数の単位パターン部１１０Ｃを構成するように、第１金属層１０２、１０３上にパターニングされる。但し、単位パターン部１１０Ｃは、ストリップ単位で形成される。それぞれの単位パターン部１１０Ｃは、離型層１０４及び第２金属層１０５、１０６を含む。また、それぞれの単位パターン部１１０Ｃは、コア層１０１及び第１金属層１０２、１０３の面積よりも小さい面積を有し、互いに物理的に所定の距離離隔されるようにパターニングされる。このように、他の一例によるキャリア基板１００Ｃも、単位パターン部１１０Ｃによって分離防止設計がなされた状態であるため、クワッド又はストリップ単位でソーイング（Ｑ）が行われても、離型層１０４が第１金属層１０２、１０３及び／又は第２金属層１０５、１０６と分離されることを防止することができる。また、コア層１０１のエッジ部分が第１金属層１０２、１０３により保護されるため、耐久性を向上させることができる。なお、第１金属層１０２、１０３と第２金属層１０５、１０６との段差が最小化することができるため、インターポーザを形成する工程における厚さ偏差を最小限に抑えることができる。その他の構成についての説明は、上述の説明と実質的に同一であるため、詳細な説明は省略する。

【0049】

図１２はキャリア基板の他の一例を概略的に示す断面図及び平面図である。

【0050】

図面を参照すると、他の一例によるキャリア基板１００Ｄは、コア層１０１と、コア層１０１上に配置された第１金属層１０２、１０３と、第１金属層１０２、１０３上に配置された離型層１０４と、離型層１０４上に配置された第２金属層１０５、１０６と、を含む。但し、第１金属層１０２、１０３、離型層１０４、及び第２金属層１０５、１０６がすべて複数の単位パターン部１１０Ｄを構成するように、コア層１０１上にパターニングされる。すなわち、それぞれの単位パターン部１１０Ｄは、第１金属層１０２、１０３、離型層１０４、及び第２金属層１０５、１０６を含む。また、単位パターン部１１０Ｄは、ストリップ単位で形成される。コア層１０１の上面の一部及び側面は、第１金属層１０２、１０３から露出している。それぞれの単位パターン部１１０Ｄは、コア層１０１の面積よりも小さい面積を有し、互いに物理的に所定の距離離隔されるようにパターニングされる。このように、他の一例によるキャリア基板１００Ｄも、単位パターン部１１０Ｄによって分離防止設計がなされた状態であるため、クワッド又はストリップ単位でソーイング（Ｑ）が行われても、離型層１０４が第１金属層１０２、１０３及び／又は第２金属層１０５、１０６と分離されることを防止することができる。また、真空スパッタを行う際に、スパッタジグ（ｊｉｇ）とコア層１０１のエッジにアーク（Ａｒｃ）不良が発生することを根本的に防止することができる。その他の構成についての説明は、上述の説明と実質的に同一であるため、詳細な説明は省略する。

【0051】

図１３はキャリア基板の製造一例を概略的に示す断面図である。

【0052】

図面を参照すると、一例によるキャリア基板１００Ａ又は他の一例によるキャリア基板１００Ｃは、マスク４１０を用いたスパッタ金属蒸着法により形成することができる。例えば、コア層１０１を設けた後、マスク４１０なしで第１金属層１０２、１０３を形成してから、マスク４１０を用いて離型層１０４及び第２金属層１０５、１０６を形成して、パターニングされた複数の単位パターン部１１０Ａ又は１１０Ｃを形成する方法で形成することができる。マスク４１０の材料は特に限定されない。

【0053】

図１４はキャリア基板の他の製造一例を概略的に示す断面図である。

【0054】

図面を参照すると、他の一例によるキャリア基板１００Ｂ又は他の一例によるキャリア基板１００Ｄも、マスク４１０を用いたスパッタ金属蒸着法により形成することができる。例えば、コア層１０１を設けた後、マスク４１０を用いて第１金属層１０２、１０３、離型層１０４、及び第２金属層１０５、１０６を形成して、パターニングされた複数の単位パターン部１１０Ｂ又は１１０Ｄを形成する方法で形成することができる。同様に、マスク４１０の材料は特に限定されない。

【0055】

図１５はキャリア基板の他の製造一例を概略的に示す工程図である。

【0056】

図面を参照すると、一例によるキャリア基板１００Ａ又は他の一例によるキャリア基板１００Ｃは、ドライフィルムのようなフォトレジストフィルム４２０を用いたリソグラフィ工法により形成することもできる。例えば、コア層１０１にスパッタリング法などを用いて、第１金属層１０２、１０３、離型層１０４、及び第２金属層１０５、１０６を形成し、第２金属層１０５、１０６上にフォトレジストフィルム４２０を取り付けた後、露光及び現像してフォトレジストフィルム４２０をパターニングする。その後、選択的エッチングを行って離型層１０４及び第２金属層１０５、１０６をパターニングし、フォトレジストフィルム４２０を剥離することで形成することもできる。一方、この場合、それぞれの単位パターン部１１０Ａ又は１１０Ｃの壁面は同様に、傾斜角が鋭角を有することができる。すなわち、それぞれの単位パターン部１１０Ａ又は１１０Ｃは、上面が狭く下面が広いテーパー状を有することができる。

【0057】

図１６はキャリア基板の他の製造一例を概略的に示す工程図である。

【0058】

図面を参照すると、他の一例によるキャリア基板１００Ｂ又は他の一例によるキャリア基板１００Ｄも、ドライフィルムのようなフォトレジストフィルム４２０を用いたリソグラフィ工法により形成することもできる。例えば、コア層１０１にスパッタリング法などを用いて、第１金属層１０２、１０３、離型層１０４、及び第２金属層１０５、１０６を形成し、第２金属層１０５、１０６上にフォトレジストフィルム４２０を取り付けた後、露光及び現像してフォトレジストフィルム４２０をパターニングする。その後、エッチングを行って第１金属層１０２、１０３、離型層１０４、及び第２金属層１０５、１０６をパターニングし、フォトレジストフィルム４２０を剥離することで形成することもできる。一方、この場合、それぞれの単位パターン部１１０Ｂ又は１１０Ｄの壁面は同様に、傾斜角が鋭角を有することができる。すなわち、それぞれの単位パターン部１１０Ｂ又は１１０Ｄは上面が狭く下面が広いテーパー状を有することができる。

【0059】

図１７〜図１９は本発明によるキャリア基板を用いる半導体パッケージの製造一例を概略的に示す工程図である。

【0060】

図１７を参照すると、先ず、上述した一例によるキャリア基板１００Ａを設ける。ここで、他の一例によるキャリア基板１００Ｂ、１００Ｃ、１００Ｄを用いることもできることは言うまでもない。

【0061】

図１８を参照すると、次に、複数の単位パターン部１１０Ａ上に、絶縁層、配線層、及びビアで構成されるインターポーザ２１０を形成する。インターポーザ２１０を形成した後、配線層の電気検査などを行う。その後、パネルサイズからクワッド又はストリップサイズに切断するソーイング（Ｑ）を行う。ソーイング（Ｑ）は、単位パターン部１１０Ａが互いに分離されるよう、キャリア基板１００Ａ及びインターポーザ２１０を切断する方法で行われる。上述のように、一例によるキャリア基板１００Ａは、分離防止設計がなされた状態であるため、ソーイング（Ｑ）の段階で、キャリア基板１００Ａが分離されることを防止することができる。

【0062】

図１９を参照すると、次に、ソーイング（Ｑ）されたそれぞれのインターポーザ２１０上に複数の半導体チップ２２０を配置する。その後、ソーイング（Ｑ）されたそれぞれのインターポーザ２１０上に複数の半導体チップ２２０を封止する封止材２４０を形成する。その後、半導体チップ２２０が一つ以上互いに分離されるようにソーイング（Ｑ）されたそれぞれのキャリア基板１００Ａ、単位パターン部１１０Ａ、インターポーザ２１０、及び封止材２４０をトリミング（Ｔ）する。図面では、便宜上、トリミング（Ｔ）後に製造されたそれぞれの半導体パッケージ５３０が、一つの半導体チップ２２０を含むように表現したが、複数の半導体チップ２２０を含むこともできることは言うまでもない。トリミング（Ｔ）後に製造されたそれぞれの半導体パッケージ５３０からソーイング（Ｑ）及びトリミング（Ｔ）されたキャリア基板１００Ａを分離すると、複数の半導体パッケージ５３０が得られる。一方、ソーイング（Ｑ）及びトリミング（Ｔ）されたキャリア基板１００Ａを分離する段階は、ソーイング（Ｑ）及びトリミング（Ｔ）された各単位パターン部１１０Ａの離型層１０４と第２金属層１０５、１０６とが分離されることであって、ソーイング（Ｑ）及びトリミング（Ｔ）されたそれぞれのインターポーザ２１０に残存する第２金属層１０５、１０６はエッチング法で除去することができる。

【0063】

このように、特定のパターン部１１０Ａを有する一種の分離型（Ｄｅｔａｃｈａｂｌｅ）ガラスキャリア１００Ａを用いると、平坦性に優れるためインターポーザ２１０の微細回路を形成することが容易であるだけでなく、クワッドレベルのアセンブリ工程などにおいてもキャリア１００Ａを分離することなく安定した駆動性を確保することが可能となる。また、クラスのキャリア１００Ａを原材料レベルで特定のパターン部１１０Ａを有するように製造すると、コスト節減も可能となる。これは、他の一例によるキャリア基板１００Ｂ、１００Ｃ、１００Ｄを用いる場合も同様である。

【0064】

図２０は本発明によるキャリア基板の反り改善効果を概略的に示すグラフである。

【0065】

図面を参照すると、実施例は、本発明によるキャリア基板１００Ａ、１００Ｂ、１００Ｃ、１００Ｄを用いて半導体パッケージを製造する場合を示し、参考例１及び２はそれぞれ、銅箔積層板（ＣＣＬ：Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）を用いて半導体パッケージを製造する場合を示す。ここで、キャリア毎のクワッド反りのレベルを確認すると、本発明によるキャリア基板１００Ａ、１００Ｂ、１００Ｃ、１００Ｄを用いて半導体パッケージを製造することで信頼性の高い工程駆動性を有するようにできることが分かる。

【0066】

本発明において、「下側、下部、下面」などとは、添付の図面の断面を基準に有機インターポーザを含む半導体パッケージの実装面に向かう方向を意味し、「上側、上部、上面」などとはその反対方向を意味する。但し、これは説明の便宜上の方向を定義したもので、特許請求の範囲がこれらに限定されるものではないことは言うまでもない。

【0067】

本発明において「連結される」というのは、直接的に連結された場合だけでなく、接着剤層などを介して間接的に連結された場合を含む概念である。また、「電気的に連結される」というのは、物理的に連結された場合と、連結されていない場合をともに含む概念である。なお、第１、第２などの表現は、一つの構成要素と他の構成要素を区分するために用いられるもので、該当する構成要素の順序及び／又は重要度などを限定しない。場合によっては、本発明の範囲を外れずに、第１構成要素は第２構成要素と命名されることもでき、類似して第２構成要素は第１構成要素と命名されることもできる。

【0068】

本発明で用いられた「一例」又は「他の一例」という表現は、互いに同一の実施例を意味せず、それぞれ互いに異なる固有の特徴を強調して説明するために提供されるものである。しかしながら、上記提示された一例は、他の一例の特徴と結合して実現されることを排除しない。例えば、特定の一例で説明された事項が他の一例で説明されていなくても、他の一例でその事項と反対であるか矛盾する説明がない限り、他の一例に関連する説明であると理解されることができる。

【0069】

なお、本発明で用いられた用語は、一例を説明するために説明されたものであるだけで、本発明を限定しようとする意図ではない。このとき、単数の表現は文脈上明確に異なる意味でない限り、複数を含む。

【符号の説明】

【0070】

１０００ 電子機器
１０１０ メインボード
１０２０ チップ関連部品
１０３０ ネットワーク関連部品
１０４０ その他の部品
１０５０ カメラ
１０６０ アンテナ
１０７０ ディスプレイ
１０８０ 電池
１０９０ 信号ライン
１１００ スマートフォン
１１０１ 本体
１１１０ メインボード
１１２０ 部品
１１２１ インターポーザパッケージ
１１３０ カメラ
２１１０ メインボード
２２１０ ＢＧＡ基板
２２２０ 第１半導体チップ（ＧＰＵ）
２２３０ インターポーザ
２２４０ 第２半導体チップ（ＨＢＭ）
２２５０ シリコンインターポーザ
２３１０ シリコンインターポーザを含む半導体パッケージ
２３２０ 有機インターポーザを含む半導体パッケージ
２２６０ 有機インターポーザ
１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ キャリア基板
１１０Ａ、１１０Ｂ、１１０Ｃ、１１０Ｄ 単位パターン部
１０１ コア層
１０２、１０３ 第１金属層
１０５、１０６ 第２金属層
１０４ 離型層
２１０ インターポーザ
２２０ 半導体チップ
２４０ 封止材
４１０ マスク
４２０ フォトレジストフィルム
５３０ 半導体パッケージ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【手続補正書】

【提出日】2019年4月9日

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

コア層と、
前記コア層上に配置された第１金属層と、
前記第１金属層上に配置された離型層（ｒｅｌｅａｓｅ ｌａｙｅｒ）と、
前記離型層上に配置された第２金属層と、を含み、
前記離型層、及び前記第２金属層のうち少なくとも一つの層は、前記コア層の面積よりも小さい面積を有する複数の単位パターン部を構成し、
前記第１金属層は前記コア層の上面及び側面の全部を覆い、
前記コア層はガラス板（ｇｌａｓｓ ｐｌａｔｅ）である、キャリア基板。

【請求項2】

前記複数の単位パターン部は互いに物理的に所定の距離離隔される、請求項１に記載のキャリア基板。

【請求項3】

前記複数の単位パターン部のそれぞれの側面は前記コア層の一面に対する傾斜角が鋭角を有する、請求項１又は２に記載のキャリア基板。

【請求項4】

前記複数の単位パターン部はそれぞれ前記離型層及び前記第２金属層を含み、前記離型層及び前記第２金属層は前記コア層よりも小さい面積を有する、請求項１から３のいずれか一項に記載のキャリア基板。

【請求項5】

前記第１金属層及び前記第２金属層はそれぞれ複数の層を積層して構成される、請求項１から４のいずれか一項に記載のキャリア基板。

【請求項6】

前記第１金属層及び前記第２金属層はそれぞれ、チタン（Ｔｉ）層及び銅（Ｃｕ）層の積層体を含む、請求項５に記載のキャリア基板。

【請求項7】

前記第２金属層のうち銅（Ｃｕ）層は、前記第１金属層のうち銅（Ｃｕ）層よりも厚い、請求項６に記載のキャリア基板。

【請求項8】

前記離型層は無機離型層である、請求項１から７のいずれか一項に記載のキャリア基板。

【請求項9】

前記第１金属層は、互いに異なる金属で順に形成された２つの金属層を含む、請求項１から８のいずれか１項に記載のキャリア基板。

【請求項10】

前記離型層及び前記第２金属層は前記コア層の一面を全部（ｅｎｔｉｒｅｔｙ）よりは少なく覆い、且つ前記パターンは同一である、請求項１から９のいずれか１項に記載のキャリア基板。

【請求項11】

コア層、前記コア層上に配置された第１金属層、前記第１金属層上に配置された離型層、及び前記離型層上に配置された第２金属層を含み、前記離型層、及び前記第２金属層のうち少なくとも一つの層は、前記コア層の面積よりも小さい面積を有する複数の単位パターン部を構成するキャリア基板を設ける段階と、
前記複数の単位パターン部上にインターポーザを形成する段階と、
前記単位パターン部が互いに分離されるように、前記キャリア基板及び前記インターポーザをソーイングする段階と、
前記ソーイングされたそれぞれのインターポーザ上に複数の半導体チップを配置する段階と、
前記ソーイングされたそれぞれのインターポーザ上に前記複数の半導体チップを封止する封止材を形成する段階と、
前記半導体チップが一つ以上互いに分離されるように、前記ソーイングされたそれぞれのキャリア基板、単位パターン部、インターポーザ、及び封止材をトリミングする段階と、
前記トリミング後に製造されたそれぞれの半導体パッケージから前記ソーイング及びトリミングされたキャリア基板を分離する段階と、を含み、
前記第１金属層は前記コア層の上面及び側面の全部を覆い、
前記コア層はガラス板（ｇｌａｓｓ ｐｌａｔｅ）である、半導体パッケージの製造方法。

【請求項12】

前記複数の単位パターン部は互いに物理的に所定の距離離隔される、請求項１１に記載の半導体パッケージの製造方法。

【請求項13】

前記ソーイング及びトリミングされたキャリア基板を分離する段階は、前記ソーイング及びトリミングされたそれぞれの単位パターン部の離型層と第２金属層とが分離されることである、請求項１１又は１２に記載の半導体パッケージの製造方法。

【請求項14】

前記ソーイング及びトリミングされたキャリア基板を分離する段階の後に、前記ソーイング及びトリミングされたそれぞれのインターポーザに残存する第２金属層をエッチング法で除去する、請求項１３に記載の半導体パッケージの製造方法。

【請求項15】

コア層の上面上に第１金属層を形成する段階と、
前記第１金属層の上面上に離型層を形成する段階と、
前記離型層の上面上に第２金属層を形成する段階と、
前記第１金属層、前記離型層、及び前記第２金属層が形成された前記コア層を切断する段階と、を含み、
前記離型層及び前記第２金属層は複数の単位パターン部を形成するようにパターニングされ、
前記切断する段階は前記複数の単位パターン部の間を切断することであり、
前記第１金属層を形成する段階は、前記コア層の上面及び側面の全部を覆う第１金属層を形成する段階を含み、
前記コア層はガラス板（ｇｌａｓｓ ｐｌａｔｅ）である、キャリア基板の製造方法。

【請求項16】

前記第１金属層は、互いに異なる金属で順に形成された２つの金属層を含み、
前記第２金属層は、互いに異なる金属で順に形成された２つの金属層を含む、請求項１５に記載のキャリア基板の製造方法。

【請求項17】

前記離型層を形成する段階は、前記第１金属層の上面の全部を覆う離型層を形成する段階を含み、
前記第２金属層を形成する段階は、前記第２金属層の上面の全部を覆う第２金属層を形成する段階を含み、
前記コア層を切断する段階の前に、前記複数の単位パターン部が形成されるように前記第２金属層及び前記離型層をパターニングする段階をさらに含む、請求項１６に記載のキャリア基板の製造方法。

【請求項18】

前記離型層を形成する段階は、前記コア層の上面の全部（ｅｎｔｉｒｅｔｙ）よりは少なく前記第１金属層の上面を覆い、互いに離隔した複数の単位パターン部の形態となるように前記離型層を形成する段階を含み、
前記第２金属層を形成する段階は、前記コア層の上面の全部（ｅｎｔｉｒｅｔｙ）よりは少なく前記離型層の上面を全部（ｅｎｔｉｒｅｔｙ）覆い、互いに離隔した複数の単位パターン部の形態となるように前記第２金属層を形成する段階を含む、請求項１５又は１６に記載のキャリア基板の製造方法。