特開2019-135775(P2019-135775A)IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ マクセルホールディングス株式会社の特許一覧
特開2019-135775パッケージ基板とその製造方法、および半導体装置
<>
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000003
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000004
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000005
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000006
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000007
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000008
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000009
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000010
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000011
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000012
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000013
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000014
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000015
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000016
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000017
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000018
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000019
  • 特開2019135775-パッケージ基板とその製造方法、および半導体装置 図000020
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2019-135775(P2019-135775A)
(43)【公開日】2019年8月15日
(54)【発明の名称】パッケージ基板とその製造方法、および半導体装置
(51)【国際特許分類】
   H01L 23/12 20060101AFI20190719BHJP
   H05K 1/02 20060101ALI20190719BHJP
【FI】
   H01L23/12 Q
   H05K1/02 L
【審査請求】未請求
【請求項の数】11
【出願形態】OL
【全頁数】21
(21)【出願番号】特願2019-59794(P2019-59794)
(22)【出願日】2019年3月27日
(62)【分割の表示】特願2014-242397(P2014-242397)の分割
【原出願日】2014年11月28日
(71)【出願人】
【識別番号】000005810
【氏名又は名称】マクセルホールディングス株式会社
(72)【発明者】
【氏名】中川 宏史
【テーマコード(参考)】
5E338
【Fターム(参考)】
5E338AA02
5E338AA16
5E338BB14
5E338CD02
5E338EE27
(57)【要約】
【課題】導電体パターンがモールド体に埋設保持されているパッケージ基板において、導電体パターンがモールド体からの脱落や位置ずれを解消して、輸送時や半導体素子の実装時の取り扱いを簡便に行うことができるパッケージ基板とその製造方法、および半導体装置を提供する。
【解決手段】導電体パターン1がモールド体2に埋設保持されている。導電体パターン1は、下導電層6と上導電層7とで構成する。平面視において、上導電層7の外形形状を下導電層6の外形形状よりも大きく形成する。モールド体2の上面または下面に、導電体パターン1がモールド体2から脱落するのを阻止するブロック層11を形成する。
【選択図】図13
【特許請求の範囲】
【請求項1】
導電体パターン(1)が、その上下面が露出する状態でモールド体(2)に埋設保持されているパッケージ基板であって、
導電体パターン(1)は、下導電層(6)と、下導電層(6)上に積層形成される上導電層(7)とで構成されており、
平面視において、上導電層(7)の外形形状が、下導電層(6)の外形形状よりも大きく形成され、
モールド体(2)の上面または下面に、導電体パターン(1)がモールド体(2)から脱落するのを阻止するブロック層(11)が形成されていることを特徴とするパッケージ基板。
【請求項2】
導電体パターン(1)は、半導体素子(S)と電気的に接続される外部電極(4)を有し、
平面視における外部電極(4)は、上導電層(7)の外形形状が下導電層(6)の外形形状よりも大きく形成して構成されていることを特徴とする請求項1に記載のパッケージ基板。
【請求項3】
導電体パターン(1)は、半導体素子(S)が載置される搭載パッド(3)をさらに有し、
少なくとも平面視における外部電極(4)は、上導電層(7)の外形形状が下導電層(6)の外形形状よりも大きく形成して構成されていることを特徴とする請求項2に記載のパッケージ基板。
【請求項4】
ブロック層(11)が、モールド体(2)から露出している導電体パターン(1)の下導電層(6)または上導電層(7)の一部を覆うように形成されていることを特徴とする請求項1ないし4のいずれかひとつに記載のパッケージ基板。
【請求項5】
導電体パターン(1)は電鋳により形成されており、下導電層(6)と上導電層(7)を形成するための下レジスト体(18)および上レジスト体(21)が、導電体パターン(1)を埋設保持するモールド体(2)を兼ねていることを特徴とする請求項1ないし5のいずれかひとつに記載のパッケージ基板。
【請求項6】
半導体素子(S)と電気的に接続される外部電極(4)を有し、下導電層(6)と該下導電層(6)上に積層形成される上導電層(7)とで構成された導電体パターン(1)がモールド体(2)に埋設保持され、導電体パターン(1)がモールド体(2)の上下面で露出させてあり、平面視における外部電極(4)は上導電層(7)の外形形状が下導電層(6)の外形形状よりも大きく形成され、モールド体(2)の上面または下面にブロック層(11)が形成されているパッケージ基板の製造方法であって、
平板状の電鋳母型(15)の表面に下レジスト体(18)を形成し、下レジスト体(18)で覆われていない電鋳母型(15)の表面に、下導電層(6)を形成する1次電鋳工程と、
下レジスト体(18)の表面に上レジスト体(21)を形成し、上レジスト体(21)で覆われていない下導電層(6)の表面に、上導電層(7)を積層形成する2次電鋳工程と、
下導電層(6)と上導電層(7)を埋設保持するモールド体(2)を形成するモールド工程と、
モールド体(2)の上面または下面に、ブロック層(11)を形成するブロック層形成工程とを含むことを特徴とするパッケージ基板の製造方法。
【請求項7】
半導体素子(S)が載置される搭載パッド(3)と半導体素子(S)と電気的に接続される外部電極(4)とで構成され、下導電層(6)と下導電層(6)上に積層形成される上導電層(7)とで構成された導電体パターン(1)がモールド体(2)に埋設保持され、導電体パターン(1)がモールド体(2)の上下面で露出させてあり、少なくとも平面視における外部電極(4)は上導電層(7)の外形形状が下導電層(6)の外形形状よりも大きく形成され、モールド体(2)の上面または下面にブロック層(11)が形成されているパッケージ基板の製造方法であって、
平板状の電鋳母型(15)の表面に下レジスト体(18)を形成し、下レジスト体(18)で覆われていない電鋳母型(15)の表面に、下導電層(6)を形成する1次電鋳工程と、
下レジスト体(18)の表面に上レジスト体(21)を形成し、上レジスト体(21)で覆われていない下導電層(6)の表面に、上導電層(7)を積層形成する2次電鋳工程と、
下導電層(6)と上導電層(7)を埋設保持するモールド体(2)を形成するモールド工程と、
モールド体(2)の上面または下面に、ブロック層(11)を形成するブロック層形成工程とを含むことを特徴とするパッケージ基板の製造方法。
【請求項8】
モールド工程において、2次電鋳工程ののち、1次および2次電鋳工程で形成した下および上レジスト体(18・21)を除去し、下および上レジスト体(18・21)を除去した空間に、モールド樹脂(22)を充填してモールド体(2)を形成することを特徴とする請求項6または7に記載のパッケージ基板の製造方法。
【請求項9】
1次および2次電鋳工程で形成した下および上レジスト体(18・21)を残して、両レジスト体(18・21)が導電体パターン(1)を埋設保持するモールド体(2)を兼ねるようにしたことを特徴とする請求項6または7に記載のパッケージ基板の製造方法。
【請求項10】
ブロック層形成工程において、モールド体(2)の上面または下面に光硬化型のソルダーレジスト層(26)を形成し、フォトリソグラフィ法でモールド体(2)から露出する下導電層(6)または上導電層(7)の露出部の一部を覆うようにブロック層(11)を形成することを特徴とする請求項6ないし9のいずれかひとつに記載のパッケージ基板の製造方法。
【請求項11】
請求項1から5のいずれかひとつに記載のパッケージ基板に半導体素子(S)を実装した半導体装置であって、
半導体素子(S)が備える電極(31)と外部電極(4)とが電気的に接続され、半導体素子(S)が封止体(30)により封止されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、導電体パターンがモールド体に埋設保持されているパッケージ基板とその製造方法、および半導体装置に関する。導電体パターンは、モールド体の上下面から露出している。また、半導体装置は、パッケージ基板上に半導体素子を実装し封止体により封止されている。
【背景技術】
【0002】
パッケージ基板の軽量化を目的として、導電体パターンがモールド体に埋設保持されたパッケージ基板とすることは、特許文献1に開示されており、公知である。係る特許文献1の電極パッケージでは、導電パターン層と、該導電パターン層に積層状に一体に形成される電極層とを備えている(以下、一体に形成された導電パターン層および電極層をパターン電極層という。)。パターン電極層は板状樹脂(モールド体)内に封止され、該板状樹脂の一方の面に導電パターン層が露出し、他方の面に電極層が露出している。電極パッケージの製造は、まずステンレス鋼からなる金属基板上に、導電パターン層に対応するレジスト層を形成したのち、電鋳により導電パターン層を形成する。次いで、前記レジスト層および導電パターン層上に、電極層に対応するレジスト層を形成したのち、電鋳により電極層を積層形成する。次に、両レジスト層を除去し、パターン電極層を埋設するように樹脂を塗布して硬化させて板状樹脂内に封止する。最後に、板状樹脂の表面を削り、さらにパターン電極層および板状樹脂から金属基板を剥離して除去することにより、上下面に導電パターン層と電極層とがそれぞれ露出した電極パッケージが製造される。
【0003】
特許文献1の電極パッケージのように、電鋳時に使用する金属基板に代えて、板状樹脂でパターン電極層を保持すると、電極パッケージの全体の重量を軽量化することができ、電極パッケージを半導体装置の製造メーカーへ輸送する際のコストを低減することができる。また、製造メーカーにおいて、電極パッケージを用いて半導体装置を製造する際に、金属基板を除去する手間を省くことができ、半導体装置の製造コストの低減化にも寄与できる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2005−244033号公報(段落番号0014、図1
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献1の電極パッケージでは、パターン電極層を薄い板状樹脂で保持しているので、例えば輸送時や半導体素子の実装時に、電極パッケージに撓みや捩れなどの変形が生じやすい。また、電極パッケージに変形が生じると、パターン電極層と板状樹脂との境界面で剥離が生じるおそれがある。さらに、板状樹脂からパターン電極層が脱落し、あるいは位置ずれするおそれがある。電極パッケージに撓みや捩れが生じないように慎重に取り扱うことで、パターン電極層の脱落などを防ぐことができるが、そうすると、輸送時や半導体素子の実装時の取り扱いが煩雑になる。
【0006】
本発明の目的は、導電体パターンがモールド体に埋設保持されているパッケージ基板において、導電体パターンがモールド体から脱落し、あるいは位置ずれするのを解消して、輸送時や半導体素子の実装時の取り扱いを簡便に行うことができるパッケージ基板とその製造方法、および半導体装置を提供することにある。
【課題を解決するための手段】
【0007】
本発明は、導電体パターン1が、その上下面が露出する状態でモールド体2に埋設保持されているパッケージ基板を対象とする。導電体パターン1は、下導電層6と、下導電層6上に積層形成される上導電層7とで構成されている。平面視における下導電層6と上導電層7の外形形状は、いずれか一方が他方よりも大きく形成されている。そして、モールド体2の上面または下面のいずれか一方に、導電体パターン1がモールド体2から脱落するのを阻止するブロック層11が形成されていることを特徴とする。
【0008】
ブロック層11は、モールド体2から露出している導電体パターン1の下導電層6または上導電層7の一部を覆うように形成する。
【0009】
下導電層6の外形形状を、上導電層7の外形形状よりも大きく形成し、モールド体2の下面にブロック層11を形成する。
【0010】
上導電層7の外形形状を、下導電層6の外形形状よりも大きく形成し、モールド体2の上面にブロック層11を形成する。
【0011】
導電体パターン1は電鋳により形成されており、下導電層6と上導電層7を形成するための下レジスト体18および上レジスト体21は、導電体パターン1を埋設保持するモールド体2を兼ねている。
【0012】
ブロック層11を、光硬化型のソルダーレジスト層26で形成する。
【0013】
また、本発明は、下導電層6と、下導電層6上に積層形成される上導電層7とで構成された導電体パターン1がモールド体2に埋設保持されて、導電体パターン1がモールド体2の上下面で露出させてあり、モールド体2の上面または下面のいずれか一方に、導電体パターン1がモールド体2から脱落するのを阻止するブロック層11が形成されているパッケージ基板の製造方法である。平板状の電鋳母型15の表面に下レジスト体18を形成し、下レジスト体18で覆われていない電鋳母型15の表面に、下導電層6を形成する1次電鋳工程と、下導電層6または下導電層6と下レジスト体18の表面に上レジスト体21を形成し、上レジスト体21で覆われていない下導電層6または下導電層6と下レジスト体18の表面に、上導電層7を積層形成する2次電鋳工程と、導電体パターン1を埋設保持するモールド体2の上面または下面のいずれか一方に、ブロック層11を形成するブロック層形成工程を含む。ブロック層形成工程において、モールド体2の上面または下面のいずれか一方に光硬化型のソルダーレジスト層26を形成し、フォトリソグラフィ法でモールド体2から露出する下導電層6または上導電層7の露出部の一部を覆うようにブロック層11を形成することを特徴とする。
【0014】
2次電鋳工程ののちモールド工程を行って、導電体パターン1を埋設保持するモールド体2を形成する。モールド工程において、1次および2次電鋳工程で形成した下および上レジスト体18・21を除去し、下および上レジスト体18・21を除去した空間に、軟化させたモールド樹脂22を充填したのち硬化させてモールド体2を形成する。
【0015】
平面視において、下導電層6の外形形状を、上導電層7の外形形状よりも大きく形成し、モールド体2の下面にブロック層11を形成する。モールド工程とブロック層形成工程との間に、導電体パターン1およびモールド体2から電鋳母型15を剥離して除去する母型除去工程を含む。
【0016】
平面視において、上導電層7の外形形状を、下導電層6の外形形状よりも大きく形成し、モールド体2の上面にブロック層11を形成する。ブロック層形成工程ののちに、導電体パターン1およびモールド体2から電鋳母型15を剥離して除去する母型除去工程を含む。
【0017】
1次および2次電鋳工程で形成した下および上レジスト体18・21を残して、両レジスト体18・21が導電体パターン1を埋設保持するモールド体2を兼ねるようにする。
【0018】
また、本発明は、上記のパッケージ基板に半導体素子Sを実装した半導体装置である。導電体パターン1は外部電極4を備え、半導体素子Sが備える電極31と外部電極4とを電気的に接続したのち、半導体素子Sを封止体30により封止する。
【発明の効果】
【0019】
本発明のパッケージ基板においては、導電体パターン1は、下導電層6と下導電層6上に積層形成される上導電層7とで構成し、平面視における下導電層6と上導電層7の外形形状を、いずれか一方を他方よりも大きく形成した。また、モールド体2の上面または下面のいずれか一方に、導電体パターン1がモールド体2から脱落するのを阻止するブロック層11を形成した。このように、モールド体2のモールド体2の上面または下面のいずれか一方にブロック層11を形成すると、輸送時や半導体素子の実装時にパッケージ基板に撓みや捩れなどの変形が生じた場合であっても、導電体パターン1がモールド体2から脱落するのをブロック層11で阻止できる。従って、導電体パターン1がモールド体2から脱落し、あるいは位置ずれするのを解消して、輸送時や半導体素子の実装時の取り扱いを簡便に行うことができるパッケージ基板を得ることができる。また、ブロック層11を設けた分だけ、撓みや捩れなどの変形に対する抵抗力が向上するので、パッケージ基板が変形するのを抑制できる。
【0020】
ブロック層11をモールド体2から露出している導電体パターン1の下導電層6または上導電層7の一部を覆うように形成すると、ブロック層11で覆われた部分の下導電層6または上導電層7をブロック層11で受止めて、導電体パターン1が、ブロック層11が形成された面側へ移動するのを規制できる。
【0021】
下導電層6の外形形状を上導電層7の外形形状よりも大きく形成し、モールド体2の下面にブロック層11を形成すると、導電体パターン1が、下導電層6が露出する下面側へ移動するのをブロック層11で規制して、導電体パターン1がモールド体2から脱落するのを阻止できる。
【0022】
上導電層7の外形形状を下導電層6の外形形状よりも大きく形成し、モールド体2の上面にブロック層11を形成すると、導電体パターン1が、上導電層7が露出する上面側へ移動するのをブロック層11で規制して、導電体パターン1がモールド体2から脱落するのを阻止できる。
【0023】
下導電層6および上導電層7を形成するための下および上レジスト体18・21がモールド体2を兼ねるようにすると、両レジスト体18・21を、導電体パターン1を埋設保持するモールド体2として利用できる。従って、別途、導電体パターン1をモールド体2に埋設保持させることなくブロック層11を備えるパッケージ基板を得ることができ、パッケージ基板の製造コストを低減することができる。
【0024】
ブロック層11を光硬化型のソルダーレジスト層26で形成すると、フォトリソグラフィ法で所望のパターンのブロック層11を容易に形成することができ、ブロック層11を備えるパッケージ基板の製造コストをさらに低減することができる。また、ソルダーレジスト層26は、ノボラック樹脂をベースポリマーとする汎用フォトレジストに比べて構造強度が高いので、クラックや欠けなどのブロック層11の破損を抑制して、モールド体2から導電体パターン1が脱落し、あるいは位置ずれするのを効果的に阻止することができる。
【0025】
本発明の製造方法においては、1次電鋳工程と、2次電鋳工程と、ブロック層形成工程とを含んで、パッケージ基板を形成するようにした。また、ブロック層形成工程において、モールド体2の上面または下面のいずれか一方にソルダーレジスト層26を形成し、フォトリソグラフィ法でモールド体2から露出する下導電層6または上導電層7の露出部の一部を覆うようにブロック層11を形成するようにした。これによれば、露光、現像、乾燥などの各処理を、1次および2次電鋳工程と同一の設備で行うことができ、また、所望のパターンのブロック層11を容易に形成することができので、ブロック層11を備えるパッケージ基板の製造コストを低減することができる。
【0026】
2次電鋳工程ののちのモールド工程において、1次および2次電鋳工程で形成した下および上レジスト体18・21を除去し、下および上レジスト体18・21を除去した空間に、軟化させたモールド樹脂22を充填したのち硬化させて導電体パターン1を埋設保持するモールド体2を形成した。これによれば、所望の機械的強度や材料特性を備えたモールド樹脂22でモールド体2を形成することで、パッケージ基板の使用用途に最適なモールド体2で導電体パターン1を埋設保持することができる。従って、パッケージ基板に耐熱性が必要な場合には、例えばモールド樹脂22にポリブチレンテレフタレートあるいはポリエチレンなどを使用することにより、耐熱性に優れたパッケージ基板を得ることができる。また、モールド樹脂22をパッケージ基板に実装した半導体素子Sを封止する封止体30と同一または同系統の樹脂素材とすることで、モールド体2と封止体30との固着状態を強固なものとすることができ、さらに両者2・30の熱膨張率を略同一とすることができるので、モールド体2と封止体30との境界面で剥離が生じるのを防止することができる。
【0027】
平面視において、下導電層6の外形形状を、上導電層7の外形形状よりも大きく形成し、モールド体2の下面にブロック層11を形成した。また、モールド工程とブロック層形成工程との間に、導電体パターン1およびモールド体2から電鋳母型15を剥離して除去する母型除去工程を含むようにした。これによれば、導電体パターン1およびモールド体2は、電鋳母型15上に形成されているので、電鋳母型15を除去したのちの下導電層6の露出面およびモールド体2の下面を、平滑な面一状にすることができる。従って、ブロック層形成工程を行う前処理として研磨処理等を行う必要がなく、パッケージ基板の製造コストを低減することができる。
【0028】
平面視において、上導電層7の外形形状を、下導電層6の外形形状よりも大きく形成し、モールド体2の上面にブロック層11を形成した。また、ブロック層形成工程ののちに、導電体パターン1およびモールド体2から電鋳母型15を剥離して除去する母型除去工程を含むようにした。これによれば、ブロック層形成工程を経たのちの最終工程で電鋳母型15を剥離して除去するので、パッケージ基板の製造過程において、導電体パターン1およびモールド体2を電鋳母型15で確実に支持した状態で製造することができ、安定した状態でパッケージ基板を製造できる。
【0029】
1次および2次電鋳工程で形成した下および上レジスト体18・21を残して、両レジスト体18・21が導電体パターン1を埋設保持するモールド体2を兼ねるようにした。これによれば、別途、モールド体2を形成する必要がなく、モールド体2を形成する工程を省略できるので、その分だけパッケージ基板の製造コストをさらに低減することができる。
【0030】
上記のパッケージ基板に半導体素子Sを実装した半導体装置において、導電体パターン1が備える外部電極4と、半導体素子Sが備える電極31とを電気的に接続したのち、半導体素子Sを封止体30により封止した。これによれば、外部電極4と電極31との接続作業、および封止体30による封止作業時に、たとえパッケージ基板に撓みや捩れの変形が生じたとしても、モールド体2から導電体パターン1が脱落し、あるいは位置ずれすることがないので、前記作業時のパッケージ基板の取り扱いを簡便に行うことができる。また、半導体装置の製造時の不良品形成率を低減して、半導体装置の生産性を向上できる。
【図面の簡単な説明】
【0031】
図1】本発明の第1実施形態に係るパッケージ基板の縦断側面図である。
図2】第1実施形態に係るパッケージ基板の部分平面図である。
図3】第1実施形態に係るパッケージ基板の製造方法における1次電鋳工程を示す説明図である。
図4】第1実施形態に係るパッケージ基板の製造方法における2次電鋳工程を示す説明図である。
図5】第1実施形態に係るパッケージ基板の製造方法におけるモールド工程および母型除去工程を示す説明図である。
図6】第1実施形態に係るパッケージ基板の製造工程におけるブロック層形成工程を示す説明図である。
図7】第1実施形態に係る半導体装置の縦断側面図である。
図8】第1実施形態に係る半導体装置の斜視図である。
図9】第1実施形態に係る半導体装置の製造方法を示す説明図である。
図10】第1実施形態に係る半導体装置の製造方法を説明するための部分平面図である。
図11】本発明の第2実施形態に係るパッケージ基板の縦断側面図である。
図12】第2実施形態に係るパッケージ基板の製造方法における母型除去工程およびブロック層形成工程を示す説明図である。
図13】本発明の第3実施形態に係るパッケージ基板の縦断側面図である。
図14】第3実施形態に係るパッケージ基板の製造方法における1次電鋳工程を示す説明図である。
図15】第3実施形態に係るパッケージ基板の製造方法における2次電鋳工程を示す説明図である。
図16】第3実施形態に係るパッケージ基板の製造方法におけるモールド工程、ブロック層形成工程および母型除去工程を示す説明図である。
図17】本発明の第4実施形態に係るパッケージ基板の縦断側面図である。
図18】第4実施形態に係るパッケージ基板の製造方法におけるブロック層形成工程および母型除去工程を示す説明図である。
【発明を実施するための形態】
【0032】
(第1実施形態) 図1から図10に、本発明に係るパッケージ基板とその製造方法、および半導体装置の第1実施形態を示す。図1および図2に示すようにパッケージ基板は、導電体パターン1がモールド体2に埋設保持されており、導電体パターン1は電鋳法により形成されて、モールド体2の上下面が露出している。導電体パターン1は、半導体素子Sが載置される搭載パッド3と、搭載パッド3の両側に配置された6個の外部電極4とで1組の単位パターンとして構成されており、モールド体2には、複数の単位パターンがマトリクス状に配置されている。
【0033】
導電体パターン1は、電鋳時にステンレス鋼またはアルミニウムなど導電性を有する電鋳母型15上に形成される第1電鋳層(下導電層)6と、第1電鋳層6上に積層形成される第2電鋳層(上導電層)7とで構成されており、第1電鋳層6の外形形状は、第2電鋳層7の外径形状よりも大きく形成されている。第2電鋳層7は基層8と、はんだあるいは金属ワイヤWの結着性の向上を図る表面層9からなる。第1電鋳層6および第2電鋳層7の基層8は、ニッケル、ニッケル−コバルト合金または銅で形成することができる。また、第2電鋳層7の表面層9は貴金属で形成することができ、金または金−パラジウム合金などで形成することができる。第2電鋳層7は、搭載パッド3および外部電極4の、半導体素子Sの実装面側を構成している。
【0034】
モールド体2に埋設保持される導電体パターン1とモールド体2との境界面で剥離が生じた場合、導電体パターン1は、第2電鋳層7が露出する上面側(図1に向かって上方向)へは、第1電鋳層6がモールド体2で受止められているので移動することはない。しかし、第1電鋳層6が露出する下面側(図1に向かって下方向)へは導電体パターン1の移動を規制する手段がないため、モールド体2から導電体パターン1が脱落、あるいは位置ずれするおそれがある。このように、導電体パターン1がモールド体2から脱落し、あるいは位置ずれするのを阻止するために、モールド体2の下面にブロック層11を形成している。
【0035】
ブロック層11は、モールド体2から露出している第1電鋳層6の一部を覆うように形成されている。具体的には、ブロック層11には、第1電鋳層6を露出させる窓12が開口されており、窓12は搭載パッド3および外部電極4を構成する第1電鋳層6の外形形状よりも一回り小さく形成されている。これにより、導電体パターン1は、第1電鋳層6の外縁部がブロック層11の窓12の周縁部で受止められることにより、モールド体2から分離(脱落)する方向への移動が規制される。ブロック層11は、光硬化型のソルダーレジスト層26を用いてフォトリソグラフィ法で形成される。窓12に臨む第1電鋳層6の表面には、はんだあるいは金属ワイヤWの結着性の向上を図る表面層13が形成されている。表面層13は貴金属で形成することができ、金または金−パラジウム合金などで形成することができる。
【0036】
図3から図6に本実施形態のパッケージ基板の製造方法を示す。パッケージ基板は、図3(a)〜(d)に示す1次電鋳工程と、図4(a)〜(d)に示す2次電鋳工程と、図5(a)〜(b)に示すモールド工程と、図5(c)に示す母型除去工程と、図6(a)〜(c)に示すブロック層形成工程とを経て形成される。パッケージ基板の製造は、導電性を有する平板状のステンレス鋼製の電鋳母型15を用いて行う。
【0037】
1次電鋳工程においては、図3(a)に示すように、電鋳母型15の上面に第1フォトレジスト層16を形成した上で、該第1フォトレジスト層16の上面に、第1電鋳層6に対応する透光孔を有する第1パターンフィルム17を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図3(b)に示すように、第1電鋳層6に対応する第1レジスト体(下レジスト体)18を電鋳母型15上に形成する。なお、第1フォトレジスト層16は、アルカリ現像・ネガタイプの感光性ドライフィルムレジストを、所定の高さに合わせて一枚ないし数枚ラミネートして熱圧着により形成したものを用いた。例えば、ノボラック樹脂をベースポリマーとする汎用レジストを用いることができる。
【0038】
次に、図3(c)に示すように、第1レジスト体18以外の電鋳母型15上に、電鋳金属としてのニッケルを電鋳法により電着させることにより、第1電鋳層6を形成する。第1電鋳層6を形成したのち、第1レジスト体18および第1電鋳層6の表面を研磨することにより、図3(d)に示すように第1レジスト体18および第1電鋳層6の表面を面一化した。
【0039】
2次電鋳工程においては、図4(a)に示すように、第1電鋳層6および第1レジスト体18の上面に第2フォトレジスト層19を形成した上で、該第2フォトレジスト層19の上面に、第1電鋳層6の外形形状よりも小さい第2電鋳層7に対応する透光孔を有する第2パターンフィルム20を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図4(b)に示すように、第2電鋳層7に対応する第2レジスト体(上レジスト体)21を第1電鋳層6および第1レジスト体18上に形成する。なお、第2フォトレジスト層19は、第1フォトレジスト層16と同様に、アルカリ現像・ネガタイプの感光性ドライフィルムレジストを、所定の高さに合わせて一枚ないし数枚ラミネートして熱圧着により形成したものを用いた。例えば、ノボラック樹脂をベースポリマーとする汎用レジストを用いることができる。
【0040】
次に、図4(c)に示すように、第2レジスト体21以外の第1電鋳層6上に、電鋳金属としてのニッケルを電鋳法により電着させることにより、第2電鋳層7の基層8を積層形成する。こののち、第2レジスト体21および基層8の表面を研磨することにより、図4(d)に示すように第2レジスト体21および第2電鋳層7の表面を面一化した。なお、基層8の厚み寸法が第2レジスト体21の厚み寸法よりも小さい場合には、研磨工程を省くことができる。研磨工程を行ったのち、基層8上に金を電着させることにより、第2電鋳層7の表面層9を積層形成する(図1参照)。
【0041】
モールド工程においては、図5(a)に示すように、1次および2次電鋳工程で形成した第1と第2のレジスト体18・21を溶解除去し、両者18・21を除去した空間に、軟化させた熱可塑性のエポキシ樹脂からなるモールド樹脂22を充填したのち硬化させ、図5(b)に示すようにモールド体2を形成する。図示していないが、モールド樹脂22を充填する際には、電鋳母型15と対向するように金型を配置して両レジスト体18・21を除去した空間をキャビティとしたうえで、導電体パターン1間にモールド樹脂22を充填・硬化させる。金型のモールド樹脂22との接触面にはテフロン(登録商標)シートを貼着している。これにより、金型を外す際に、金型にモールド樹脂22が付着することを防止できる。また、モールド体2の上面を第2電鋳層7の上面と面一状に形成でき、さらに、第2電鋳層7の上面でモールド樹脂22が硬化するのを防止できる。仮に、モールド樹脂22が第2電鋳層7の上面に付着している場合には、硬化後にモールド体2および第2電鋳層7の表面を研磨して除去すればよい。
【0042】
母型除去工程においては、導電体パターン1(第1電鋳層6)およびモールド体2(モールド樹脂22)から電鋳母型15を強制的に剥離して除去する。これにより、図5(c)に示す導電体パターン1がモールド体2に埋設保持されたパッケージ基板を得た。
【0043】
ブロック層形成工程においては、図6(a)に示すように、母型除去工程で得たパッケージ基板を上下反転し、第1電鋳層6およびモールド体2の上面にソルダーレジスト層26を形成した上で、該ソルダーレジスト層26の上面に、第1電鋳層6の外形形状よりも一回り小さな窓12に対応する透光孔を有する第3パターンフィルム27を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図6(b)に示すように、窓12が形成されたブロック層11を第1電鋳層6およびモールド体2上に形成する。なお、ソルダーレジスト層26は、アルカリ現像・ネガタイプの感光性ソルダーレジストのドライフィルムを、所定の高さに合わせて一枚ないし数枚ラミネートして熱圧着により形成したものを用いた。最後に、窓12に臨む第1電鋳層6の露出面に、無電解めっきにより金からなる表面層13を形成したのち上下反転することにより、図6(c)に示すブロック層11を備えたパッケージ基板を得た。
【0044】
図7および図8に、パッケージ基板に半導体素子Sを実装した半導体装置を示す。図7に示すように、半導体装置は、パッケージ基板が有する導電体パターン1の単位パターン上に実装された半導体素子Sを、エポキシ樹脂からなる封止体30により封止してなる。半導体素子Sは、ブロック層11の反対面側のパッケージ基板表面に実装されており、搭載パッド3上に接着して固定され、半導体素子Sの上面に形成された電極31と外部電極4とが金属ワイヤWで電気的に接続されることにより、パッケージ基板に実装される。封止体30は、これら半導体素子Sおよび金属ワイヤWなどを密封状に封止しており、半導体装置は、全体として四角ブロック状に形成されており、底面側に臨む窓12から第1電鋳層6の表面に形成された表面層13が露出している(図8参照)。
【0045】
図9および図10に本実施形態の半導体装置の製造方法を示す。図9(a)に示すように、半導体素子Sを搭載パッド3上に接着搭載したのち、図9(b)に示すように、半導体素子S上の電極31とこれに対応する外部電極4との間を、金からなる金属ワイヤWを用いてワイヤボンディング装置により結線する。このとき、表面層9で金属ワイヤWの結着性が向上しているので、製造工程時の不良品形成率を低減できる。なお、電極31と外部電極4との接続は、金属ワイヤWを用いるワイヤボンディングに限らず、はんだなどを用いたフリップチップボンディングで電気的に接続することができる。
【0046】
次に、パッケージ基板上の半導体素子Sの搭載部分を、図9(c)に示すように熱可塑性エポキシ樹脂で封止し、パッケージ基板上に封止体30を形成する。具体的には、パッケージ基板を下型として、パッケージ基板の上面側にモールド金型(上型)を装着してキャビティを形成し、キャビティ内に軟化させた熱可塑性のエポキシ樹脂を圧入し、硬化させた。これによりパッケージ基板にマトリクス状に形成した単位パターンに搭載された複数の半導体素子Sが封止体30により封止された形態の半導体装置の集合体を得た。最後に、図9(c)、図10に一点鎖線で示す切断線に沿ってダイシングを行うことにより、図7に示す半導体装置を得た。
【0047】
上記のように、本実施形態のパッケージ基板においては、ブロック層11をモールド体2から露出している第1電鋳層6の外縁部を覆うように形成したので、窓12の周縁部のブロック層11で第1電鋳層6を受止めて導電体パターン1の移動を規制できる。
【0048】
第1電鋳層6の外形形状を第2電鋳層7の外形形状よりも大きく形成し、モールド体2の下面にブロック層11を形成したので、モールド体2で移動が規制されていない第1電鋳層6が露出する下面側への導電体パターン1の移動をブロック層11で規制できる。従って、導電体パターン1がモールド体2から脱落するのをブロック層11で阻止できる。また、第2電鋳層7を電鋳法で形成する際には、陰極側の電極となる第1電鋳層6上にのみ電鋳層を成長させればよいので、第1電鋳層6の外形形状よりも大きな外形形状を有する第2電鋳層7を形成する場合に比べて、第2電鋳層7を形成する際の陽極側の金属電極の消費量を低減し、さらに電鋳時間を短縮することができ、その分だけパッケージ基板の製造コストを低減することができる。
【0049】
また、本実施形態のパッケージ基板の製造方法においては、2次電鋳工程ののちのモールド工程において、1次および2次電鋳工程で形成した第1および第2レジスト体18・21を除去し、両レジスト体18・21を除去した空間に、軟化させたモールド樹脂22を充填したのち硬化させて導電体パターン1を埋設保持するモールド体2を形成した。この製造方法によれば、所望の機械的強度や材料特性を備えたモールド樹脂22でモールド体2を形成することで、パッケージ基板の使用用途に最適なモールド体2で導電体パターン1を埋設保持することができる。従って、パッケージ基板に耐熱性が必要な場合には、例えばモールド樹脂22にポリブチレンテレフタレートあるいはポリエチレンなどを使用することにより、耐熱性に優れたパッケージ基板を得ることができる。また、モールド樹脂22をパッケージ基板に実装した半導体素子Sを封止する封止体30と同一または同じ系統の樹脂素材とすることで、モールド体2と封止体30との固着状態を強固なものとすることができ、さらに両者2・30の熱膨張率を略同一にすることができるので、モールド体2と封止体30との境界面で剥離が生じるのを防止することができる。
【0050】
また、第1電鋳層6の外形形状を、第2電鋳層7の外形形状よりも大きく形成し、モールド工程とブロック層形成工程との間に、導電体パターン1およびモールド体2から電鋳母型15を剥離して除去する母型除去工程を含むようにした。この製造方法によれば、導電体パターン1およびモールド体2は、電鋳母型15上に形成されているので、電鋳母型15を除去したのちの第1電鋳層6の露出面およびモールド体2の下面を、平滑な面一状にすることができる。従って、ブロック層形成工程を行う前処理として研磨処理等を行う必要がなく、パッケージ基板の製造コストを低減することができる。
【0051】
(第2実施形態) 図11および図12に、本発明に係るパッケージ基板の第2実施形態を示す。本実施形態では、パッケージ基板の製造過程におけるモールド工程を省略した点が第1実施形態と異なる。つまり、図11に示すように第1電鋳層6および第2電鋳層7を形成するための第1と第2のレジスト体18・21を、導電体パターン1を埋設保持するモールド体2として利用する。また、電鋳母型15の上面には、図12(a)に示すように、後述する母型除去工程における剥離の容易化を図るために、予め薄膜状のニッケル層15aと銅層15bを積層している。他は第1実施形態と同じであるので、同じ部材に同じ符号を付してその説明を省略する。
【0052】
本実施形態のパッケージ基板は、図4(a)〜(d)に示す2次電鋳工程が完了した製造過程におけるパッケージ基板(図12(a)参照)に、図12(b)に示す母型除去工程と、図12(c)〜(e)に示すブロック層形成工程を経て形成される。母型除去工程においては、電鋳母型15と電鋳母型15上に予め形成したニッケル層15aとを強制的に剥離除去したのち、銅層15bを除去(エッチング)する。これにより、図12(b)に示す導電体パターン1が第1と第2のレジスト体18・21で構成されるモールド体2に埋設保持されたパッケージ基板を得た。このように、最後に銅層15bを除去することにより、母型除去工程における電鋳母型15の剥離を容易化し、また、両レジスト体18・21の破損を抑制することができる。
【0053】
ブロック層形成工程においては、図12(c)に示すように、母型除去工程で得たパッケージ基板を上下反転し、第1電鋳層6および第1レジスト体18の上面にソルダーレジスト層26を形成した上で、該ソルダーレジスト層26の上面に、第1電鋳層6の外形形状よりも一回り小さな窓12に対応する透光孔を有する第3パターンフィルム27を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図12(d)に示すように、窓12が形成されたブロック層11を第1電鋳層6および第1レジスト体18上に形成する。最後に、窓12に臨む第1電鋳層6の表面に、無電解めっきにより金からなる表面層13を形成し上下反転することにより、図12(e)に示すブロック層11を備えたパッケージ基板を得た。本実施形態のパッケージ基板に半導体素子Sを実装した半導体装置は、第1実施形態と同じであるのでその説明を省略する。
【0054】
上記のように、本実施形態のパッケージ基板においては、第1および第2レジスト体18・21がモールド体2を兼ねるようにしたので、両レジスト体18・21を導電体パターン1を埋設保持するモールド体2として利用できる。従って、別途、導電体パターン1をモールド体2に埋設保持させることなくブロック層11を備えるパッケージ基板を得ることができる。また、本実施形態のパッケージ基板の製造方法においては、1次および2次電鋳工程で形成した第1および第2レジスト体18・21を残して、両レジスト体18・21が導電体パターン1を埋設保持するモールド体2を兼ねるようにしたので、モールド体2を形成する工程を省略でき、その分だけパッケージ基板の製造コストを低減することができる。
【0055】
上記の第2実施形態では、第1および第2フォトレジスト層16・19はネガタイプの感光性ドライフィルムレジストを使用したが、ネガタイプの感光性ソルダーレジストのドライフィルムを使用することにより、第1および第2レジスト体18・21で構成されるモールド体2の構造強度を向上することができ、モールド体2が破損するのを効果的に防止できる。
【0056】
本実施形態においては、第2レジスト体21および第2電鋳層7の基層8の表面を研磨する工程を経たのち表面層9を積層形成したので、図11に示すように表面層9はモールド体2の上面から突出した状態で形成される。なお、基層8の厚み寸法を第2レジスト体21の厚み寸法よりも小さく形成し、研磨工程を省いた場合には、表面層9の上面がモールド体2の上面と面一状、ないしはモールド体2の上面よりも下側に位置する形態を採ることが可能である。
【0057】
(第3実施形態) 図13から図16に、本発明に係るパッケージ基板の第3実施形態を示す。本実施形態では、第1電鋳層6と第2電鋳層7の外形形状の大小関係を逆に形成した点と、これに伴い外形形状が大きく形成された第2電鋳層7側となるモールド体2の上面に、ブロック層11を形成した点が第1実施形態と異なる。導電体パターン1を構成する第2電鋳層7の外形形状は、第1電鋳層6の外形形状よりも大きく形成されており、第1電鋳層6は基層8と、表面層9からなる。ブロック層11に開口された窓12に臨む第2電鋳層7の表面には、表面層13が形成されている。本実施形態においては、導電体パターン1の第1電鋳層6が、搭載パッド3および外部電極4の半導体素子Sの実装面側を構成する。他は第1実施形態と同じであるので、同じ部材に同じ符号を付してその説明を省略する。
【0058】
図14から図16に本実施形態のパッケージ基板の製造方法を示す。パッケージ基板は、図14(a)〜(d)に示す1次電鋳工程と、図15(a)〜(d)に示す2次電鋳工程と、図16(a)、(b)に示すモールド工程と、図16(c)、(d)に示すブロック層形成工程と、図16(e)に示す母型除去工程とを経て形成される。1次電鋳工程においては、図14(a)に示すように、電鋳母型15の上面に第1フォトレジスト層16を形成した上で、該第1フォトレジスト層16の上面に、第1電鋳層6に対応する透光孔を有する第1パターンフィルム17を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図14(b)に示すように、第1電鋳層6に対応する第1レジスト体18を電鋳母型15上に形成する。
【0059】
次に、図14(c)に示すように、第1レジスト体18以外の電鋳母型15上に、金を電着させて第1電鋳層6の表面層9を形成し、さらに表面層9上に、電鋳金属としてのニッケルを電鋳法により電着させることにより基層8を積層形成して、第1電鋳層6を形成する(図13参照)。第1電鋳層6を形成したのち、第1レジスト体18および第1電鋳層6(基層8)の表面を研磨することにより、図14(d)に示すように第1レジスト体18および第1電鋳層6の表面を面一化した。
【0060】
2次電鋳工程においては、図15(a)に示すように、第1電鋳層6および第1レジスト体18の上面に第2フォトレジスト層19を形成した上で、該第2フォトレジスト層19の上面に、第1電鋳層6の外形形状よりも大きい第2電鋳層7に対応する透光孔を有する第2パターンフィルム20を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図15(b)に示すように、第2電鋳層7に対応する第2レジスト体21を第1レジスト体18上に形成する。
【0061】
次に、図15(c)に示すように、第2レジスト体21以外の第1電鋳層6および第1レジスト体18上に、電鋳金属としてのニッケルを電鋳法により電着させることにより、第2電鋳層7を積層形成する。第2電鋳層7を形成したのち、第2レジスト体21および第2電鋳層7の表面を研磨することにより、図15(d)に示すように第2レジスト体21および第2電鋳層7の表面を面一化した。
【0062】
モールド工程においては、図16(a)に示すように、1次および2次電鋳工程で形成した第1と第2のレジスト体18・21を溶解除去し、両者18・21を除去した空間に、軟化させた熱可塑性のエポキシ樹脂からなるモールド樹脂22を充填したのち硬化させ、図16(b)に示すようにモールド体2を形成する。
【0063】
ブロック層形成工程においては、図16(c)に示すように、第2電鋳層7およびモールド体2の上面にソルダーレジスト層26を形成した上で、該ソルダーレジスト層26の上面に、第2電鋳層7の外形形状よりも一回り小さな窓12に対応する透光孔を有する第3パターンフィルム27を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図16(d)に示すように、窓12が形成されたブロック層11を第2電鋳層7およびモールド体2上に形成する。こののち、窓12に臨む第2電鋳層7の表面に、無電解めっきにより金からなる表面層13を形成する。
【0064】
母型除去工程においては、導電体パターン1(第2電鋳層7)およびモールド体2(モールド樹脂22)から電鋳母型15を強制的に剥離して除去することにより、図16(e)に示すブロック層11を備えたパッケージ基板を得た。
【0065】
本実施形態の半導体装置の製造は、パッケージ基板の上下を反転させて、第1電鋳層6が上面に位置するようにしたのち半導体素子Sを搭載パッド3上に搭載し、電極31とこれに対応する外部電極4との間を、金からなる金属ワイヤWを用いてワイヤボンディング装置により結線する。さらに、パッケージ基板上の半導体素子2の搭載部分を、熱可塑性エポキシ樹脂で封止し、パッケージ基板上に封止体30を形成する。
【0066】
上記のように、本実施形態のパッケージ基板においては、ブロック層11をモールド体2から露出している第2電鋳層7の外縁部を覆うように形成したので、窓12の周縁部のブロック層11で第2電鋳層7を受止めて導電体パターン1の移動を規制できる。
【0067】
第2電鋳層7の外形形状を第1電鋳層6の外形形状よりも大きく形成し、モールド体2の上面にブロック層11を形成したので、モールド体2で移動が規制されていない第2電鋳層7が露出する上面側への導電体パターン1の移動をブロック層11で規制でき、導電体パターン1がモールド体2から脱落するのをブロック層11で阻止できる。
【0068】
また、本実施形態のパッケージ基板の製造方法においては、ブロック層形成工程ののちに、導電体パターン1およびモールド体2から電鋳母型15を剥離して除去する母型除去工程を含むようにした。この製造方法によれば、ブロック層形成工程を経たのちの最終工程で電鋳母型15を剥離して除去するので、パッケージ基板の製造過程において、導電体パターン1およびモールド体2を電鋳母型15で確実に支持した状態で製造することができ、安定した状態でパッケージ基板を製造できる。
【0069】
(第4実施形態) 図17および図18に、本発明に係るパッケージ基板の第4実施形態を示す。本実施形態では、パッケージ基板の製造過程におけるモールド工程を省略した点が第3実施形態と異なる。つまり、図18に示すように第1電鋳層6および第2電鋳層7を形成するための第1と第2のレジスト体18・21を、導電体パターン1を埋設保持するモールド体2として利用する。また、パッケージ基板の製造の製造には、第2実施形態と同様に、上面に薄膜状のニッケル層15aと銅層15bが積層された電鋳母型15を用いる。他は第3実施形態と同じであるので、同じ部材に同じ符号を付してその説明を省略する。
【0070】
本実施形態のパッケージ基板は、図15(a)〜(d)に示す2次電鋳工程が完了したのち、図18(a)、(b)に示すブロック層形成工程と、図18(c)に示す母型除去工程を経て形成される。ブロック層形成工程においては、図18(a)に示すように、第2電鋳層7および第2レジスト体21の上面にソルダーレジスト層26を形成した上で、該ソルダーレジスト層26の上面に、第2電鋳層7の外形形状よりも一回り小さな窓12に対応する透光孔を有する第3パターンフィルム27を載置し密着させる。次いで、紫外光ランプで紫外線光を照射して露光を行い、現像、乾燥の各処理を行って、未露光部分を溶解除去することにより、図18(b)に示すように、窓12が形成されたブロック層11を第2電鋳層7および第2レジスト体21上に形成する。こののち、窓12に臨む第2電鋳層7の表面に、無電解めっきにより金からなる表面層13を形成する。
【0071】
母型除去工程においては、電鋳母型15と電鋳母型15上に予め形成したニッケル層15aとを強制的に剥離除去したのち、銅層15bを除去(エッチング)することにより、図18(c)に示すブロック層11を備えたパッケージ基板を得た。
【0072】
上記の実施形態では、第1および第2フォトレジスト層16・19をネガタイプの感光性ドライフィルムレジストを使用したが、先の第2実施形態と同様に、ネガタイプの感光性ソルダーレジストのドライフィルムを使用することにより、第1および第2レジスト体18・21で構成されるモールド体2の構造強度を向上することができ、モールド体2が破損するのを効果的に防止できる。
【0073】
本実施形態のパッケージ基板に半導体素子Sを実装した半導体装置は、第3実施形態と同じであるのでその説明を省略する。
【0074】
以上のように、上記の各実施形態のパッケージ基板においては、平面視における導電体パターン1を構成する第1電鋳層6と第2電鋳層7の外形形状を、いずれか一方を他方よりも大きく形成し、モールド体2のいずれか一方の外面に、導電体パターン1がモールド体2から脱落するのを阻止するブロック層11を形成したので、輸送時や半導体素子の実装時にパッケージ基板に撓みや捩れなどの変形が生じた場合であっても、導電体パターン1がモールド体2から脱落するのをブロック層11で阻止できる。従って、導電体パターン1がモールド体2から脱落し、あるいは位置ずれするのを解消して、輸送時や半導体素子の実装時の取り扱いを簡便に行うことができるパッケージ基板を得ることができる。また、ブロック層11を設けた分だけ、撓みや捩れなどの変形に対する抵抗力が向上するので、パッケージ基板が変形するのを抑制できる。
【0075】
ブロック層11を光硬化型のソルダーレジスト層26で形成したので、フォトリソグラフィ法で所望のパターンのブロック層11を容易に形成することができ、ブロック層11を備えるパッケージ基板の製造コストをさらに低減することができる。また、ソルダーレジスト層26は、ノボラック樹脂をベースポリマーとする汎用フォトレジストに比べて構造強度が高いので、クラックや欠けなどのブロック層11の破損を抑制して、モールド体2から導電体パターン1が脱落し、あるいは位置ずれするのを効果的に阻止することができる。
【0076】
また、上記の各実施形態のパッケージ基板の製造方法においては、1次電鋳工程と、2次電鋳工程と、ブロック層形成工程とを含んで、ブロック層11を備えるパッケージ基板を形成するようにした。また、ブロック層形成工程において、モールド体2のいずれか一方の外面にソルダーレジスト層26を形成し、フォトリソグラフィ法で所定パターンのブロック層11を形成するようにした。この製造方法によれば、露光、現像、乾燥などの各処理を、1次および2次電鋳工程と同一の設備で行うことができ、また、所定パターンのブロック層11を容易に形成することができので、ブロック層11を備えるパッケージ基板の製造コストを低減することができる。
【0077】
また、上記の各実施形態のパッケージ基板に半導体素子Sを実装した半導体装置において、導電体パターン1が備える外部電極4と、半導体素子Sが備える電極31とを金属ワイヤWで接続したのち、半導体素子Sおよび金属ワイヤWを封止体30により封止した。この半導体装置によれば、金属ワイヤWによる外部電極4と電極31との接続作業、および封止体30による封止作業時に、たとえパッケージ基板に撓みや捩れの変形が生じたとしても、モールド体2から導電体パターン1が脱落し、あるいは位置ずれすることがないので、前記作業時のパッケージ基板の取り扱いを簡便に行うことができる。また、半導体装置の製造時の不良品形成率を低減して、半導体装置の生産性を向上できる。
【0078】
上記の第1および第3実施形態においては、第2および第4実施形態と同様に、薄膜状のニッケル層15aと銅層15bを積層形成した電鋳母型15を用いてパッケージ基板を製造することが可能である。この場合には、母型除去工程時の電鋳母型15の剥離性を向上できる。また、第2および第4実施形態においては、第1および第3実施形態と同様にニッケル層15aおよび銅層15bを備えない電鋳母型15を用いてパッケージ基板を製造することが可能である。
【0079】
上記の各実施形態では、導電体パターン1は電鋳により形成したが、エッチングにより形成することができる。第1および第2電鋳層6・7の外形形状は、それぞれ1個の平板状の層として形成したが、小さく形成する側の電鋳層の外形形状は四角枠状、丸枠状、コ字状、部分円環状、あるいは複数に分割されていてもよく、要は、大きく形成される側の外形形状から食み出さなければ、任意の形状を採ることができる。導電体パターン1は、搭載パッド3および外部電極4以外にタブリードやリードピンなどを備えていてもよい。第1と第2の電鋳層6・7を構成する金属素材、モールド樹脂22と封止体30を構成する樹脂素材、第1と第2のフォトレジスト層16・19、およびソルダーレジスト層26のベースポリマーを構成する樹脂素材などは、上記実施形態に挙げたものに限られない。また、モールド体2は、ソルダーレジストを用いたものでも良く、また、樹脂素材以外にセラミックなどの誘電性を有する素材で形成することができる。窓12の開口形状は、上記実施形態に挙げたものに限られず、導電体パターン1の脱落を阻止できればよい。半導体素子Sは、パッケージ基板のブロック層11が形成された面側に実装することもできる。
【符号の説明】
【0080】
1 導電体パターン
2 モールド体
4 外部電極
6 下導電層(第1電鋳層)
7 上導電層(第2電鋳層)
11 ブロック層
15 電鋳母型
18 下レジスト体(第1レジスト体)
21 上レジスト体(第2レジスト体)
22 モールド樹脂
26 ソルダーレジスト層
30 封止体
31 電極
S 半導体素子
W 金属ワイヤ
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18