特開 2019-145931 短絡検出対象素子の短絡検出回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2019-145931(P2019-145931A)

(43)【公開日】2019年8月29日

(54)【発明の名称】短絡検出対象素子の短絡検出回路

(51)【国際特許分類】

   H03K 17/00 20060101AFI20190802BHJP

【ＦＩ】

   H03K17/00 B

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

【全頁数】11

(21)【出願番号】特願2018-26664(P2018-26664)

(22)【出願日】2018年2月19日

(71)【出願人】

【識別番号】000002059

【氏名又は名称】シンフォニアテクノロジー株式会社

(74)【代理人】

【識別番号】100142022

【弁理士】

【氏名又は名称】鈴木 一晃

(74)【代理人】

【識別番号】100085213

【弁理士】

【氏名又は名称】鳥居 洋

(74)【代理人】

【識別番号】100087538

【弁理士】

【氏名又は名称】鳥居 和久

(74)【代理人】

【識別番号】100087572

【弁理士】

【氏名又は名称】松川 克明

(74)【代理人】

【識別番号】100105843

【弁理士】

【氏名又は名称】神保 泰三

(74)【代理人】

【識別番号】100115934

【弁理士】

【氏名又は名称】中塚 雅也

(72)【発明者】

【氏名】小林 正

(72)【発明者】

【氏名】北川 雄太

【テーマコード（参考）】

5J055

【Ｆターム（参考）】

5J055AX34

5J055AX36

5J055BX16

5J055DX00

5J055DX09

5J055EY01

5J055EY10

5J055EY12

5J055EY21

5J055EZ03

5J055EZ10

5J055FX13

5J055FX37

5J055GX01

5J055GX05

(57)【要約】

【課題】短絡検出対象素子の短絡を迅速且つ精度良く検出可能な短絡検出回路を提供する。
【解決手段】短絡検出回路１は、短絡検出対象素子２の内部短絡の際に短絡検出対象素子２から出力される信号に基づいてオン状態またはオフ状態になる短絡検出用スイッチング素子２２、及び、短絡検出用スイッチング素子２２の動作に応じて放電または充電するコンデンサ２１が、並列に接続された並列回路２０と、並列回路２０に定電流を供給する定電流源１０と、並列回路２０に所定電圧よりも大きい電圧を印加する電圧源４０と、コンデンサ２１の充電によって生じた電圧が前記所定電圧以上である場合に短絡検出対象素子２の内部短絡として検出する短絡検出部６０と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

短絡検出対象素子の短絡検出回路であって、
前記短絡検出対象素子の内部短絡の際に前記短絡検出対象素子から出力される信号に基づいてオン状態またはオフ状態になる短絡検出用スイッチング素子、及び、前記短絡検出用スイッチング素子の動作に応じて放電または充電するコンデンサが、並列に接続された並列回路と、
前記並列回路に定電流を供給する定電流源と、
前記並列回路に所定電圧よりも大きい電圧を印加する電圧源と、
前記コンデンサの充電によって生じた電圧が前記所定電圧以上である場合に前記短絡検出対象素子の内部短絡として検出する短絡検出部と、
を備える、短絡検出対象素子の短絡検出回路。

【請求項2】

請求項１に記載の短絡検出対象素子の短絡検出回路において、
前記並列回路と前記電圧源との間に抵抗をさらに備える、短絡検出対象素子の短絡検出回路。

【請求項3】

請求項１または２に記載の短絡検出対象素子の短絡検出回路において、
前記並列回路と前記定電流源との間に、前記コンデンサから前記定電流源に電流が流れることを防止するダイオードをさらに備える、短絡検出対象素子の短絡検出回路。

【請求項4】

請求項１から３のいずれか一つに記載の短絡検出対象素子の短絡検出回路において、
前記定電流源及び前記短絡検出部は、前記短絡検出対象素子の駆動を制御する駆動素子に設けられている、短絡検出対象素子の短絡検出回路。

【請求項5】

請求項１から４のいずれか一つに記載の短絡検出対象素子の短絡検出回路において、
前記短絡検出対象素子は、内部短絡の際に、Ｌｏｗ信号を出力する、短絡検出対象素子の短絡検出回路。

【請求項6】

請求項１から５のいずれか一つに記載の短絡検出対象素子の短絡検出回路において、
前記短絡検出対象素子は、ＳｉＣ素子である、短絡検出対象素子の短絡検出回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、短絡検出対象素子の内部短絡の発生を検出する短絡検出回路に関する。

【背景技術】

【0002】

スイッチング素子などの短絡検出対象素子の内部短絡の発生を検出する短絡検出回路が知られている。このような短絡検出回路の一例として、例えば特許文献１には、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）素子のゲート電圧降下に基づいてＲＴＣ（Ｒｅａｌ−Ｔｉｍｅ Ｃｕｒｒｅｎｔ Ｃｏｎｔｒｏｌ）回路の動作を検出する短絡検出回路が開示されている。

【0003】

前記ＲＴＣ回路は、ＩＧＢＴ素子に流れる短絡電流を検出した際に、ゲート電圧を低下させることによって短絡電流を制限する機能を有する。なお、前記ＲＴＣ回路は、例えば、ＩＧＢＴモジュールに内蔵されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】国際公開第２０１６／０３８７１７号

【発明の概要】

【発明が解決しようとする課題】

【0005】

上述の特許文献１に開示されているＩＧＢＴ素子の場合には、コレクタ−エミッタ間の電圧を測定することにより、内部短絡を検出することができる。すなわち、ＩＧＢＴ素子のコレクタ−エミッタ間の電圧が、短絡電流によって、一定以上、上昇した場合に、ＩＧＢＴ素子の内部短絡発生を検出することができる。

【0006】

ところで、ＳｉＣ素子のように内部短絡時の端子間の電圧上昇が小さい素子の場合、上述のＩＧＢＴ素子のような短絡検出方法によって、素子の内部短絡を検出することは難しい。そのため、ＳｉＣ素子のように内部短絡時の端子間の電圧上昇が小さい素子の場合には、電流を常に計測して短絡電流が発生した際に信号を出力する短絡検出回路を設ける必要がある。

【0007】

前記短絡検出回路の一例として、図５に示すように、定電流源１１０と、定電流源１１０から電流が供給されるコンデンサ１２１と、短絡検出の対象である素子１０２（以下、短絡検出対象素子という）から出力される信号に応じてコンデンサ１２１の充電及び放電を制御する短絡検出用スイッチング素子１２２と、コンデンサ１２１の電圧が所定値（Ｖｃ）以上の場合に短絡検出対象素子１０２の内部短絡を検出する短絡検出部１６０とを備えた短絡検出回路１００が考えられる。

【0008】

図５に示す短絡検出回路１００では、コンデンサ１２１と短絡検出用スイッチング素子１２２とが並列に接続されるとともに、コンデンサ１２１及び短絡検出用スイッチング素子１２２に対して定電流源１１０が並列に接続されている。

【0009】

図５に示す短絡検出回路１００では、短絡検出対象素子１０２から出力される信号が正常時の信号の場合、短絡検出用スイッチング素子１２２がオン状態になることにより、コンデンサ１２１に蓄えられている電荷が短絡検出用スイッチング素子１２２で放電される。一方、短絡検出対象素子１０２から出力される信号が内部短絡時の信号の場合、短絡検出用スイッチング素子１２２がオフ状態になることにより、定電流源１１０によってコンデンサ１２１に電荷が蓄えられる。これにより、短絡検出対象素子１０２が内部短絡している場合に、コンデンサ１２１の電圧が上昇して前記所定値以上になる。したがって、短絡検出部１６０によって、短絡検出対象素子１０２の内部短絡を検出することができる。

【0010】

ところで、上述の短絡検出回路１００では、短絡検出対象素子１０２の内部短絡発生時に、定電流源１１０によってコンデンサ１２１に電荷を蓄えるため、コンデンサ１２１の電圧は時間の経過とともに増大する。図６に、短絡検出対象素子１０２の内部短絡発生時におけるコンデンサ１２１の電圧の時間変化を示す。

【0011】

図６に示すように、定電流源１１０から供給される電流によって電荷が蓄えられるコンデンサ１２１の電圧は、時間に比例して増大する。そのため、短絡検出回路１００では、短絡検出対象素子１０２が内部短絡発生時に信号を出力してから、短絡検出部１６０による内部短絡の検出までに、ｔｏの時間を要する。よって、短絡検出対象素子１０２が前記信号を出力してから、短絡検出対象素子１０２に対するゲート信号を遮断するまでに、ｔｇ（ｔｇ＞ｔｏ）の時間を要する。

【0012】

なお、図６において、ｔｆは、短絡検出対象素子１０２が内部短絡発生時に信号を出力してから、短絡検出用スイッチング素子１２２が動作するまでの時間である。ｔｆは、ｔｇ及びｔｏよりも短い時間である。

【0013】

このように、図５に示す短絡検出回路１００の構成では、短絡検出対象素子１０２が内部短絡時に信号を出力してから、短絡検出対象素子１０２に対するゲート信号を遮断するまでに、或る程度の時間を要する。

【0014】

上述のＳｉＣ素子の場合、内部短絡時に流れる短絡電流がＩＧＢＴ素子の場合よりも大きい。そのため、素子の保護の観点から、ＳｉＣ素子のように短絡電流が大きい素子の場合には、内部短絡を検出してから前記素子に対するゲート信号を遮断するまでの時間をできるだけ短くしたいという要求がある。

【0015】

本発明の目的は、短絡検出対象素子の短絡を迅速に検出可能な短絡検出回路を提供することにある。

【課題を解決するための手段】

【0016】

本発明の一実施形態に係る短絡検出対象素子の短絡検出回路は、前記短絡検出対象素子の内部短絡の際に前記短絡検出対象素子から出力される信号に基づいてオン状態またはオフ状態になる短絡検出用スイッチング素子、及び、前記短絡検出用スイッチング素子の動作に応じて放電または充電するコンデンサが、並列に接続された並列回路と、前記並列回路に定電流を供給する定電流源と、前記並列回路に所定電圧よりも大きい電圧を印加する電圧源と、前記コンデンサの電圧が前記所定電圧以上である場合に前記短絡検出対象素子の内部短絡として検出する短絡検出部と、を備える（第１の構成）。

【0017】

これにより、短絡検出対象素子に内部短絡が発生した際に、コンデンサには、定電流源から流れる電流だけでなく、前記コンデンサに所定電圧よりも大きい電圧を印加する電圧源からも電流が供給される。よって、前記短絡検出対象素子に内部短絡が発生した際に、前記コンデンサの電圧を迅速に前記所定電圧以上の電圧にすることができる。したがって、短絡検出部によって、前記短絡検出対象素子の内部短絡を迅速に検出することができる。

【0018】

前記第１の構成において、前記並列回路と前記電圧源との間に抵抗をさらに備える（第２の構成）。これにより、短絡検出用スイッチング素子がオン状態のときに、電圧源によって前記短絡検出用スイッチング素子が短絡することを防止できる。

【0019】

前記第１または第２の構成において、前記並列回路と前記定電流源との間に、前記コンデンサから前記定電流源に電流が流れることを防止するダイオードをさらに備える（第３の構成）。これにより、コンデンサから定電流側に電流が逆流することを防止できる。

【0020】

前記第１から第３の構成のうちいずれか一つの構成において、前記定電流源及び前記短絡検出部は、前記短絡検出対象素子の駆動を制御する駆動素子に設けられている（第４の構成）。これにより、定電流源及び短絡検出部をコンパクトに配置できる。また、駆動素子が前記定電流源及び前記短絡検出部を有する構成において、上述の第１の構成を適用することにより、短絡検出対象素子の内部短絡を迅速に検出することができる。

【0021】

前記第１から第４の構成のうちいずれか一つの構成において、前記短絡検出対象素子は、内部短絡の際に、Ｌｏｗ信号を出力する（第５の構成）。このように、短絡検出対象素子が内部短絡に応じてＬｏｗ信号を出力した場合でも、上述の第１の構成を有する短絡検出回路によって、前記短絡検出対象素子の内部短絡を検出することができる。

【発明の効果】

【0022】

本発明の一実施形態に係る短絡検出対象素子の短絡検出回路は、前記短絡検出対象素子の内部短絡の際に前記短絡検出対象素子から出力される信号に基づいてオン状態またはオフ状態になる短絡検出用スイッチング素子、及び、前記短絡検出用スイッチング素子の動作に応じて放電または充電するコンデンサが、並列に接続された並列回路と、前記並列回路に定電流を供給する定電流源と、前記並列回路に所定電圧よりも大きい電圧を印加する電圧源と、前記コンデンサの電圧が前記所定電圧以上である場合に前記短絡検出対象素子の内部短絡として検出する短絡検出部と、を備える。これにより、前記短絡検出対象素子の内部短絡発生時に、前記コンデンサを迅速に充電して前記コンデンサの電圧を前記所定電圧以上にすることができる。したがって、前記短絡検出対象素子の内部短絡を迅速に検出することができる短絡検出回路が得られる。

【図面の簡単な説明】

【0023】

【図1】図１は、実施形態１に係る短絡検出回路の概略構成を示す図である。

【図2】図２は、実施形態１に係る短絡検出回路において、短絡検出対象素子で内部短絡が生じた場合における駆動素子の故障検出端子間の電圧変化を示すグラフである。

【図3】図３は、実施形態２に係る短絡検出回路の概略構成を示す図である。

【図4】図４は、実施形態２に係る短絡検出回路において、短絡検出対象素子で内部短絡が生じた場合における駆動素子の故障検出端子間の電圧変化を示すグラフである。

【図5】図５は、従来の構成に係る短絡検出回路の概略構成を示す図である。

【図6】図６は、従来の構成に係る短絡検出回路において、短絡検出対象素子で内部短絡が生じた場合におけるコンデンサの電圧変化を示すグラフである。

【発明を実施するための形態】

【0024】

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中の同一または相当部分については同一の符号を付してその説明は繰り返さない。

【0025】

＜実施形態１＞
（全体構成）
図１は、本発明の実施形態１に係る短絡検出回路１の概略構成を示す図である。この短絡検出回路１は、例えばＳｉＣ素子を有する電力変換装置などにおいて、ＳｉＣ素子などの半導体素子（短絡検出対象素子）の内部短絡を検出する。なお、短絡検出回路１は、ＳｉＣ素子以外の素子の内部短絡を検出してもよい。本実施形態の短絡検出回路１は、端子間電圧を計測することにより内部短絡を検出可能なＩＧＢＴ素子などの半導体素子の短絡検出よりも、端子間電圧の計測によって内部短絡の検出が難しいＳｉＣ素子などの半導体素子の短絡検出に用いることが好ましい。

【0026】

短絡検出回路１は、内部短絡を検出する対象である短絡検出対象素子２に接続されている。短絡検出対象素子２は、正常時と内部短絡の発生時とで異なる信号を出力する状態信号出力部２ａを有する。短絡検出対象素子２の状態信号出力部２ａは、例えば、短絡検出対象素子２の正常時にはＨｉｇｈ信号を出力する一方、短絡検出対象素子２で内部短絡が発生した際にはＬｏｗ信号を出力する。短絡検出対象素子２の状態信号出力部２ａから出力された信号は、短絡検出回路１の後述の短絡検出用スイッチング素子２２に入力される。

【0027】

なお、図１には、状態信号出力部２ａの一例として、トランジスタの場合を示しているが、この限りではなく、状態信号出力部２ａは、短絡検出対象素子２の内部状態を出力可能な構成であれば、どのような構成を有していてもよい。

【0028】

短絡検出回路１の一部は、短絡検出対象素子２を駆動する駆動素子３に設けられている。すなわち、駆動素子３は、短絡検出回路１の後述の定電流源１０及び短絡検出部６０を有する。なお、定電流源１０及び短絡検出部６０は、駆動素子３以外に設けられていてもよい。図１において、一点鎖線は、駆動素子３から短絡検出対象素子２に対する駆動信号の入力を示す。

【0029】

短絡検出回路１は、定電流源１０と、コンデンサ２１及び短絡検出用スイッチング素子２２を含む並列回路２０と、ダイオード３０と、電圧源４０と、抵抗５０，５１と、短絡検出部６０とを備える。

【0030】

定電流源１０は、コンデンサ２１に一定の電流を供給する電源である。定電流源１０は、例えば、駆動素子３に設けられている。定電流源１０は、並列回路２０に対して電気的に並列に接続されている。本実施形態では、定電流源１０は、駆動素子３の一対の故障検出端子３ａを介して、並列回路２０に電気的に接続されている。

【0031】

並列回路２０は、コンデンサ２１と短絡検出用スイッチング素子２２とが電気的に並列に接続された回路である。並列回路２０には、定電流源１０から一定の電流が供給される。並列回路２０と定電流源１０との間には、並列回路２０から定電流源１０への電流の逆流を防止するためのダイオード３０が設けられている。これにより、並列回路２０のコンデンサ２１から定電流源１０に対して電流が逆流することを防止できる。なお、ダイオード３０は、並列回路２０と駆動素子３の一方の故障検出端子３ａとの間に設けられている。

【0032】

短絡検出用スイッチング素子２２は、例えばＦＥＴ素子である。短絡検出用スイッチング素子２２には、短絡検出対象素子２から正常時に出力される信号及び内部短絡時に出力される信号が、それぞれ入力される。短絡検出用スイッチング素子２２は、短絡検出対象素子２から入力される信号に応じて、オン状態またはオフ状態に切り換える。

【0033】

具体的には、短絡検出用スイッチング素子２２のソース端子は、短絡検出対象素子２の状態信号出力端子２ｂを介して、状態信号出力部２ａの一方の端子（エミッタ側）に電気的に接続されている。短絡検出用スイッチング素子２２のドレイン端子は、抵抗５０を介して、電圧源４０に電気的に接続されている。短絡検出用スイッチング素子２２のゲート端子と、短絡検出対象素子２における状態信号出力部２ａの他方の端子（コレクタ側）とは、抵抗５１を介して、電圧源４０に対して電気的に並列に接続されている。なお、状態信号出力部２ａの他方の端子は、短絡検出対象素子２の状態信号出力端子２ｂを介して、抵抗５１及び短絡検出用スイッチング素子２２のゲート端子に電気的に接続されている。

【0034】

上述の構成において、短絡検出対象素子２が正常時の場合、すなわち、状態信号出力部２ａがＨｉｇｈ信号を出力している場合には、電圧源４０によって短絡検出用スイッチング素子２２のゲート端子に電圧が印加される。これにより、短絡検出用スイッチング素子２２がオン状態になる。一方、短絡検出対象素子２で内部短絡が生じている場合、すなわち、状態信号出力部２ａがＬｏｗ信号を出力している場合には、短絡検出用スイッチング素子２２のゲート端子に電圧が印加されない。これにより、短絡検出用スイッチング素子２２がオフ状態になる。

【0035】

短絡検出用スイッチング素子２２がオン状態になると、短絡検出用スイッチング素子２２に電気的に並列に接続されたコンデンサ２１に蓄えられた電荷が放電される。一方、短絡検出用スイッチング素子２２がオフ状態になると、定電流源１０及び電圧源４０によって、コンデンサ２１に電荷が蓄えられる（以下、コンデンサ２１の充電ともいう）。

【0036】

このように、短絡検出対象素子２から出力される信号に応じて短絡検出用スイッチング素子２２がオン状態またはオフ状態になるため、コンデンサ２１の充放電が制御される。

【0037】

なお、短絡検出用スイッチング素子２２は、ＦＥＴ素子以外のスイッチング素子であってもよい。また、コンデンサ２１は、短絡検出回路１に形成された寄生容量であってもよい。コンデンサ２１は、例えば、１００ｐＦ以上の容量を有する。

【0038】

短絡検出部６０は、コンデンサ２１の充電によって生じる電圧が、基準電圧である所定値（本実施形態ではＶｃ）以上の場合に、短絡検出信号を出力する。すなわち、短絡検出部６０は、コンデンサ２１の充電によって生じる電圧に応じて、短絡検出対象素子２における内部短絡の発生の有無を検出する。本実施形態では、短絡検出部６０は、駆動素子３の一対の故障検出端子３ａ間の電圧Ｖｄｒが、所定値Ｖｃ以上であるかどうかを判定する。

【0039】

以上の構成により、短絡検出対象素子２が正常時の場合、短絡検出対象素子２の状態信号出力部２ａはＨｉｇｈ信号を出力するため、短絡検出用スイッチング素子２２はオン状態になる。これにより、コンデンサ２１の電荷が放電されるため、コンデンサ２１の電圧は増大しない。この場合、コンデンサ２１の充電によって生じる電圧、すなわち、駆動素子３の一対の故障検出端子３ａ間の電圧Ｖｄｒが所定値Ｖｃ未満であるため、短絡検出部６０は、短絡検出対象素子２の内部短絡が検出されていないと判定する。

【0040】

一方、短絡検出対象素子２で内部短絡が発生した場合、短絡検出対象素子２の状態信号出力部２ａはＬｏｗ信号を出力するため、短絡検出用スイッチング素子２２はオフ状態になる。これにより、定電流源１０及び電圧源４０によって、コンデンサ２１に充電される。短絡検出部６０は、コンデンサ２１の充電によって生じる電圧、すなわち、駆動素子３の一対の故障検出端子３ａ間の電圧Ｖｄｒが所定値Ｖｃ以上である場合に、短絡検出対象素子２で内部短絡が発生していると判定し、内部短絡信号を出力する。

【0041】

以上のように、短絡検出対象素子２で内部短絡が発生した場合、定電流源１０及び電圧源４０の両方によってコンデンサ２１が充電される。図２は、短絡検出対象素子２で内部短絡が発生した場合において、駆動素子３の一対の故障検出端子３ａ間の電圧Ｖｄｒの変化を示すグラフである。本実施形態の構成を有する短絡検出回路１では、短絡検出対象素子２で内部短絡が発生した場合、コンデンサ２１の電圧上昇は、定電流源１０による充電に伴う電圧上昇分（図２における一点鎖線）と電圧源４０による充電に伴う電圧上昇分（図２における二点鎖線）との合計である。よって、本実施形態の短絡検出回路１では、コンデンサ２１は急速に充電されるため、コンデンサ２１の充電によって生じる電圧、すなわち駆動素子３の故障検出端子３ａ間の電圧Ｖｄｒの立ち上がりが急峻である。

【0042】

図５に示す従来の短絡検出回路では、短絡検出対象素子２で内部短絡が生じた場合、コンデンサ２１は定電流源１０のみで充電されるため、コンデンサ２１の電圧は、時間に比例して増大する。そのため、図６に示すように、短絡検出対象素子２で内部短絡が発生した際に短絡検出対象素子２から信号が出力されてから、短絡検出部６０が短絡検出信号を出力するまでの時間（ｔｏ）が比較的長い。

【0043】

これに対し、本実施形の短絡検出回路１を用いることによって、図２に示すように、従来の短絡検出回路の場合に比べて、短絡検出対象素子２が内部短絡時に信号を出力してから、短絡検出回路１で短絡故障検出を出力するまでの時間（ｔｏ１＜ｔ０）を短縮することができる。よって、短絡検出対象素子２が内部短絡時に信号を出力してから、短絡検出対象素子２に対するゲート信号を遮断するまでの時間（ｔｇ１＜ｔｇ）も短縮することができる。したがって、短絡検出対象素子２で内部短絡が発生した際に、短絡検出対象素子２に対するゲート信号をより迅速に遮断することができる。なお、図２において、ｔｆ１は、短絡検出対象素子２が内部短絡発生時に信号を出力してから、短絡検出用スイッチング素子２２が動作するまでの時間である。

【0044】

また、短絡検出回路１において、抵抗５０の抵抗値またはコンデンサ２１の容量を変えることにより、電圧源４０によるコンデンサ２１への充電量を調整できる。これにより、短絡検出対象素子２で内部短絡が発生してから短絡検出回路１で短絡を検出するまでの時間を調整できる。よって、短絡検出対象素子及び駆動素子の構成が異なる場合でも、抵抗５０の抵抗値またはコンデンサ２１の容量を変えることにより、短絡検出対象素子の内部短絡を迅速に検出可能な短絡検出回路を容易に得ることができる。

【0045】

＜実施形態２＞
図３に、実施形態２に係る短絡検出回路７０の概略構成を示す。図３に示す短絡検出回路７０は、定電流源１０と並列回路２０との間に抵抗５２を有する点で、実施形態１の構成とは異なる。なお、以下では、実施形態１と同様の構成には同一の符号を付して説明を省略し、実施形態１と異なる部分についてのみ説明する。

【0046】

図３に示すように、短絡検出回路７０において、定電流源１０と並列回路２０との間に、抵抗５２及びダイオード３０が直列に設けられている。このように、短絡検出回路７０に抵抗５２を設けることにより、並列回路２０のコンデンサ２１に生じる電圧を、抵抗５２によって生じる電圧分だけ増大させることができる。

【0047】

図４は、短絡検出回路７０において、短絡検出対象素子２で短絡が生じた場合における駆動素子３の故障検出端子３ａ間の電圧変化を示すグラフである。図４に示すように、短絡検出回路７０に抵抗５２を設けることにより、抵抗５２を設けない場合（図４における一点鎖線）に比べて、駆動素子３の故障検出端子３ａ間における初期（短絡検出対象素子２の正常時）の電圧を増大させることができる。すなわち、短絡検出対象素子２の正常時において、抵抗５２を設けない場合に比べて、コンデンサ２１の電圧を増大させることができる。

【0048】

これにより、短絡検出対象素子２で内部短絡が生じた場合に、コンデンサ２１の充電によって、駆動素子３の故障検出端子３ａ間の電圧Ｖｄｒをより迅速に所定値Ｖｃ以上にすることができる。したがって、短絡検出対象素子２で内部短絡が発生してから、短絡検出回路７０による短絡検出までの時間ｔｏ２（ｔｏ２＜ｔｏ１＜ｔｏ）をより短縮することができる。よって、短絡検出対象素子２が内部短絡時に信号を出力してから、短絡検出対象素子２に対するゲート信号を遮断するまでの時間（ｔｇ２＜ｔｇ１＜ｔｇ）も短縮することができる。したがって、短絡検出対象素子２で内部短絡が発生した際に、短絡検出対象素子２に対するゲート信号をより迅速に遮断することができる。

【0049】

なお、図４において、ｔｆ２は、短絡検出対象素子２が内部短絡発生時に信号を出力してから、短絡検出用スイッチング素子２２が動作するまでの時間である。

【0050】

（その他の実施形態）
以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。

【0051】

前記各実施形態では、短絡検出回路１，７０の一部である定電流源１０及び短絡検出部６０は、駆動素子３内に設けられている。しかしながら、定電流源及び短絡検出部の少なくとも一方が駆動素子以外に設けられていてもよい。

【0052】

前記各実施形態では、短絡検出回路１，７０は、並列回路２０と定電流源１０との間にダイオード３０を有する。しかしながら、短絡検出回路は、ダイオードを有していなくてもよい。

【0053】

前記各実施形態では、短絡検出対象素子２は、内部短絡の際に、Ｌｏｗ信号を出力する。しかしながら、短絡検出対象素子２は、内部短絡の際に、Ｌｏｗ信号以外の信号を出力してもよい。

【産業上の利用可能性】

【0054】

本発明は、短絡検出対象素子の内部短絡を検出する短絡検出回路に利用可能である。

【符号の説明】

【0055】

１、７０、１００ 短絡検出回路
２、１０２ 短絡検出対象素子
２ａ 状態信号出力部
２ｂ 状態信号出力端子
３ 駆動素子
３ａ 故障検出端子
１０、１１０ 定電流源
２０ 並列回路
２１、１２１ コンデンサ
２２、１２２ 短絡検出用スイッチング素子
３０ ダイオード
４０ 電圧源
５０、５１、５２ 抵抗
６０、１６０ 短絡検出部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】