【図1】アクセラレートされたＱＵＩＣパケット処理のためのシステムの少なくとも１つの実施例の簡略ブロック図である。

【図2】図１のコンピューティングデバイスの環境の少なくとも１つの実施例の簡略ブロック図である。

【図3】図１〜２のシステムにより実行できるハードウェアオフロードでＱＵＩＣパケット処理をアクセラレートする方法の少なくとも１つの実施例の簡略相互作用図である。

【図4】図１〜２のコンピューティングデバイスにより実行できるアクセラレートされたラージパケットセグメンテーションのための方法の少なくとも１つの実施例の簡略フロー図である。

【図5】図１〜２のコンピューティングデバイスにより実行できるアクセラレートされたパケット暗号化のための方法の少なくとも１つの実施例の簡略フロー図である。

【図6】図１〜２のコンピューティングデバイスにより実行できるアクセラレートされたパケット解読のための方法の少なくとも１つの実施例の簡略フロー図である。

【図7】図１〜２のコンピューティングデバイスにより実行できるアクセラレートされた受信側スケーリング及びフィルタリングのための方法の少なくとも１つの実施例の簡略フロー図である。