【図1】本発明の一実施形態の半導体装置１０の概略構成を示す図である。

【図2】半導体装置１０の回路構成の一例を示す図である。

【図3】半導体装置１０のゲート抵抗素子１００として用いられるセラミック抵抗素子の抵抗温度係数の一例を示す図である。

【図4】ゲート抵抗素子１００の概略構成を示す図である。

【図5】ゲート抵抗素子１００の一例の上面図である。

【図6】ゲート抵抗素子１００の一例の底面図である。

【図7】ゲート抵抗素子１００の一例の断面図である。

【図8】凹部を有する回路基板の一例を示す図である。

【図9】本実施形態の半導体装置１０と比較例の半導体装置との損失の比較を示す図である。

【図10】ゲート抵抗素子１００の変形例を示す平面図である。

【図11】ゲート抵抗素子１００の他の変形例を示す断面図である。

【図12】ゲート抵抗素子１００の他の変形例を示す断面図である。