特開 2019-192764 半導体装置及び駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】特開2019-192764(P2019-192764A)

(43)【公開日】2019年10月31日

(54)【発明の名称】半導体装置及び駆動回路

(51)【国際特許分類】

   H01L 21/60 20060101AFI20191004BHJP

   H01L 29/12 20060101ALI20191004BHJP

   H01L 29/78 20060101ALI20191004BHJP

   H01L 29/739 20060101ALI20191004BHJP

【ＦＩ】

   H01L21/60 301A

   H01L29/78 652T

   H01L29/78 652N

   H01L29/78 655F

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

【全頁数】17

(21)【出願番号】特願2018-83501(P2018-83501)

(22)【出願日】2018年4月24日

(71)【出願人】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(71)【出願人】

【識別番号】317011920

【氏名又は名称】東芝デバイス＆ストレージ株式会社

(74)【代理人】

【識別番号】100119035

【弁理士】

【氏名又は名称】池上 徹真

(74)【代理人】

【識別番号】100141036

【弁理士】

【氏名又は名称】須藤 章

(72)【発明者】

【氏名】堀 将彦

(72)【発明者】

【氏名】柴田 弘司

(72)【発明者】

【氏名】佐野 努

(72)【発明者】

【氏名】丸山 一哉

【テーマコード（参考）】

5F044

【Ｆターム（参考）】

5F044AA14

5F044AA18

5F044AA19

5F044CC05

5F044FF06

(57)【要約】

【課題】オン抵抗の低減された半導体装置を提供する。
【解決手段】実施形態の半導体装置は、第１の電極と、第１の電極上に設けられ、第１の電極に電気的に接続された半導体素子を有する半導体基板と、半導体基板上に設けられ、半導体素子に電気的に接続された第２の電極と、第１の電極、半導体基板及び第２の電極と離間して設けられた端子と、第１の一端と第１の他端を有し、第１の一端に第２の電極に接合された第１の接合部が設けられ、第１の他端に端子に接合された第２の接合部が設けられ、銅を含有し直径は１００μｍ以下である第１のボンディングワイヤと、第２の一端と第２の他端を有し、第２の一端に第２の電極に接合された第３の接合部が設けられ、第２の他端に端子に接合された第４の接合部が設けられ、銅を含有し直径は１００μｍ以下である第２のボンディングワイヤと、を備える。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１の電極と、
前記第１の電極上に設けられ、前記第１の電極に電気的に接続された半導体素子を有する半導体基板と、
前記半導体基板上に設けられ、前記半導体素子に電気的に接続された第２の電極と、
前記第１の電極、前記半導体基板及び前記第２の電極と離間して設けられた端子と、
第１の一端と第１の他端を有し、前記第１の一端に前記第２の電極に接合された第１の接合部が設けられ、前記第１の他端に前記端子に接合された第２の接合部が設けられ、銅を含有し直径は１００μｍ以下である第１のボンディングワイヤと、
第２の一端と第２の他端を有し、前記第２の一端に前記第２の電極に接合された第３の接合部が設けられ、前記第２の他端に前記端子に接合された第４の接合部が設けられ、銅を含有し直径は１００μｍ以下である第２のボンディングワイヤと、
を備える半導体装置。

【請求項2】

前記第１のボンディングワイヤは、前記第１の一端と前記第１の他端の間に設けられ、前記第２の電極に接合された第５の接合部をさらに有し、
前記第１の接合部と前記第３の接合部の距離と、前記第１の接合部と前記第５の接合部の距離と、前記第３の接合部の距離と前記第５の接合部の距離は等しい、
請求項１記載の半導体装置。

【請求項3】

前記第１のボンディングワイヤは、前記第１の一端と前記第１の他端の間に設けられ、前記第２の電極に接合された第５の接合部をさらに有し、
前記第１の接合部及び前記第３の接合部はバンプであり、
前記第２の接合部、前記第４の接合部及び前記第５の接合部はステッチである、
請求項１記載の半導体装置。

【請求項4】

前記第１の接合部と前記第５の接合部の距離は２００μｍ以上１０００μｍ以下である、請求項２又は請求項３記載の半導体装置。

【請求項5】

前記第１のボンディングワイヤの半導体基板面に投影された部分と、前記第２のボンディングワイヤの前記半導体基板面に投影された部分は、互いに平行である、請求項１ないし請求項４いずれか一項記載の半導体装置。

【請求項6】

前記半導体素子はトランジスタである、
請求項１ないし請求項５いずれか一項記載の半導体装置。

【請求項7】

前記半導体素子は、
前記第１の電極上に設けられ、前記第１の電極に電気的に接続された第１の半導体層と、
前記第１の半導体層上に設けられた第１導電型の第２の半導体層と、
前記第２の半導体層上に設けられた第２導電型の第１の半導体領域と、
前記第１の半導体領域と前記第２の電極の間に設けられ、前記第２の電極に電気的に接続された第１導電型の第２の半導体領域と、
前記第２の半導体層上に設けられた絶縁膜と、
前記絶縁膜上に設けられた制御電極と、
を有する請求項１ないし請求項６いずれか一項記載の半導体装置。

【請求項8】

前記第１の半導体層は第１導電型である請求項７記載の半導体装置。

【請求項9】

前記第１の半導体層は第２導電型である請求項７記載の半導体装置。

【請求項10】

第１の電極と、
前記第１の電極上に設けられ、第１の制御電極を有し前記第１の電極に電気的に接続された第１の半導体素子を有する第１の半導体基板と、
前記第１の半導体基板上に設けられ、前記第１の半導体素子に電気的に接続された第２の電極と、
前記第１の電極、前記第１の半導体基板及び前記第２の電極と離間して設けられた第１の端子と、
第１の一端と第１の他端を有し、前記第１の一端に前記第２の電極に接合された第１の接合部が設けられ、前記第１の他端に前記第１の端子に接合された第２の接合部が設けられ、銅を含有し直径は１００μｍ以下である第１のボンディングワイヤと、
第２の一端と第２の他端を有し、前記第２の一端に前記第２の電極に接合された第３の接合部が設けられ、前記第２の他端に前記第１の端子に接合された第４の接合部が設けられ、銅を含有し直径は１００μｍ以下である第２のボンディングワイヤと、
を有する第１の半導体装置と、
前記第２の電極に電気的に接続された第３の電極と、
前記第３の電極上に設けられ、第２の制御電極を有し前記第３の電極に電気的に接続された第２の半導体素子を有する第２の半導体基板と、
前記第２の半導体基板上に設けられ、前記第２の半導体素子に電気的に接続された第４の電極と、
前記第３の電極、前記第２の半導体基板及び前記第４の電極と離間して設けられた第２の端子と、
第３の一端と第３の他端を有し、前記第３の一端に前記第４の電極に接合された第５の接合部が設けられ、前記第１の他端に前記第２の端子に接合された第６の接合部が設けられ、銅を含有し直径は１００μｍ以下である第３のボンディングワイヤと、
第４の一端と第４の他端を有し、前記第４の一端に前記第４の電極に接合された第７の接合部が設けられ、前記第４の他端に前記第２の端子に接合された第８の接合部が設けられ、銅を含有し直径は１００μｍ以下である第４のボンディングワイヤと、
を有する第２の半導体装置と、
前記第１の制御電極及び前記第２の制御電極に接続された制御素子と、
を備える駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、半導体装置及び駆動回路に関する。

【背景技術】

【0002】

発電や送電、ポンプやブロアなどの回転機、通信システムや工場などの電源装置、交流モータによる鉄道、電気自動車、家庭用電化製品等の幅広い分野に向けた、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｅｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）といった半導体素子に代表される、電力制御用に設計されたパワー半導体装置の開発が行われている。

【0003】

例えば、ＭＯＳＦＥＴを用いてモータ等を駆動する駆動回路の場合、半導体基板内にＭＯＳＦＥＴが形成されている。ＭＯＳＦＥＴのソース電極は、半導体基板上に、板状に形成されて設けられている。そして、ソース電極と、ＭＯＳＦＥＴの外部に設けられた金属製の外部端子を、ワイヤボンダにより接合されたボンディングワイヤを用いて電気的に接続する。これにより、ＭＯＳＦＥＴによりスイッチング等が行われた電力を外部に取り出す事が出来る。

【0004】

ＭＯＳＦＥＴのドリフト層等に起因するオン抵抗を低くすることは、電力変換効率を高める上で重要である。しかし、ＭＯＳＦＥＴの外部に設けられた、ボンディングワイヤ、及び外部端子等が有する抵抗は、駆動回路において、ドリフト層等に起因するオン抵抗に直列接続されて電力変換効率を低下させる。そのため、ボンディングワイヤ、及び外部端子等に起因する抵抗を低くすることも、オン抵抗を低減する上で好ましい。

【0005】

また、大きな電力を取り扱うために、半導体基板内には多くの半導体素子が設けられている。そして、これらの多くの半導体素子は、共通の板状のソース電極に並列に接続されている。ソース電極の膜厚は通常数μｍ程度で大変薄いため、大きな抵抗成分を有する。そのため、半導体素子によりスイッチング等が行われた電力を、ソース電極を介して、できるだけ低い抵抗成分を有する部材を用いて取り出すことが、オン抵抗を低減する上で好ましい。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特許第５０４１６５４号明細書

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明が解決しようとする課題は、オン抵抗の低減された半導体装置及び駆動回路を提供することにある。

【課題を解決するための手段】

【0008】

実施形態の半導体装置は、第１の電極と、第１の電極上に設けられ、第１の電極に電気的に接続された半導体素子を有する半導体基板と、半導体基板上に設けられ、半導体素子に電気的に接続された第２の電極と、第１の電極、半導体基板及び第２の電極と離間して設けられた端子と、第１の一端と第１の他端を有し、第１の一端に第２の電極に接合された第１の接合部が設けられ、第１の他端に端子に接合された第２の接合部が設けられ、銅を含有し直径は１００μｍ以下である第１のボンディングワイヤと、第２の一端と第２の他端を有し、第２の一端に第２の電極に接合された第３の接合部が設けられ、第２の他端に端子に接合された第４の接合部が設けられ、銅を含有し直径は１００μｍ以下である第２のボンディングワイヤと、を備える。

【図面の簡単な説明】

【0009】

【図1】実施形態の駆動回路の模式図である。

【図2】実施形態の第１の半導体装置の模式図である。

【図3】実施形態の第２の半導体装置の模式図である。

【図4】実施形態の第１の半導体素子の模式断面図である。

【図5】実施形態の第２の半導体素子の模式断面図である。

【発明を実施するための形態】

【0010】

以下、図面を用いて実施形態を説明する。なお、図面中、同一又は類似の箇所には、同一又は類似の符号を付している。

【0011】

本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。

【0012】

本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。

【0013】

本明細書中、ｎ^＋、ｎ、ｎ⁻及び、ｐ^＋、ｐ、ｐ⁻の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ^＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ⁻はｎよりもｎ型の不純物濃度が相対的に低いことを表す。また、ｐ^＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ⁻はｐよりもｐ型の不純物濃度が相対的に低いことを表す。なお、ｎ^＋とｎ⁻を単にｎ型、またｐ^＋とｐ⁻を単にｐ型と記載する場合もある。

【0014】

また、以下では、第１導電型をｎ型、第２導電型をｐ型として記載する。しかし、第１導電型がｐ型、第２導電型がｎ型であっても好ましく実施出来ることは言うまでもない。

【0015】

（実施形態）
実施形態の半導体装置は、第１の電極と、第１の電極上に設けられ、第１の電極に電気的に接続された半導体素子を有する半導体基板と、半導体基板上に設けられ、半導体素子に電気的に接続された第２の電極と、第１の電極、半導体基板及び第２の電極と離間して設けられた端子と、第１の一端と第１の他端を有し、第１の一端に第２の電極に接合された第１の接合部が設けられ、第１の他端に端子に接合された第２の接合部が設けられ、銅を含有し直径は１００μｍ以下である第１のボンディングワイヤと、第２の一端と第２の他端を有し、第２の一端に第２の電極に接合された第３の接合部が設けられ、第２の他端に端子に接合された第４の接合部が設けられ、銅を含有し直径は１００μｍ以下である第２のボンディングワイヤと、を備える。

【0016】

また、実施形態の駆動回路は、第１の電極と、第１の電極上に設けられ、第１の制御電極を有し第１の電極に電気的に接続された第１の半導体素子を有する第１の半導体基板と、第１の半導体基板上に設けられ、第１の半導体素子に電気的に接続された第２の電極と、第１の電極、第１の半導体基板及び第２の電極と離間して設けられた第１の端子と、第１の一端と第１の他端を有し、第１の一端に第２の電極に接合された第１の接合部が設けられ、第１の他端に第１の端子に接合された第２の接合部が設けられ、銅を含有し直径は１００μｍ以下である第１のボンディングワイヤと、第２の一端と第２の他端を有し、第２の一端に第２の電極に接合された第３の接合部が設けられ、第２の他端に第１の端子に接合された第４の接合部が設けられ、銅を含有し直径は１００μｍ以下である第２のボンディングワイヤと、を有する第１の半導体装置と、第２の電極に電気的に接続された第３の電極と、第３の電極上に設けられ、第２の制御電極を有し第３の電極に電気的に接続された第２の半導体素子を有する第２の半導体基板と、第２の半導体基板上に設けられ、第２の半導体素子に電気的に接続された第４の電極と、第３の電極、第２の半導体基板及び第４の電極と離間して設けられた第２の端子と、第３の一端と第３の他端を有し、第３の一端に第４の電極に接合された第５の接合部が設けられ、第１の他端に第２の端子に接合された第６の接合部が設けられ、銅を含有し直径は１００μｍ以下である第３のボンディングワイヤと、第４の一端と第４の他端を有し、第４の一端に第４の電極に接合された第７の接合部が設けられ、第４の他端に第２の端子に接合された第８の接合部が設けられ、銅を含有し直径は１００μｍ以下である第４のボンディングワイヤと、を有する第２の半導体装置と、第１の制御電極及び第２の制御電極に接続された制御素子と、を備える。

【0017】

図１は、実施形態の駆動回路３００の模式図である。実施形態の駆動回路３００は、回転電機４００を駆動するための、ハーフブリッジ回路である。回転電機４００は、例えば直流モータである。

【0018】

第１の半導体装置１１０、第２の半導体装置１２０、第３の半導体装置１３０及び第４の半導体装置１４０は、いずれもｎ型のノーマリーオフ型のＭＯＳＦＥＴである。なお、例えば、第１の半導体装置１１０と第３の半導体装置１３０がｐ型のＭＯＳＦＥＴで、第２の半導体装置１２０と第４の半導体装置１４０がｎ型のＭＯＳＦＥＴであっても良い。

【0019】

第１の半導体装置１１０、第２の半導体装置１２０、第３の半導体装置１３０及び第４の半導体装置１４０は、その他のトランジスタ、例えばＩＧＢＴやＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）等であっても良い。また、第１の半導体装置１１０、第２の半導体装置１２０、第３の半導体装置１３０及び第４の半導体装置１４０には、図１に示すように、還流ダイオードがそれぞれのソース電極とドレイン電極の間に接続されていても良い。

【0020】

第１の半導体装置１１０、第２の半導体装置１２０、第３の半導体装置１３０及び第４の半導体装置１４０は、例えば、Ｓｉ（シリコン）又はＳｉＣ（炭化珪素）を含有し、Ｓｉ又はＳｉＣを用いて製造されたトランジスタである。なお、第１の半導体装置１１０、第２の半導体装置１２０、第３の半導体装置１３０及び第４の半導体装置１４０は、ＧａＮ（窒化ガリウム）やＡｌＧａＮやＩｎＧａＮ等の窒化物半導体材料、ＧａＯ（酸化ガリウム）又はダイヤモンド半導体を用いて製造されたトランジスタであっても良い。

【0021】

第１の電源２１０は、例えば、正の電圧を供給する直流電源である。第１の電源２１０は、第１の半導体装置１１０のドレイン電極（第１のドレイン電極）及び第３の半導体装置１３０のドレイン電極と、電気的に接続されている。第１の半導体装置１１０のソース電極（第１のソース電極）と第２の半導体装置１２０のドレイン電極（第２のドレイン電極）は、電気的に接続されている。また、第３の半導体装置１３０のソース電極と第４の半導体装置１４０のドレイン電極は、電気的に接続されている。第２の半導体装置１２０のソース電極（第２のソース電極）と第４の半導体装置１４０のソース電極は、グランド２３０に電気的に接続されている。これにより、第１の半導体装置１１０及び第２の半導体装置１２０と、第３の半導体装置１３０及び第４の半導体装置１４０は、第１の電源２１０とグランド２３０の間に、並列に接続されている。

【0022】

回転電機４００は、第１の半導体装置１１０のソース電極及び第２の半導体装置１２０のドレイン電極と、第３の半導体装置１３０のソース電極及び第４の半導体装置１４０のドレイン電極に、電気的に接続されている。

【0023】

第１の制御素子１５０は、第１の半導体装置１１０のゲート電極（第１のゲート電極）及び第２の半導体装置１２０のゲート電極（第２のゲート電極）に接続されている。第１の制御素子１５０は、例えば、第１の半導体装置１１０のゲート電極と第１の制御素子１５０の間に設けられた図示しない可変抵抗及び第２の半導体装置１２０のゲート電極と第１の制御素子１５０の間に設けられた図示しない可変抵抗を制御し、第１の半導体装置１１０及び第２の半導体装置１２０のスイッチングを行う。

【0024】

第２の制御素子１６０は、第３の半導体装置１３０のゲート電極及び第４の半導体装置１４０のゲート電極に接続されている。第２の制御素子１６０は、例えば、第３の半導体装置１３０のゲート電極と第２の制御素子１６０の間に設けられた図示しない可変抵抗及び第４の半導体装置１４０のゲート電極と第２の制御素子１６０の間に設けられた図示しない可変抵抗を制御し、第３の半導体装置１３０及び第４の半導体装置１４０のスイッチングを行う。

【0025】

第１の制御素子１５０及び第２の制御素子１６０は、例えば、半導体チップ内に設けられた集積回路又は電子回路である。第１の制御素子１５０及び第２の制御素子１６０は、例えば、演算回路等のハードウェアとプログラム等のソフトウェアの組み合わせで構成されるコンピュータである。なお、第１の制御素子１５０及び第２の制御素子１６０は、電気回路、量子回路等のハードウェアで構成されてもよいし、ソフトウェアで構成されてもよい。ソフトウェアで構成する場合には、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を中心とするマイクロプロセッサと、処理プログラムを記憶するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）と、データを一時的に記憶するＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と、入出力ポート及び通信ポートを用いてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。

【0026】

第２の電源２２０は、例えば市販の電源である。第２の電源２２０は、第１の制御素子１５０及び第２の制御素子１６０を駆動するための電力を、第１の制御素子１５０及び第２の制御素子１６０に供給する。

【0027】

駆動回路３００を用いた回転電機４００の一つの駆動の形態としては、第１の制御素子１５０及び第２の制御素子１６０を用いて、第１の半導体装置１１０及び第４の半導体装置１４０をオンにし、第２の半導体装置１２０及び第３の半導体装置１３０をオフにする。これにより、第１の電源２１０から供給された電流は、第１の半導体装置１１０から回転電機４００に流れ、第４の半導体装置１４０を経由してグランド２３０に流れる。これにより、回転電機４００は、第１の方向、例えば正方向に回転する。

【0028】

また、駆動回路３００を用いた回転電機４００の他の駆動の形態としては、第１の制御素子１５０及び第２の制御素子１６０を用いて、第１の半導体装置１１０及び第４の半導体装置１４０をオフにし、第２の半導体装置１２０及び第３の半導体装置１３０をオンにする。これにより、第１の電源２１０から供給された電流は、第３の半導体装置１３０から回転電機４００に流れ、第２の半導体装置１２０を経由してグランド２３０に流れる。これにより、回転電機４００は、第２の方向、例えば逆方向に回転する。以上により、駆動回路３００を用いて、回転電機４００を、正方向と逆方向のいずれの向きにも回転させることが可能である。

【0029】

図２は、実施形態の第１の半導体装置１１０の模式図である。なお、第１の半導体装置１１０は、半導体装置の一例である。

【0030】

ここで、ｘ方向と、ｘ方向に垂直なｙ方向と、ｘ方向及びｙ方向に垂直なｚ方向を定義する。図２（ａ）は、ｚ方向から見たときの、第１の半導体装置１１０の模式図である。図２（ｂ）は、ｘ方向から見たときの、第１の半導体装置１１０の模式図である。なお、図２（ｂ）において、ボンディングワイヤ４０，４１、４２、４３及び４４の記載は省略している。また、図２に示した第１の半導体装置１１０は、例えば公知の樹脂で封止されて用いられる。

【0031】

第１の半導体基板３０は、例えばＳｉ基板やＳｉＣ基板である。なお、第１の半導体基板３０は、窒化物半導体基板、ＧａＯ基板、又はダイヤモンド半導体基板であっても良い。第１の半導体基板３０は、その基板面がｘｙ面に平行になるように配置されている。なお、第１の半導体基板３０は、半導体基板の一例である。

【0032】

第１のドレイン電極２は、第１の半導体基板３０の下に、第１の半導体基板３０の下側の基板面に接して設けられている。言い換えると、第１の半導体基板３０は、第１のドレイン電極２の上に設けられている。第１のドレイン電極２は、例えば銅、銀又は金を含む、ｘｙ面に平行に配置された、板状又は薄膜状の形状を有する電極である。実施形態の第１の半導体装置１１０においては、第１の半導体基板３０は、第１のドレイン電極２上に、公知の第１の導電性ペースト３を用いて固定されている。なお、第１のドレイン電極２は、第１の電極の一例である。

【0033】

第１のソース電極４は、第１の半導体基板３０の上に、第１の半導体基板３０の上側の基板面に接して設けられている。第１のソース電極４は、例えば銅、銀又は金を含む、ｘｙ面に平行に配置された、板状又は薄膜状の形状を有する電極である。なお、第１のソース電極４は、第２の電極の一例である。

【0034】

第１の端子９０は、第１のドレイン電極２、第１の半導体基板３０及び第１のソース電極４と、ｙ方向に離間して設けられている。第１の端子９０は、例えば銅で形成されている。なお第１の端子９０は、端子の一例である。

【0035】

ボンディングワイヤ４０は、一端４０ａと他端４０ｂを有する。一端４０ａには接合部５０ａが設けられ、第１のソース電極４に接合されている。他端４０ｂには接合部５０ｆが設けられ、第１の端子９０に接合されている。また、ボンディングワイヤ４０は、一端４０ａと他端４０ｂの間の、接合部５０ｂ、５０ｃ及び５０ｄにおいて、第１のソース電極４と接合されている。なお、ボンディングワイヤ４０は、第１のボンディングワイヤの一例である。また、一端４０ａ及び他端４０ｂは、第１の一端及び第１の他端の一例である。

【0036】

接合部５０ａは、バンプである。ボンディングワイヤは、ワイヤボンダのキャピラリ先端部を通ってボンディング対象となる電極上に供給され、ワイヤボンディングに用いられる。ボンディングワイヤ先端の加熱によりボンディングワイヤの一部が溶融され、ボール部分が形成される。この状態で、キャピラリ先端部を用いてボール部分を電極に押しつけ、加重や超音波振動を加えると、電極上にバンプが形成される。なお、接合部５０ａは、第１の接合部の一例である。

【0037】

接合部５０ｂ、５０ｃ、５０ｄ及び５０ｆは、ステッチである。ステッチは、ボンディングワイヤが、加熱されずにキャピラリ先端部を用いて電極上に押しつけられ、加重や超音波振動が加えられることにより、形成される。なお、接合部５０ｂ、５０ｃ、５０ｄ及び５０ｆの部分におけるボンディングワイヤの直径は、電極上に押しつけられることにより、元の直径の１／２から１／３程度になることがある。接合部５０ｆが形成された後、ボンディングワイヤ４０はワイヤボンダに備え付けられた切断部を用いて切断される。なお、接合部５０ｆは、第２の接合部の一例である。また、接合部５０ｂは、第５の接合部又は第９の接合部の一例である。

【0038】

ボンディングワイヤ４１は、一端４１ａと他端４１ｂを有する。一端４１ａには接合部５１ａが設けられ、第１のソース電極４に接合されている。他端４１ｂには接合部５１ｆが設けられ、第１の端子９０に接合されている。また、ボンディングワイヤ４１は、一端４１ａと他端４１ｂの間の、接合部５１ｂ及び５１ｃにおいて、第１のソース電極４と接合されている。なお、ボンディングワイヤ４１は、第２のボンディングワイヤの一例である。また、一端４１ａ及び他端４１ｂは、第２の一端及び第２の他端の一例である。

【0039】

接合部５１ａは、バンプである。接合部５１ｂ、５１ｃ及び５１ｆは、ステッチである。なお、接合部５１ａは、第３の接合部の一例である。また、接合部５１ｆは、第４の接合部の一例である。

【0040】

ボンディングワイヤ４２は、一端４２ａと他端４２ｂを有する。一端４２ａには接合部５２ａが設けられ、第１のソース電極４に接合されている。他端４２ｂには接合部５２ｆが設けられ、第１の端子９０に接合されている。また、ボンディングワイヤ４２は、一端４２ａと他端４２ｂの間の、接合部５２ｂ、５２ｃ及び５２ｄにおいて、第１のソース電極４と接合されている。

【0041】

接合部５２ａは、バンプである。接合部５２ｂ、５２ｃ、５２ｄ及び５２ｆは、ステッチである。

【0042】

ボンディングワイヤ４３は、一端４３ａと他端４３ｂを有する。一端４３ａには接合部５３ａが設けられ、第１のソース電極４に接合されている。他端４３ｂには接合部５３ｆが設けられ、第１の端子９０に接合されている。また、ボンディングワイヤ４３は、一端４２ａと他端４２ｂの間の、接合部５３ｂ及び５３ｃにおいて、第１のソース電極４と接合されている。

【0043】

接合部５３ａは、バンプである。接合部５３ｂ、５３ｃ及び５３ｆは、ステッチである。

【0044】

ボンディングワイヤ４４は、一端４４ａと他端４４ｂを有する。一端４４ａには接合部５４ａが設けられ、第１のソース電極４に接合されている。他端４４ｂには接合部５４ｆが設けられ、第１の端子９０に接合されている。また、ボンディングワイヤ４４は、一端４４ａと他端４４ｂの間の、接合部５４ｂ、５４ｃ及び５４ｄにおいて、第１のソース電極４と接合されている。

【0045】

接合部５４ａは、バンプである。接合部５４ｂ、５４ｃ、５４ｄ及び５４ｆは、ステッチである。

【0046】

ボンディングワイヤ４０、４１、４２、４３及び４４は、いずれも、銅を含有する、直径が１００μｍ以下の銅ボンディングワイヤである。なお、ボンディングワイヤ４０、４１、４２、４３及び４４として、例えばパラジウム（Ｐｄ）等の他の材料により被膜された銅ボンディングワイヤを用いても良い。

【0047】

第１の半導体基板３０の基板面に平行な面内において、第１のソース電極４上に形成された接合部のうち、隣接する接合部同士の距離は等しい。例えば、ボンディングワイヤ４０が有する接合部５０ａ、５０ｂ、５０ｃ及び５０ｄ、及びボンディングワイヤ４１が有する接合部５１ａ、５１ｂ及び５１ｃを例にとると、接合部５０ａと接合部５０ｂの間の距離、接合部５０ｂと接合部５０ｃの間の距離、接合部５０ｃと接合部５０ｄの間の距離、接合部５０ａと接合部５１ａの間の距離、接合部５１ａと接合部５０ｂの間の距離、接合部５１ａと接合部５１ｂの間の距離、接合部５１ｂと接合部５１ｃの間の距離、接合部５０ｂと接合部５１ｂの間の距離、接合部５１ｂと接合部５０ｃの間の距離、接合部５０ｃと接合部５１ｃの間の距離及び接合部５１ｃと接合部５０ｄの間の距離は、それぞれ互いに等しい。ここで、接合部間の距離は、例えば、それぞれの接合部の中心部間の距離である。なお、それぞれの接合部の中心部を基板面に投影した上で、投影した部分間の距離を測定すると、距離が正確に測定出来るため好ましい。また、ワイヤボンダのキャピラリのｘｙ面内における移動の精度の問題により、距離に５％程度のずれが生じることがあるが、このような距離のずれが生じても本明細書においては接合部間の距離は「等しい」ものとする。

【0048】

また、第１のソース電極４上に形成された接合部のうち、隣接する接合部同士の距離は２００μｍ以上１０００μｍ以下であることが好ましい。

【0049】

ボンディングワイヤ４０、４１、４２、４３及び４４は、いずれもｙ方向に延びた状態でボンディングされる。そのため、例えば、ボンディングワイヤ４０の接合部５０ａと接合部５０ｄの間の部分、ボンディングワイヤ４１の接合部５１ａと接合部５１ｃの間の部分、ボンディングワイヤ４２の接合部５２ａと接合部５２ｄの間の部分、ボンディングワイヤ４３の接合部５３ａと接合部５３ｃの間の部分、及びボンディングワイヤ４４の接合部５４ａと接合部５４ｄの間の部分を第１の半導体基板３０の基板面に投影すると、いずれも互いに平行で、ｙ方向に平行である。

【0050】

図２（ｂ）に示した第１のソース電極４の表面とボンディングワイヤのなす角θが大きすぎると、第１のソース電極４からのボンディングワイヤの剥離や、ボンディングワイヤの破断が起こりやすくなる。第１のソース電極４の表面とボンディングワイヤのなす角θは２０度以下であることが好ましく、１５度以下であればさらに好ましい。

【0051】

図３は、実施形態の第２の半導体装置１２０の模式図である。なお、図２に示した第１の半導体装置１１０と同様の点については、記載を省略する。

【0052】

第２のドレイン電極５は、第２の半導体基板３２の下に、第２の半導体基板３２の下側の基板面に接して設けられている。言い換えると、第２の半導体基板３２は、第１のドレイン電極２の上に設けられている。実施形態の第２の半導体装置１２０においては、第２の半導体基板３２は、第２のドレイン電極５上に、公知の第２の導電性ペースト６を用いて固定されている。なお、第２のドレイン電極５は、第３の電極の一例である。

【0053】

第２のソース電極７は、第２の半導体基板３２の上に、第２の半導体基板３２の上側の基板面に接して設けられている。なお、第２のソース電極７は、第４の電極の一例である。

【0054】

第２の端子９２は、第２のドレイン電極５、第２の半導体基板３２及び第２のソース電極７と、ｙ方向に離間して設けられている。第２の端子９２は、例えば銅で形成されている。

【0055】

ボンディングワイヤ６０は、一端６０ａと他端６０ｂを有する。一端６０ａには接合部７０ａが設けられ、第２のソース電極７に接合されている。他端６０ｂには接合部７０ｆが設けられ、第２の端子９２に接合されている。また、ボンディングワイヤ６０は、一端６０ａと他端６０ｂの間の、接合部７０ｂ、７０ｃ及び７０ｄにおいて、第２のソース電極７と接合されている。なお、ボンディングワイヤ６０は、第３のボンディングワイヤの一例である。また、一端６０ａ及び他端６０ｂは、第３の一端及び第３の他端の一例である。

【0056】

接合部７０ａは、バンプである。接合部７０ｂ、７０ｃ、７０ｄ及び７０ｆは、ステッチである。なお、接合部７０ａは、第５の接合部の一例である。また、接合部７０ｆは、第６の接合部の一例である。また、接合部７０ｂは、第１０の接合部の一例である。

【0057】

ボンディングワイヤ６１は、一端６１ａと他端６１ｂを有する。一端６１ａには接合部７１ａが設けられ、第２のソース電極７に接合されている。他端６１ｂには接合部７１ｆが設けられ、第２の端子９２に接合されている。また、ボンディングワイヤ６１は、一端６１ａと他端６１ｂの間の、接合部７１ｂ及び７１ｃにおいて、第２のソース電極７と接合されている。なお、ボンディングワイヤ６１は、第４のボンディングワイヤの一例である。また、一端６１ａ及び他端６１ｂは、第４の一端及び第４の他端の一例である。

【0058】

接合部７１ａは、バンプである。接合部７１ｂ、７１ｃ及び７１ｆは、ステッチである。なお、接合部７１ａは、第７の接合部の一例である。また、接合部７１ｆは、第８の接合部の一例である。

【0059】

ボンディングワイヤ６２は、一端６２ａと他端６２ｂを有する。一端６２ａには接合部７２ａが設けられ、第２のソース電極７に接合されている。他端６２ｂには接合部７２ｆが設けられ、第２の端子９２に接合されている。また、ボンディングワイヤ６２は、一端６２ａと他端６２ｂの間の、接合部７２ｂ、７２ｃ及び７２ｄにおいて、第２のソース電極７と接合されている。

【0060】

接合部７２ａは、バンプである。接合部７２ｂ、７２ｃ、７２ｄ及び７２ｆは、ステッチである。

【0061】

ボンディングワイヤ６３は、一端６３ａと他端６３ｂを有する。一端６３ａには接合部７３ａが設けられ、第２のソース電極７に接合されている。他端６３ｂには接合部７３ｆが設けられ、第２の端子９２に接合されている。また、ボンディングワイヤ６３は、一端６３ａと他端６３ｂの間の、接合部７３ｂ、７３ｃにおいて、第２のソース電極７と接合されている。

【0062】

接合部７３ａは、バンプである。接合部７３ｂ、７３ｃ及び７３ｆは、ステッチである。

【0063】

ボンディングワイヤ６４は、一端６４ａと他端６４ｂを有する。一端６４ａには接合部７３ａが設けられ、第２のソース電極７に接合されている。他端６４ｂには接合部７４ｆが設けられ、第２の端子９２に接合されている。また、ボンディングワイヤ６４は、一端６４ａと他端６４ｂの間の、接合部７４ｂ、７４ｃ及び７４ｄにおいて、第１のソース電極４と接合されている。

【0064】

接合部７４ａは、バンプである。接合部７４ｂ、７４ｃ、７４ｄ及び７４ｆは、ステッチである。

【0065】

第２の半導体基板３２の基板面に平行な面内において、第２のソース電極７上に形成された接合部のうち、隣接する接合部同士の距離は等しい。

【0066】

ボンディングワイヤ６０、６１、６２、６３及び６４は、いずれもｙ方向に延びた状態でボンディングされる。そのため、例えば、ボンディングワイヤ６０の接合部７０ａと接合部７０ｄの間の部分、ボンディングワイヤ６１の接合部７１ａと接合部７１ｃの間の部分、ボンディングワイヤ６２の接合部７２ａと接合部７２ｄの間の部分、ボンディングワイヤ６３の接合部７３ａと接合部７３ｃの間の部分、及びボンディングワイヤ６４の接合部７４ａと接合部７４ｄの間の部分を第２の半導体基板３２の基板面に投影すると、互いに平行で、ｙ方向に平行である。

【0067】

図４は、実施形態の第１の半導体素子３４の模式断面図である。

【0068】

図４（ａ）に示した第１の半導体素子３４は、ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）である。

【0069】

第１の半導体素子３４は、第１のコレクタ層１０と、第１のドリフト層１２と、第１のベース層１６と、第１のソース層１８と、第１のゲート絶縁膜２０と、第１のゲート電極２２と、を有する。なお、第１の半導体素子３４は、半導体素子の一例である。

【0070】

ｎ^＋型の第１のコレクタ層１０は、第１の半導体基板３０内に設けられ、第１の導電性ペースト３を介して第１のドレイン電極２に電気的に接続されている。なお第１のコレクタ層１０は、第１の半導体層の一例である。

【0071】

ｎ⁻型の第１のドリフト層１２は、第１の半導体基板３０内の、第１のコレクタ層１０の上に設けられている。なお、第１のドリフト層１２は、第２の半導体層の一例である。

【0072】

ｐ型の第１のベース層１６は、第１の半導体基板３０内の、第１のドリフト層１２の上に設けられている。また、第１のベース層１６の一部は、第１の半導体基板３０の上の基板面に接して設けられている。なお、第１のベース層１６は、第１の半導体領域の一例である。

【0073】

ｎ^＋型の第１のソース層１８は、第１の半導体基板３０内の、第１のベース層１６と第１のソース電極４の間に、第１の半導体基板３０の上側の基板面に接して設けられている。そして、第１のソース層１８は、第１のソース電極４と電気的に接続されている。なお、第１のソース層１８は、第２の半導体領域の一例である。

【0074】

第１のゲート絶縁膜２０は、第１の半導体基板３０の、第１のドリフト層１２上に設けられている。第１の半導体基板３０がＳｉ基板である場合、第１のゲート絶縁膜２０は、例えば酸化シリコンで形成されている。なお、第１のゲート絶縁膜２０は、絶縁膜の一例である。

【0075】

第１のゲート電極２２は、第１のゲート絶縁膜２０内の、第１のゲート絶縁膜２０の一部の上に設けられている。なお、第１のゲート電極２２は、第１の制御電極又は制御電極の一例である。

【0076】

第１の半導体基板３０内には、複数の第１の半導体素子３４が、ｘ方向及びｙ方向に並んで設けられている。そして、複数の第１の半導体素子３４は、第１のドレイン電極２と第１のソース電極４の間に並列に接続されている。第１のドレイン電極２及び第１のソース電極４は、複数の第１の半導体素子３４により共通に用いられている。

【0077】

図４（ｂ）に示した第１の半導体素子３４は、ＩＧＢＴであり、コレクタ層がｐ^＋型であることを除けば、図４（ａ）に示したＭＯＳＦＥＴと同様である。第１の半導体素子３４としては、図４（ａ）に示したＭＯＳＦＥＴ、図４（ｂ）に示したＩＧＢＴのいずれも好ましく用いることが出来る。

【0078】

図５は、実施形態の第２の半導体素子３６の模式断面図である。図５（ａ）に示した第２の半導体素子３６は、ＤｉＭＯＳＦＥＴである。図５（ｂ）に示した第２の半導体素子３６は、ＩＧＢＴである。第２の半導体素子３６は、第２のコレクタ層１１と、第２のドリフト層１３と、第２のベース層１７と、第２のソース層１９と、第２のゲート絶縁膜２１と、第２のゲート電極２３と、を有する。なお第２のゲート電極２３は、第２の制御電極の一例である。

【0079】

次に、本実施形態の半導体装置及び駆動回路の作用効果を記載する。

【0080】

ソース電極の膜厚は通常１μｍ〜３μｍ程度で大変薄い。このソース電極を介して、できるだけ低い抵抗成分で、半導体素子によりスイッチング等がおこなわれた電力を取り出す手段として、アルミニウム製ボンディングワイヤを板状のソース電極に接続することが行われていた。しかしアルミニウム製ボンディングワイヤは抵抗率が高いため、電力変換効率が下がってしまうという問題があった。

【0081】

そこで、抵抗率を低くするため、アルミニウム製ボンディングワイヤの本数を増加させることが考えられる。しかし、できるだけボンディングワイヤの本数を多くするため、ソース電極上に接合されたボンディングワイヤのループの高さを変えてワイヤボンディングを行うと、半導体装置全体の高さが高くなってしまい、薄型化に適さないという問題があった。

【0082】

また、直径の大きいアルミニウム製ボンディングワイヤを用いることが考えられる。しかし、この場合には、ワイヤボンディングの際に、キャピラリ先端部をより強くソース電極に押しつけることになる。そのため、半導体基板内に形成された半導体素子が機械的に損傷してしまうことがあった。また、半導体素子同士が電気的短絡を発生させることがあった。

【0083】

ボンディングワイヤの代わりにリボンを用いることにより、抵抗率を下げることは可能である。しかし、リボンの接合部を等間隔でソース電極上に設けようとすると、隣接する他のリボンの一部を加熱して溶かしてしまうという問題があった。

【0084】

また、例えば銅製のクリップを用い、板状のソース電極の全面にクリップの表面を半田等により接合することが考えられる。しかし、半田による接合の際に、半田に含まれているフラックス（ヤニ）がソース電極の周辺に飛び散ってしまう。フラックスにより周辺の部材が腐食をおこすことがあるため飛び散ったフラックスを除去しなければならないという問題があった。

【0085】

そこで、実施形態の半導体装置においては、銅を含有し直径は１００μｍ以下であるボンディングワイヤを用いている。銅を含有するボンディングワイヤの抵抗率はアルミニウムを含有するボンディングワイヤの抵抗率よりも低い。そのため、直径が１００μｍ以下である、直径の小さいボンディングワイヤを用いても、アルミニウム製ボンディングワイヤよりも抵抗率が低い。また、直径が１００μｍ以下と小さいため、キャピラリ先端部を強くソース電極に押しつけなくても、ソース電極にボンディングワイヤを接合させることが可能である。そのため、半導体基板内に設けられた半導体素子に損傷を与えたり、電気的短絡を発生させたりすることを抑制することが出来る。よって、オン抵抗の低減された半導体装置の提供が可能となる。

【0086】

上述のように、半導体基板内には、複数の半導体素子が、ｘ方向及びｙ方向に並んで設けられている。半導体素子によりスイッチング等がおこなわれた電力は、その半導体素子から最も近い接合部を経由して取り出される。よって、隣接する接合部同士の距離にばらつきがある場合、接合部から極端に離れた位置に設けられた半導体素子が設けられるおそれがあり、電力変換効率の低下につながってしまうという問題があった。

【0087】

そこで、ソース電極上に形成された接合部のうち、隣接する接合部同士の距離は等しくすることにより、接合部から極端に離れた位置に設けられた半導体素子が設けられなくなる。これにより、オン抵抗の低減された半導体装置の提供が可能となる。

【0088】

バンプは、ボンディングワイヤ先端にボールを形成してソース電極に接合されているため、信頼性が高い接合部である。そのため、ボンディングワイヤの一端の接合部をバンプとすることにより、より信頼性の高い半導体装置の提供が可能となる。

【0089】

ソース電極上に形成された接合部のうち、隣接する接合部同士の距離は２００μｍ以上１０００μｍ以下であることが好ましい。１０００μｍを超える場合、接合部から離れた位置に設けられたトランジスタを流れる電流が接合部に流れ込むまでのソース電極における抵抗が大きくなりすぎてしまう。一方、２００μｍ未満である場合、ソース電極の表面とボンディングワイヤのなす角θが大きくなりすぎ、ボンディングワイヤの剥離や破断が起こりやすくなる。

【0090】

各ボンディングワイヤの接合部と接合部の間に部分を半導体基板の基板面に投影したときに、ｙ方向等の特定の方向に対して平行とすることにより、隣接する接合部同士の距離を等しくすることが容易となる。よって、さらに、オン抵抗の低減された半導体装置の提供が可能となる。

【0091】

本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0092】

２ 第１のドレイン電極（第１の電極）
３ 第１の導電性ペースト
４ 第１のソース電極（第２の電極）
５ 第２のドレイン電極（第３の電極）
６ 第２の導電性ペースト
７ 第２のソース電極（第４の電極）
１０ 第１のコレクタ層（第１の半導体層）
１１ 第２のコレクタ層
１２ 第１のドリフト層（第２の半導体層）
１３ 第２のドリフト層
１６ 第１のベース層（第１の半導体領域）
１７ 第２のベース層
１８ 第１のソース層（第２の半導体領域）
１９ 第２のソース層
２０ 第１のゲート絶縁膜（絶縁膜）
２１ 第２のゲート絶縁膜
２２ 第１のゲート電極（制御電極、第１の制御電極）
２３ 第２のゲート電極
３０ 第１の半導体基板（半導体基板）
３２ 第２の半導体基板
３４ 第１の半導体素子（半導体素子）
３６ 第２の半導体素子
４０ ボンディングワイヤ（第１のボンディングワイヤ）
４０ａ ボンディングワイヤの一端（第１の一端）
４０ｂ ボンディングワイヤの他端（第１の他端）
４１ ボンディングワイヤ（第２のボンディングワイヤ）
４１ａ ボンディングワイヤの一端（第２の一端）
４１ｂ ボンディングワイヤの他端（第２の他端）
５０ａ 接合部（第１の接合部）
５０ｂ 接合部（第５の接合部、第９の接合部）
５０ｆ 接合部（第２の接合部）
５１ａ 接合部（第３の接合部）
５１ｆ 接合部（第４の接合部）
６０ ボンディングワイヤ（第３のボンディングワイヤ）
６０ａ ボンディングワイヤの一端（第３の一端）
６０ｂ ボンディングワイヤの他端（第３の他端）
６１ ボンディングワイヤ（第４のボンディングワイヤ）
６０ａ ボンディングワイヤの一端（第４の一端）
６０ｂ ボンディングワイヤの他端（第４の他端）
７０ａ 接合部（第５の接合部）
７０ｂ 接合部（第１０の接合部）
７０ｆ 接合部（第６の接合部）
７１ａ 接合部（第７の接合部）
７１ｆ 接合部（第８の接合部）
９０ 第１の端子（端子）
９２ 第２の端子
１１０ 第１の半導体装置（半導体装置）
１２０ 第２の半導体装置
１３０ 第３の半導体装置
１４０ 第４の半導体装置
１５０ 第１の制御素子（制御素子）
１６０ 第２の制御素子
２１０ 第１の電源
２２０ 第２の電源
２３０ グランド
３００ 駆動回路
４００ 回転電機

【図1】

【図2】

【図3】

【図4】

【図5】