特開2019-205218IP Force 特許公報全文掲載

技術分野

雑音端子電圧による電力変換回路のコモンモードノイズを抑制する技術

要約特許出願時に添付された[要約書]

【課題】雑音端子電圧による漏洩電流を打ち消す補償電流を任意かつ容易に調整可能とする電力変換回路を提供する。
【解決手段】半導体スイッチング素子Q1の動作により電力変換を行う回路本体に接地コンデンサCeが接続された電力変換回路において、半導体スイッチング素子Q1に駆動信号を供給する制御IC10は、半導体スイッチング素子Q1の動作に伴って接地コンデンサCeの両端に発生する雑音端子電圧Vnsを打ち消すキャンセル電圧Vncを、駆動信号(ゲート信号)を用いて、回路本体に外付けされた補償回路20内の補償コンデンサCpの充放電電流を制御することにより生成する。
【選択図】図1

発明が解決しようとする課題[発明の詳細な説明]から抜粋

図7の従来技術では、補助巻線Laを備えたリアクトルLを使用しているため汎用部品を使用することができず、コストが高くなるという問題がある。 また、漏洩電流は、スイッチング素子Q1がゲート信号に従ってオン・オフすることにより発生するが、一般にスイッチング素子Q1のオン・オフ動作はゲート信号のタイミングより遅れるため、ゲート信号のタイミングと漏洩電流が発生するタイミングとの間には遅延時間がある。
このため、図9の従来技術によって漏洩電流を確実に打ち消すためには、上述した遅延時間を考慮して回路を設計する必要があるが、特許文献2には、その必要性や解決手段が何ら開示されていない。
更に、半導体スイッチング素子のゲート部分はよく知られているようにノイズに極めて敏感であり、図9において、コンデンサC3を介してスイッチング素子Q1のゲート端子を回路の他の部分に直接接続すると、誤動作や発振、過電圧によるスイッチング素子Q1の破壊につながる危険が大きい。これを回避するには、ゲートから分離した形で補償電流を発生する手段が必要であり、制御回路の設計が複雑になる問題があった。 そこで、本発明の解決課題は、雑音端子電圧による漏洩電流を打ち消すための補償電流を任意かつ容易に調整可能とすることにある。

課題を解決するための手段[発明の詳細な説明]から抜粋

課題を解決するため、請求項1に係る発明は、半導体スイッチング素子の動作により電力変換を行う回路本体に接地コンデンサが接続された電力変換回路において、 前記半導体スイッチング素子に駆動信号を供給する制御部は、 前記半導体スイッチング素子の動作に伴って前記接地コンデンサの両端に発生する雑音端子電圧を打ち消すキャンセル電圧を、前記駆動信号を用いて、前記回路本体に外付けされた補償回路内の・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明によれば、回路本体に外付けされた補償回路内の補償コンデンサの充放電電流を制御することにより、雑音端子電圧ひいては漏洩電流を打ち消すための適切なキャンセル電圧を生成して回路に注入することができる。
また、補償回路に、半導体スイッチング素子のオン・オフ動作の遅延時間に応じて補償コンデンサの充放電タイミングを調整する遅延時間設定部を設けることにより、雑音端子電圧を一層確実に抑制することができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】本発明の実施形態を示す回路図である。

【図2】本発明の基本原理を説明するための電圧波形図である。

【図3】図1における制御ICの主要部及び補償回路の構成図である。

【図4】スイッチング素子のゲート信号と、遅延時間を考慮したキャンセル電圧Vnc’と、更にターンオン時及びターンオフ時のスイッチング素子Q1のドレイン−ソース間電圧Vswの傾きを考慮したキャンセル電圧Vncとを示す波形図である。

【図5】スイッチング素子のゲート信号と遅延時間設定電圧との関係を示す波形図である。

【図6】スイッチング素子のドレイン−ソース間電圧Vswと、キャンセル電圧Vncと、漏洩電流Is及び補償電流Icとを示す波形図である。

【図7】特許文献1に記載されたPFC回路を示す図である。

【図8】図7のスイッチング素子のオン・オフに伴って変化する当該スイッチング素子のドレイン−ソース間電圧Vsw、雑音端子電圧Vns及び漏洩電流Isの波形図である。

【図9】特許文献2に記載されたスイッチング電源の回路図である。

選択図 図1出願人が指定した本件の代表的な図

10:制御IC   11:正電流源   12:負電流源   13:スイッチ   14:コンパレータ   15a:キャンセル信号端子   15b:遅延時間設定端子   20:補償回路   20A:キャンセル電圧設定部   20B:遅延時間設定部   101,102:交流入力端子   201,202:直流出力端子   Cf,Co:フィルタコンデンサ   Ce:接地コンデンサ   Cs:寄生キャパシタンス   D1〜D5,D11〜D13:ダイオード   L:リアクトル   Cp:補償コンデンサ   Ct:遅延時間設定コンデンサ   R1〜R3:抵抗   Q1:半導体スイッチング素子

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります