特開2019-207981(P2019-207981A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ イビデン株式会社の特許一覧
<>
  • 特開2019207981-プリント配線板の製造方法 図000003
  • 特開2019207981-プリント配線板の製造方法 図000004
  • 特開2019207981-プリント配線板の製造方法 図000005
  • 特開2019207981-プリント配線板の製造方法 図000006
  • 特開2019207981-プリント配線板の製造方法 図000007
  • 特開2019207981-プリント配線板の製造方法 図000008
  • 特開2019207981-プリント配線板の製造方法 図000009
  • 特開2019207981-プリント配線板の製造方法 図000010
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2019-207981(P2019-207981A)
(43)【公開日】2019年12月5日
(54)【発明の名称】プリント配線板の製造方法
(51)【国際特許分類】
   H05K 3/46 20060101AFI20191108BHJP
   H01L 23/12 20060101ALI20191108BHJP
【FI】
   H05K3/46 Q
   H05K3/46 B
   H01L23/12 J
【審査請求】未請求
【請求項の数】10
【出願形態】OL
【全頁数】15
(21)【出願番号】特願2018-103724(P2018-103724)
(22)【出願日】2018年5月30日
(71)【出願人】
【識別番号】000000158
【氏名又は名称】イビデン株式会社
(74)【代理人】
【識別番号】100095795
【弁理士】
【氏名又は名称】田下 明人
(72)【発明者】
【氏名】谷口 普崇
【テーマコード(参考)】
5E316
【Fターム(参考)】
5E316AA02
5E316AA26
5E316AA32
5E316AA42
5E316AA43
5E316CC04
5E316CC08
5E316CC09
5E316CC32
5E316DD12
5E316DD32
5E316DD33
5E316EE31
5E316EE33
5E316GG15
5E316GG28
5E316HH31
5E316JJ12
5E316JJ26
5E316JJ28
(57)【要約】      (修正有)
【課題】1つの開口に複数の種類の電子部品を収容するためのプリント配線板の製造方法を提供する。
【解決手段】開口31から露出するテープ上に第1電子部品32Pが、まず、搭載される。第1電子部品32Pの搭載が完了すると、開口31と第1電子部品32Pから露出するテープ上に第2電子部品32Nが搭載される。第1電子部品32Pと第2電子部品32Nとの間のスペースseと第1電子部品32Pとコア基板との間のスペースswと第2電子部品32Nとコア基板との間のスペースswを樹脂で充填する。
【選択図】図2
【特許請求の範囲】
【請求項1】
第5面と前記第5面と反対側の第6面を有する回路基板を準備することと、
前記回路基板に電子部品を収容するための開口を形成することでコア基板を形成することと、
前記開口を塞ぐためのテープを前記コア基板の前記第6面に貼り付けることと、
前記開口から露出する前記テープ上に複数の第1電子部品を搭載することと、
前記開口と前記第1電子部品から露出する前記テープ上に複数の第2電子部品を搭載することと、
前記第1電子部品と前記第2電子部品との間のスペースと前記第1電子部品と前記コア基板との間のスペースと前記第2電子部品と前記コア基板との間のスペースを樹脂で充填することと、
前記テープを前記コア基板から除去すること、とを有するプリント配線板の製造方法。
【請求項2】
請求項1のプリント配線板の製造方法であって、前記第1電子部品を搭載することは、前記第2電子部品を搭載することより前に完了している。
【請求項3】
請求項1のプリント配線板の製造方法であって、隣接する前記第1電子部品間に前記第2電子部品が搭載されるように、前記第1電子部品は前記テープ上に搭載される。
【請求項4】
請求項1のプリント配線板の製造方法であって、前記第1電子部品と前記第2電子部品は交互に配置されている。
【請求項5】
請求項1のプリント配線板の製造方法であって、前記第1電子部品の数と前記第2電子部品の数は等しい。
【請求項6】
請求項1のプリント配線板の製造方法であって、前記第1電子部品はN型の熱電素子又はP型の熱電素子である。
【請求項7】
請求項1のプリント配線板の製造方法であって、前記第1電子部品はP型の熱電素子であって、前記第2電子部品はN型の熱電素子である。
【請求項8】
請求項1のプリント配線板の製造方法であって、前記第1電子部品と前記第2電子部品は行と列の交点に位置し、両者は交互に配置されている。
【請求項9】
請求項8のプリント配線板の製造方法であって、前記行の数と前記列の数は同じである。
【請求項10】
請求項8のプリント配線板の製造方法であって、前記行の数は4以上であって、前記列の数4以上である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、開口に第1電子部品と第2電子部品を収容するためのプリント配線板の製造方法に関する。
【背景技術】
【0002】
特許文献1は、ペルチェ素子を内蔵しているメタル基板を開示している。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2012−39050号公報
【発明の概要】
【0004】
[特許文献1の課題]
特許文献1は、メタル基板にスルーホールを形成している。そして、特許文献1は、各スルーホールに1個の半導体素子を収容している。そのため、特許文献1によれば、メタル基板に内蔵する半導体素子の数が増えると、基板が大きくなると、予想される
【課題を解決するための手段】
【0005】
本発明のプリント配線板の製造方法は、第5面と前記第5面と反対側の第6面を有する回路基板を準備することと、前記回路基板に電子部品を収容するための開口を形成することでコア基板を形成することと、前記開口を塞ぐためのテープを前記コア基板の前記第6面に貼り付けることと、前記開口から露出する前記テープ上に複数の第1電子部品を搭載することと、前記開口と前記第1電子部品から露出する前記テープ上に複数の第2電子部品を搭載することと、前記第1電子部品と前記第2電子部品との間のスペースと前記第1電子部品と前記コア基板との間のスペースと前記第2電子部品と前記コア基板との間のスペースを樹脂で充填することと、前記テープを前記コア基板から除去すること、とを有する。
【0006】
[実施形態の効果]
本発明の実施形態によれば、1個の開口に複数の第1電子部品と複数の第2電子部品が収容される。そのため、第1電子部品と第2電子部品との間にコア基板が形成されなくてもよい。プリント配線板を小さくすることができる。また、開口から露出するテープ上に、まず、全ての第1電子部品を搭載することができる。その後、開口と第1電子部品から露出するテープ上に全ての第2電子部品を搭載することができる。このため、1つの開口内に複数の種類の電子部品を高い精度で収容することができる。
【図面の簡単な説明】
【0007】
図1図1(A)は本発明の第1実施形態に係るプリント配線板の断面図であり、図1(B)、(C)は電子部品の断面図であり、図1(D)、(E)はビア導体の断面図である。
図2図2(A)、図2(B)は、第1実施形態の電子部品の収容方法を示す図であり、図2(C)は電子部品の配置を示す図である。
図3】第1実施形態のプリント配線板の製造工程図
図4】第1実施形態のプリント配線板の製造工程図
図5】第1実施形態のプリント配線板の製造工程図
図6図6(A)は、本発明の第2実施形態に係るプリント配線板の断面図であり、図6(B)は内蔵部品用配線の一部を示す模式図であり、図6(C)、(D)は電子部品の位置を示す図である。
図7図7(A)、図7(B)、図7(C)は、第2実施形態の電子部品の収容方法を示す図である。
図8図8(A)、図8(B)は電子部品を繋ぐ配線を示す平面図である。
【発明を実施するための形態】
【0008】
[第1実施形態]
図1(A)は第1実施形態のプリント配線板10の断面図である。プリント配線板10は、第5面Fと第5面Fと反対側の第6面Sとを有するコア基板30とコア基板の第5面F上に形成されている第1ビルドアップ層55Fとコア基板の第6面S上に形成されている第2ビルドアップ層55Sとを有する。
【0009】
コア基板30は、第5面Fと第5面Fと反対側の第6面Sとを有するコア材(絶縁基板)20zとコア材20zの第5面上に形成されている第5導体層34Fとコア材20zの第6面S上に形成されている第6導体層34Sと第5導体層34Fと第6導体層34Sとを接続するスルーホール導体36とを有する。コア基板30は、さらに、第5面Fから第6面Sに至る開口31を有する。開口31には、複数の第1電子部品32Pと複数の第2電子部品32Nが収容されている。第1電子部品32Pと第2電子部品32N間のスペースは樹脂53で充填されている。第1電子部品32Pとコア基板30間のスペースは樹脂53で充填されている。第2電子部品32Nとコア基板30間のスペースは樹脂53で充填されている。第1電子部品32Pと第2電子部品32Nは樹脂53によってコア基板30に固定されている。
【0010】
図1(B)に第1電子部品32Pが示される。
第1電子部品32Pは、両端に電極32P1、32P2を有する。例えば、第1電子部品32Pは、第1面F1と第1面F1と反対側の第2面S1とを持つP型の半導体素子321と第1面F1上の第1電極32P1と第2面S1上の第2電極32P2で形成される。P型の半導体素子321は、第1電極32P1と第2電極32P2で挟まれている。
第1電極32P1はコア基板30の第5面Fを向いていて、第2電極32P2はコア基板30の第6面Sを向いている。第1電子部品はN型の熱電素子、または、P型の熱電素子である。P型の半導体素子はP型の熱電素子であることが好ましい。
第1電子部品32Pは第1電極32P1が第5面Fを向くように開口31に内蔵される。
【0011】
図1(C)に第2電子部品32Nが示される。
第2電子部品32Nは、両端に電極32P3、32P4を有する。例えば、第2電子部品32Nは、第3面F2と第3面F2と反対側の第4面S2とを持つN型の半導体素子322と第3面F2上の第3電極32P3と第4面S2上の第4電極32P4で形成される。N型の半導体素子322は、第3電極32P3と第4電極32P4で挟まれている。
第3電極32P3はコア基板30の第5面Fを向いていて、第4電極32P4はコア基板30の第6面Sを向いている。N型の半導体素子はN型の熱電素子であることが好ましい。第2電子部品32Nは第3電極32P3が第5面Fを向くように開口31に内蔵される。
【0012】
第1ビルドアップ層55Fは、コア基板30の第5面Fと第5導体層34F上に形成されている第1樹脂絶縁層50Fと、第1樹脂絶縁層50F上に形成されている第1導体層58Fと、第1導体層58Fと第1樹脂絶縁層50F上に形成されている第3樹脂絶縁層150Fと、第3樹脂絶縁層150F上に形成されている第3導体層158Fと、を有する。第1樹脂絶縁層50Fは開口31を覆っている。樹脂53と第1樹脂絶縁層50Fは一体的に形成されている。第1樹脂絶縁層50Fに由来する樹脂が第1電子部品32Pと開口31から露出するコア基板30の側壁との間のスペースを充填している。第1樹脂絶縁層50Fに由来する樹脂が第2電子部品32Nと開口31から露出するコア基板30の側壁との間のスペースを充填している。第1樹脂絶縁層50Fに由来する樹脂が第1電子部品32Pと第2電子部品32Nとの間のスペースを充填している。第1樹脂絶縁層50F由来の成分が樹脂53を形成する。樹脂53は、第1樹脂絶縁層50F由来の樹脂と無機粒子を含むことができる。
【0013】
第1導体層58Fは、開口31の直上に形成されている第1導体回路58FWとコア材20zの直上に形成されているコア材上第1導体回路58FCとを有する。第1導体回路58FWにより、隣接する第1電子部品32Pと第2電子部品32Nが接続される。
【0014】
図8(A)は、第1導体回路58FWを示している平面図である。第1導体回路58FWは、第1電極32P1を覆う第1電極上第1導体回路58FW1と第3電極32P3を覆う第3電極上第1導体回路58FW3と第1電極上第1導体回路58FW1と第3電極上第1導体回路58FW3を繋ぐ第1配線58fWを含む。第1電極上第1導体回路58FW1は第1電極32P1上に位置し、第1電極上第1導体回路58FW1のサイズは第1電極32P1のサイズより大きい。第3電極上第1導体回路58FW3は第3電極32P3上に位置し、第3電極上第1導体回路58FW3のサイズは第3電極32P3のサイズより大きい。第1配線58fWの幅58fWDは第1電極上第1導体回路58FW1の幅58FWD1と等しい。あるいは、第1配線58fWの幅58fWDは第1電極上第1導体回路58FW1の幅58FWD1より小さい。第1配線58fWの幅58fWDは第3電極上第1導体回路58FW3の幅58FWD3と等しい。あるいは、第1配線58fWの幅58fWDは第3電極上第1導体回路58FW3の幅58FWD3より小さい。
第1電極上第1導体回路58FW1内の点線は第1電極用第1ビア導体60F1の頂部の外周を示している。第1電極上第1導体回路58FW1と第1電極32P1は、複数の第1電極用第1ビア導体60F1で接続されている。
第3電極上第1導体回路58FW3内の点線は第3電極用第1ビア導体60F3の頂部の外周を示している。第3電極上第1導体回路58FW3と第3電極32P3は、複数の第3電極用第1ビア導体60F3で接続されている。
1つの第1電極32P1上に1つの第1電極上第1導体回路58FW1が形成されている。1つの第3電極32P3上に1つの第3電極上第1導体回路58FW3が形成されている。
【0015】
第1ビルドアップ層55Fは、さらに、第1樹脂絶縁層50Fを貫通する第1ビア導体60Fと第3樹脂絶縁層150Fを貫通する第3ビア導体160Fとを有する。第1ビア導体60Fは、第5導体層34Fとコア材上第1導体回路58FCとを接続するビア導体(第5導体層用第1ビア導体)60F5と第1電極32P1と第1電極上第1導体回路58FW1とを接続するビア導体(第1電極用第1ビア導体)60F1と第3電極32P3と第3電極上第1導体回路58FW3とを接続するビア導体(第3電極用第1ビア導体)60F3とを有する。1つの第1電極32P1と1つの第1電極上第1導体回路58FW1を接続する第1電極用第1ビア導体60F1の数は複数である。例えば、1つの第1電極32P1に至る第1電極用第1ビア導体60F1の数は20以上である。放熱の効果を高くすることができる。電子部品32が伸び縮みしても、接続信頼性を高くすることができる。1つの第3電極32P3と1つの第3電極上第1導体回路58FW3を接続する第3電極用第1ビア導体60F3の数は複数である。例えば、1つの第3電極32P3に至る第3電極用第1ビア導体60F3の数は20以上である。放熱の効果を高くすることができる。電子部品32が伸び縮みしても、接続信頼性を高くすることができる。
【0016】
第1樹脂絶縁層50Fは第5面Fと対向するボトム面BFとボトム面BFと反対側のトップ面TFを有する。そして、第5導体層用第1ビア導体60F5と第1電極用第1ビア導体60F1と第3電極用第1ビア導体60F3はトップ面TFの位置でトップ径TDFを有する。第5導体層用第1ビア導体60F5のトップ径TDFと第1電極用第1ビア導体60F1のトップ径TDFと第3電極用第1ビア導体60F3のトップ径TDFは略等しい。トップ径TDFは図1(D)に示されている。
【0017】
第2ビルドアップ層55Sは、コア基板30の第6面Sと第6導体層34S上に形成されている第2樹脂絶縁層50Sと、第2樹脂絶縁層50S上に形成されている第2導体層58Sと、第2導体層58Sと第2樹脂絶縁層50S上に形成されている第4樹脂絶縁層150Sと、第4樹脂絶縁層150S上に形成されている第4導体層158S、とを有する。
【0018】
第2導体層58Sは、開口31の直上に形成されている第2導体回路58SWとコア材20zの直上に形成されているコア材上第2導体回路58SCとを有する。
第2導体回路58SWにより、隣接する第1電子部品32Pと第2電子部品32Nが接続される。
【0019】
図8(B)は、第2導体回路58SWを示している平面図である。第2導体回路58SWは、第2電極32P2を覆う第2電極上第2導体回路58SW2と第4電極32P4を覆う第4電極上第2導体回路58SW4と第2電極上第2導体回路58SW2と第4電極上第2導体回路58SW4を繋ぐ第2配線58sWを含む。第2電極上第2導体回路58SW2は第2電極32P2上に位置し、第2電極上第2導体回路58SW2のサイズは第2電極32P2のサイズより大きい。第4電極上第2導体回路58SW4は第4電極32P4上に位置し、第4電極上第2導体回路58SW4のサイズは第4電極32P4のサイズより大きい。第2配線58sWの幅58sWDは第2電極上第2導体回路58SW2の幅58SWD2と等しい。あるいは、第2配線58sWの幅58sWDは第2電極上第2導体回路58SW2の幅58SWD2より小さい。第2配線58sWの幅58sWDは第4電極上第2導体回路58SW4の幅58SWD4と等しい。あるいは、第2配線58sWの幅58sWDは第4電極上第2導体回路58SW4の幅58SWD4より小さい。
第2電極上第2導体回路58SW2内の点線は第2電極用第2ビア導体60S2の頂部の外周を示している。第2電極上第2導体回路58SW2と第2電極32P2は、複数の第2電極用第2ビア導体60S2で接続されている。
第4電極上第2導体回路58SW4内の点線は第4電極用第2ビア導体60S4の頂部の外周を示している。第4電極上第2導体回路58SW4と第4電極32P4は、複数の第4電極用第2ビア導体60S4で接続されている。
1つの第2電極32P2上に1つの第2電極上第2導体回路58SW2が形成されている。1つの第4電極32P4上に1つの第4電極上第2導体回路58SW4が形成されている。
【0020】
第2ビルドアップ層55Sは、さらに、第2樹脂絶縁層50Sを貫通する第2ビア導体60Sと第4樹脂絶縁層150Sを貫通する第4ビア導体160Sとを有する。第2ビア導体60Sは、第6導体層34Sとコア材上第2導体回路58SCとを接続するビア導体(第6導体層用第2ビア導体)60S6と第2電極32P2と第2電極上第2導体回路58SW2とを接続するビア導体(第2電極用第2ビア導体)60S2と第4電極32P4と第4電極上第2導体回路58SW4とを接続するビア導体(第4電極用第2ビア導体)60S4とを有する。1つの第2電極32P2と1つの第2電極上第2導体回路58SW2を接続する第2電極用第2ビア導体60S2の数は複数である。例えば、1つの第2電極32P2に至る第2電極用第2ビア導体60S2の数は20以上である。放熱の効果を高くすることができる。電子部品32が伸び縮みしても、接続信頼性を高くすることができる。1つの第4電極32P4と1つの第4電極上第2導体回路58SW4を接続する第4電極用第2ビア導体60S4の数は複数である。例えば、1つの第4電極32P4に至る第4電極用第2ビア導体60S4の数は20以上である。放熱の効果を高くすることができる。電子部品32が伸び縮みしても、接続信頼性を高くすることができる。
【0021】
第2樹脂絶縁層50Sは第6面Sと対向するボトム面BSとボトム面BSと反対側のトップ面TSを有する。そして、第6導体層用第2ビア導体60S6と第2電極用第2ビア導体60S2と第4電極用第2ビア導体60S4はトップ面TSの位置でトップ径TDSを有する。第6導体層用第2ビア導体60S6のトップ径TDSと第2電極用第2ビア導体60S2のトップ径TDSと第4電極用第2ビア導体60S4のトップ径TDSは略等しい。トップ径TDSは図1(E)に示されている。
【0022】
第4導体層158Sと第4樹脂絶縁層150S上に開口71Sを有する第2ソルダーレジスト層70Sを形成することができる。開口71Sから露出する第4導体層158Sは、マザーボード等の配線板と接続するための第2パッド73Sを形成する。
【0023】
第3樹脂絶縁層150Fと第3導体層158F上に開口71Fを有する第1ソルダーレジスト層70Fを形成することができる。開口71Fから露出する第3導体層158Fは、電子部品を搭載するための第1パッド73Fを形成する。第1パッド73F上に搭載される電子部品の例は、LEDやパワー半導体であり、駆動時、発熱量が大きい。
【0024】
第1電子部品32Pと第2電子部品32Nと第1導体回路58FWと第1電極用第1ビア導体60F1と第3電極用第1ビア導体60F3と第2導体回路58SWと第2電極用第2ビア導体60S2と第4電極用第2ビア導体60S4の接続方法が模式的に図6(B)と図8(A)、図8(B)に示されている。図6(B)は断面図である。これらの図に示されるように、第1電子部品32Pと第2電子部品32Nは、第1導体回路58FWと第1電極用第1ビア導体60F1と第3電極用第1ビア導体60F3と第2導体回路58SWと第2電極用第2ビア導体60S2と第4電極用第2ビア導体60S4を介し、直列に接続されている。第1電子部品32Pと第2電子部品32Nは、交互に接続されている。第1電子部品32Pと第2電子部品32Nは交互に配置されていて、両者は直列に繋げられている。第1電子部品32Pと第2電子部品32N間の第1導体回路58FWでの接続と第1電子部品32Pと第2電子部品32N間の第2導体回路58SWでの接続は交互に繰り返される。
【0025】
図1(A)に示されるように、第2パッド73Sは、プラス電位を持つ第2パッド(プラスパッド)73SPとマイナス電位を持つ第2パッド(マイナスパッド)73SNを有する。そして、複数の第1電子部品32Pと複数の第2電子部品32Nは、プラスパッド73SPとマイナスパッド73SN間に配置されている。プラスパッド73SPから第1電子部品32Pと第2電子部品32Nを介しマイナスパッド73SNに至る配線(内蔵部品用配線)はプリント配線板10内で独立している。内蔵部品用配線は、第1導体回路58FWと第1電極用第1ビア導体60F1と第3電極用第1ビア導体60F3と第2導体回路58SWと第2電極用第2ビア導体60S2と第4電極用第2ビア導体60S4を含む。内蔵部品用配線は内蔵部品用配線以外のプリント配線板内の導体回路に繋がっていない。プリント配線板10内を伝送するデータが劣化しがたい。開口31を囲んでいるスルーホール導体36Sは内蔵部品用配線に含まれる。例えば、内蔵部品用配線に含まれるスルーホール導体36Sの数は2である。図8(A)の左上の第1導体回路58FWLUは、開口31上の位置からコア材20z上の位置へ延びていて、スルーホール導体36Sに繋がっている。図8(A)の左下の第1導体回路58FWLLは、開口31上の位置からコア材20z上の位置へ延びていて、スルーホール導体36Sに繋がっている。
プラスパッドより低い電位を持つ第2パッドはマイナスパッドに含められる。
【0026】
第1電子部品32Pと第2電子部品32Nは、第1ビア導体60Fを介し、第1導体回路58FWに接続されている。そのため、第1電子部品32Pと第2電子部品32Nがコア基板内に内蔵されても、第1導体回路58FWを介し、熱を第1電子部品32Pと第2電子部品32Nに伝えることができる。効率的に熱を第1電子部品32Pと第2電子部品32Nに伝えることができる。プリント配線板に実装される電子部品の温度上昇を抑えることができる。例えば、熱は第1パッド73F上に搭載される電子部品から生じる。断面方向において、コア基板30はプリント配線板の略中心に位置する。断面方向は第5面Fに対し垂直である。
【0027】
第1電子部品32Pと第2電子部品32Nは、第2ビア導体60Sを介し、第2導体回路58SWに接続されている。そのため、第1電子部品32Pと第2電子部品32Nがコア基板内に内蔵されても、第2導体回路58SWを介し、熱を外部に伝えることができる。効率的に熱を外部に伝えることができる。例えば、熱をマザーボードに伝えることができる。プリント配線板に実装される電子部品の温度上昇を抑えることができる。
【0028】
コア材20zは、エポキシなどの樹脂とガラスクロス等の補強材で形成されている。コア材20zは、さらに、シリカ等の無機粒子を有しても良い。第1樹脂絶縁層50Fと第2樹脂絶縁層50S、第3樹脂絶縁層150F、第4樹脂絶縁層150Sは、エポキシ等の樹脂とシリカ等の無機粒子で形成されている。第1樹脂絶縁層50Fと第2樹脂絶縁層50S、第3樹脂絶縁層150F、第4樹脂絶縁層150Sは、さらに、ガラスクロス等の補強材を有しても良い。
【0029】
第1実施形態のプリント配線板10では、第1電子部品32Pと第2電子部品32Nに電流を流すことで、第1パッド73Fに実装されている電子部品からの熱を第2パッド73Sを介して配線板に伝えることができる。
【0030】
図2(B)は、コア基板30の開口31に収容されている第1電子部品32Pと第2電子部品32Nの配置を示している。第1電子部品32Pと第2電子部品32Nは交互に配置されている。第1電子部品32Pの隣に第2電子部品32Nが位置している。図2(B)に示されるように、図面上で、第1電子部品32Pの上に位置する電子部品は第2電子部品32Nであり、第1電子部品32Pの下に位置する電子部品は第2電子部品32Nであり、第1電子部品32Pの右に位置する電子部品は第2電子部品32Nであり、第1電子部品32Pの左に位置する電子部品は第2電子部品32Nである。第2電子部品32Nの上に位置する電子部品は第1電子部品32Pであり、第2電子部品32Nの下に位置する電子部品は第1電子部品32Pであり、第2電子部品32Nの右に位置する電子部品は第1電子部品32Pであり、第2電子部品32Nの左に位置する電子部品は第1電子部品32Pである。
1つの開口31内に収容される第1電子部品32Pの数と第2電子部品32Nの数は等しい。
【0031】
1つの開口31に複数の種類の電子部品が内蔵される。電子部品の例が第1電子部品32Pと第2電子部品32Nである。また、各種の電子部品の数は複数である。隣接する電子部品間にコア基板30が存在しない。隣接する電子部品間にコア材20zが存在しない。そのため、電子部品を収容するための開口31の大きさを小さくすることができる。プリント配線板10の大きさを小さくすることができる。第1電子部品32Pの数は10以上であり、第2電子部品32Nの数は10以上である。
【0032】
例えば、第1電子部品32Pと第2電子部品32Nの形状は、立方体である。各辺の長さの例は1mmである。
【0033】
図2(B)に示されるように隣接する第1電子部品32Pと第2電子部品32Nとの間にスペースseが存在する。スペースseの幅seDは、10μm以上、50μm以下である。スペースseが存在するので、第1電子部品32Pと第2電子部品32N間の干渉を抑えることができる。
図2(B)に示されるようにコア基板30と第1電子部品32Pとの間にスペースswが存在する。コア基板30と第2電子部品32Nとの間にスペースswが存在する。スペースswの幅swDは、15μm以上、50μm以下である。スペースswが存在するので、第1電子部品32Pと第5導体層34F間の干渉を抑えることができる。第2電子部品32Nと第5導体層34F間の干渉を抑えることができる。第1電子部品32Pと第6導体層34S間の干渉を抑えることができる。第2電子部品32Nと第6導体層34S間の干渉を抑えることができる。
【0034】
第1実施形態のプリント配線板10によれば、1個の開口31に複数の電子部品(第1電子部品32P、第2電子部品32N)32が収容される。多数の電子部品がプリント配線板10に内蔵されても、プリント配線板10のサイズを小さくすることができる。プリント配線板に複数の電子部品が内蔵されても、小さくて高い冷却効果を有するプリント配線板10を提供することができる。
【0035】
スペースseとスペースswに第1樹脂絶縁層50F由来の樹脂53が充填される。このため、開口31内に形成されている樹脂53と第1樹脂絶縁層50Fは一体的に形成される。樹脂53と第1樹脂絶縁層50Fとの間に界面が形成されない。そのため、開口31内の電子部品32が熱膨張と熱収縮を繰り返しても樹脂53と第1樹脂絶縁層50Fとの間で剥離が生じない。高い信頼性を有するプリント配線板10を提供することができる。スペースseとスペースswの大きさseD、swDが適切な範囲であるので、スペースse、swに第1樹脂絶縁層50F由来の樹脂53が入り込むことができる。スペースse、swを第1樹脂絶縁層50F由来の樹脂53で充填することができる。
【0036】
第1配線58fWは異種の電子部品のみを接続している。第2配線58sWは異種の電子部品のみを接続している。同種の電子部品間の干渉を抑えることができる。例えば、個々の電子部品が最大の能力を発揮することができる。放熱の効果を高くすることができる。
【0037】
[第1実施形態の製造方法]
図3図5は第1実施形態のプリント配線板の製造方法を示す。
両面銅張り積層板20が用意される(図3(A))。両面銅張り積層板20は、第5面Fと第5面Fと反対側の第6面Sとを有するコア材20zとコア材20zの両面に積層されている銅箔22で形成されている。
【0038】
両面銅張り積層板20にスルーホール導体用の貫通孔が形成される。スルーホール導体用の貫通孔にスルーホール導体36が形成される。その後、サブトラクティブ法で、コア材20zの第5面F上に第5導体層34Fが形成される。コア材20zの第6面S上に第6導体層34Sが形成される。第5導体層34Fと第6導体層34Sはスルーホール導体36で接続される。回路基板が完成する。第5導体層34FはアライメントマークTMを有する。アライメントマークTMを基準として、回路基板の中央部に回路基板を貫通する開口31が形成される。第5面Fと第5面Fと反対側の第6面Sとを有するコア基板30が完成する(図3(B))。コア基板30は、第5導体層34Fと第6導体層34Sとスルーホール導体36と開口31を有する。コア基板30の第5面Fとコア材20zの第5面Fは同じ面であり、コア基板30の第6面Sとコア材20zの第6面Sは同じ面である。
【0039】
コア基板30の第6面S上にテープ18が貼られ、開口31が塞がれる(図3(C))。アライメントマークTMを基準として、まず、開口31から露出するテープ上に第1電子部品32Pが1個ずつ搭載される。第1電子部品32Pは第5面F側からテープ上に置かれる。この時、図2(A)に示されるように、第1電子部品32Pは、第1電子部品32Pと第2電子部品32Nを搭載するための空間SPが隣り合うように、テープ18上に搭載される(図3(D))。第1電子部品32Pは行と列に配置され、第1電子部品32Pと空間SPが交互に配置される。第1電子部品32Pの収容が完了する。1つの開口31内に収容される全ての第1電子部品32Pがテープ18上に搭載される。その後、アライメントマークTMを基準として、開口31と第1電子部品32Pから露出するテープ上に第2電子部品が1個ずつ搭載される。第2電子部品32Nは第5面F側からテープ上に置かれる。この時、図2(B)に示されるように、空間SPに第2電子部品32Nが置かれる。第1電子部品32Pと第2電子部品32Nは隣り合っている。第2電子部品32Nは行と列に配置され、第1電子部品32Pと第2電子部品32Nが交互に配置される(図4(A))。図2(C)に示されるように、第1電子部品32Pと第2電子部品32Nは行と列の交点に配置される。行の数と列の数は同じである。行の数は4以上であり、列の数は4以上である。第1実施形態のプリント配線板の製造方法では、まず、開口31内に全ての第1電子部品32Pが収容される。その後、開口31内に全ての第2電子部品32Nが収容される。このため、2種類の電子部品32P、32Nを正しい位置に収容することができる。同一のアライメントマークTMを基準として、開口31の形成と電子部品32P、32Nの搭載が行われる。このため、開口31と電子部品32P、32N間の位置精度を高くすることができる。第1電子部品32Pと第2電子部品32N間の位置精度を高くすることができる。スペースseの幅seDを所定の範囲(10μm以上、50μm以下)にすることができる。スペースswの幅swDを所定の範囲(15μm以上、50μm以下)にすることができる。
【0040】
第1電子部品32Pと第2電子部品32Nの搭載順序は自由である。
【0041】
電子部品32P、32Nがテープ18上に搭載されると、未硬化の樹脂絶縁層形成用フィルムがコア基板30の第5面F上に積層される。この時、樹脂絶縁層形成用フィルムは開口31を覆っている。その後、加熱プレスにより、樹脂絶縁層形成用フィルムが軟化する。樹脂絶縁層形成用フィルム由来の無機粒子を含む樹脂で、スペースseとスペースswが充填される(図4(B))。樹脂絶縁層形成用フィルムとスペースseを充填している樹脂とスペースswを充填している樹脂が硬化する。コア基板30と開口31上に第1樹脂絶縁層50Fが形成される。スペースseとスペースswを充填している樹脂53が形成される。第1樹脂絶縁層50Fと樹脂53は一体的に形成されている。
【0042】
第1樹脂絶縁層50Fは第5面Fと対向するボトム面BFとボトム面BFと反対側のトップ面TFを有する。
【0043】
コア基板30からテープ18が除去される。コア基板30の第6面Sと開口31上に第2樹脂絶縁層50Sが形成される(図4(C))。
【0044】
第2樹脂絶縁層50Sは第6面Sと対向するボトム面BSとボトム面BSと反対側のトップ面TSを有する。
【0045】
第1樹脂絶縁層50F上に第1導体層58Fが形成される。同時に、第1樹脂絶縁層50Fを貫通する第1ビア導体60Fが形成される。第1導体層58Fと第1ビア導体60Fはセミアディティブ法で形成される。第1樹脂絶縁層50Fを貫通する第1ビア導体用の開口が形成される。そして、その開口を充填することで、第1ビア導体60Fは形成される。第1ビア導体用の開口は、第1樹脂絶縁層50Fのトップ面TFの位置にトップ径TDFを有する。
第1導体層58Fは、1つの第1電子部品32P上に形成されている第1電極上第1導体回路58FW1と1つの第2電子部品32N上に形成されている第3電極上第1導体回路58FW3を含む。第1電極上第1導体回路58FW1と第3電極上第1導体回路58FW3は複数形成されている。1つの第1配線58fWにより、隣り合う第1電子部品32Pと第2電子部品32Nが接続される。1つの第1配線58fWにより、1つの第1電子部品32Pと1つの第2電子部品32Nが接続される。
第1ビア導体60Fは第1導体層58Fと第5導体層34Fを接続する第5導体層用第1ビア導体60F5と第1電極32P1と第1導体回路58FWとを接続する第1電極用第1ビア導体60F1と第3電極32P3と第1導体回路58FWとを接続する第3電極用第1ビア導体60F3とを有する。第5導体層用第1ビア導体60F5はトップ面TFの位置にトップ径TDFを有する。第1電極用第1ビア導体60F1はトップ面TFの位置にトップ径TDFを有する。第3電極用第1ビア導体60F3はトップ面TFの位置にトップ径TDFを有する。第5導体層用第1ビア導体60F5のトップ径TDFと第1電極用第1ビア導体60F1のトップ径TDFと第3電極用第1ビア導体60F3のトップ径TDFは略等しい。第1電極用第1ビア導体60F1と第3電極用第1ビア導体60F3は、アライメントマークTMを基準として形成されている。
1つの第1電極32P1と第1導体回路58FWは、複数の第1電極用第1ビア導体60F1で接続される。例えば、1つの第1電極32P1と第1導体回路58FWを接続する第1電極用第1ビア導体60F1の数は30以上、40以下である。
1つの第3電極32P3と第1導体回路58FWは、複数の第3電極用第1ビア導体60F3で接続される。例えば、1つの第3電極32P3と第1導体回路58FWを接続する第3電極用第1ビア導体60F3の数は30以上、40以下である。
【0046】
第2樹脂絶縁層50S上に第2導体層58Sが形成される。同時に、第2樹脂絶縁層50Sを貫通する第2ビア導体60Sが形成される。第2導体層58Sと第2ビア導体60Sはセミアディティブ法で形成される。第2樹脂絶縁層50Sを貫通する第2ビア導体用の開口が形成される。そして、その開口を充填することで、第2ビア導体60Sは形成される。第2ビア導体用の開口は、第2樹脂絶縁層50Sのトップ面TSの位置にトップ径TDSを有する。
第2導体層58Sは、1つの第1電子部品32P上に形成されている第2電極上第2導体回路58SW2と1つの第2電子部品32N上に形成されている第4電極上第2導体回路58SW4を含む。第2電極上第2導体回路58SW2と第4電極上第2導体回路58SW4は複数形成されている。1つの第2配線58sWにより、隣り合う第1電子部品32Pと第2電子部品32Nが接続される。1つの第2配線58sWにより、1つの第1電子部品32Pと1つの第2電子部品32Nが接続される。
第2ビア導体60Sは第2導体層58Sと第6導体層34Sを接続する第6導体層用第2ビア導体60S6と第2電極32P2と第2導体回路58SWとを接続する第2電極用第2ビア導体60S2と第4電極32P4と第2導体回路58SWとを接続する第4電極用第2ビア導体60S4とを有する。第6導体層用第2ビア導体60S6はトップ面TSの位置にトップ径TDSを有する。第2電極用第2ビア導体60S2はトップ面TSの位置にトップ径TDSを有する。第4電極用第2ビア導体60S4はトップ面TSの位置にトップ径TDSを有する。第6導体層用第2ビア導体60S6のトップ径TDSと第2電極用第2ビア導体60S2のトップ径TDSと第4電極用第2ビア導体60S4のトップ径TDSは略等しい。
1つの第2電極32P2と第2導体回路58SWは、複数の第2電極用第2ビア導体60S2で接続される。例えば、1つの第2電極32P2と第2導体回路58SWを接続する第2電極用第2ビア導体60S2の数は30以上、40以下である。
1つの第4電極32P4と第2導体回路58SWは、複数の第4電極用第2ビア導体60S4で接続される。例えば、1つの第4電極32P4と第2導体回路58SWを接続する第4電極用第2ビア導体60S4の数は30以上、40以下である(図5(A))。
【0047】
第1導体層58Fと第1樹脂絶縁層50F上に第3樹脂絶縁層150Fが形成される。セミアディティブ法で第3樹脂絶縁層150F上に第3導体層158Fが形成される。同時に、第3樹脂絶縁層150Fを貫通し、第1導体層58Fと第3導体層158Fを接続する第3ビア導体160Fが形成される(図5(B))。例えば、第3導体層158Fと第1導体回路58FWを接続する第3ビア導体160Fは存在しない。
【0048】
第2導体層58Sと第2樹脂絶縁層50S上に第4樹脂絶縁層150Sが形成される。セミアディティブ法で第4樹脂絶縁層150S上に第4導体層158Sが形成される。同時に、第4樹脂絶縁層150Sを貫通し、第2導体層58Sと第4導体層158Sを接続する第4ビア導体160Sが形成される(図5(B))。例えば、第4導体層158Sと第2導体回路58SWを接続する第4ビア導体160Sは存在しない。
【0049】
第3導体層158Fと第3樹脂絶縁層150F上に第1開口71Fを有する第1ソルダーレジスト層70Fが形成される。第4導体層158Sと第4樹脂絶縁層150S上に第2開口71Sを有する第2ソルダーレジスト層70Sが形成される。プリント配線板10が完成する(図1(A))。第1開口71Fから露出する第3導体層158Fは電子部品を搭載するためのパッドとして機能する。第2開口71Sから露出する第4導体層158Sはマザーボードと接続するためのパッドとして機能する。
【0050】
[第2実施形態]
図6(A)は第2実施形態のプリント配線板110の断面図である。プリント配線板110は、コア基板30の開口31内に、3種類の電子部品33を収容している。1つの開口31内に収容されている電子部品33の例は、コンデンサ33Cとインダクタ33Lと抵抗33Rである。
【0051】
[第2実施形態の製造方法]
図7は第2実施形態のプリント配線板110の製造方法の一部を示す。図7は、開口31を塞いでいるテープ18上に電子部品33を搭載する方法を示している。
第1実施形態と同様に、アライメントマークTMを基準として、まず、開口31内にコンデンサ33C等の第1電子部品が1個ずつテープ18上に搭載される。コンデンサ33C等の第1電子部品の収容が完了する。図7(A)に示されるように全てのコンデンサ33C等の第1電子部品が開口31から露出するテープ18上に搭載される。その後、アライメントマークTMを基準として、インダクタ33L等の第2電子部品が1個ずつテープ18上に搭載される。インダクタ33L等の第2電子部品の収容が完了する。全てのインダクタ33L等の第2電子部品が開口31から露出するテープ18上に搭載される。最後に、アライメントマークTMを基準として、抵抗33R等の第3電子部品が1個ずつテープ18上に搭載される。抵抗33R等の第3電子部品の収容が完了する。全ての抵抗33R等の第3電子部品が開口31から露出するテープ18上に収容される。3種類の電子部品33が行と列の交点に配列される。
第1実施形態のコア基板30の形成方法と第2実施形態のコア基板30の形成方法は同様である。第1実施形態の第1ビルドアップ層55Fの形成方法と第2実施形態の第1ビルドアップ層55Fの形成方法は同様である。第1実施形態の第2ビルドアップ層55Sの形成方法と第2実施形態の第2ビルドアップ層55Sの形成方法は同様である。第1実施形態の第1ソルダーレジスト層70Fの形成方法と第2実施形態の第1ソルダーレジスト層70Fの形成方法は同様である。第1実施形態の第2ソルダーレジスト層70Sの形成方法と第2実施形態の第2ソルダーレジスト層70Sの形成方法は同様である。
【0052】
行は電子部品32を内蔵するための開口31から露出するコア基板の側壁と略平行である。列は電子部品32を内蔵するための開口31から露出するコア基板の側壁と略平行である。
【0053】
第1導体回路58FWは、第1電子部品32Pと図1(A)中のスルーホール導体36S(内蔵部品用配線中のスルーホール導体)とを繋ぐ第1導体回路58FWF1と第2電子部品32Nと図1(A)中のスルーホール導体36S(内蔵部品用配線中のスルーホール導体)を繋ぐ第1導体回路58FWF2を含むことができる。
【0054】
第2導体回路58SWは、第1電子部品32Pと内蔵部品用配線中のスルーホール導体とを繋ぐ第2導体回路と第2電子部品32Nと内蔵部品用配線中のスルーホール導体36Sを繋ぐ第2導体回路を含むことができる。
【0055】
図6(C)は1つの行に配置されている2つの第1電子部品32P(32PI、32PII)と2つの第2電子部品32N(32NI、32NII)を示している。図6(C)に示されるように、電子部品は、第1電子部品32PI、第2電子部品32NI、第1電子部品32PII、第2電子部品32NIIの順で並んでいる。第1電子部品32PIの第1面F1の重心と第1電子部品32PIIの第1面F1の重心とを結ぶ直線L2が図6(C)に示されている。第2電子部品32NIの第3面F2の重心と第2電子部品32NIIの第3面F2の重心とを結ぶ直線L1が図6(C)に示されている。直線L1と直線L2は重ならない。直線L1と直線L2との間にギャップが存在する。熱伝導を高くすることができる。
特定の行上に配置されている1つの第1電子部品の第1面の重心と別の第1電子部品の第1面の重心とを結ぶ直線と特定の行上に配置されている1つの第2電子部品の第3面の重心と別の第2電子部品の第3面の重心とを結ぶ直線は重ならない。
【0056】
図6(D)は1つの列に配置されている2つの第1電子部品32P(32PI、32PII)と2つの第2電子部品32N(32NI、32NII)を示している。図6(D)に示されるように、電子部品は、第1電子部品32PI、第2電子部品32NI、第1電子部品32PII、第2電子部品32NIIの順で並んでいる。第1電子部品32PIの第1面F1の重心と第1電子部品32PIIの第1面F1の重心とを結ぶ直線L4が図6(D)に示されている。第2電子部品32NIの第3面F2の重心と第2電子部品32NIIの第3面F2の重心とを結ぶ直線L3が図6(D)に示されている。直線L3と直線L4は重ならない。直線L3と直線L4との間にギャップが存在する。熱伝導を高くすることができる。
特定の列上に配置されている1つの第1電子部品の第1面の重心と別の第1電子部品の第1面の重心とを結ぶ直線と特定の列上に配置されている1つの第2電子部品の第3面の重心と別の第2電子部品の第3面の重心とを結ぶ直線は重ならない。
【0057】
実施形態によれば、プリント配線板上に搭載される電子部品の温度を所定範囲内に制御することができる。
【符号の説明】
【0058】
30 コア基板
31 開口
32P 第1電子部品
32N 第2電子部品
50F 第1樹脂絶縁層
60F 第1ビア導体
60S 第2ビア導体
60F5 第5導体層用第1ビア導体
60F1 第1電極用第1ビア導体
60F3 第3電極用第1ビア導体
60S6 第6導体層用第2ビア導体
60S2 第2電極用第2ビア導体
60S4 第4電極用第2ビア導体
se、sw スペース
図1
図2
図3
図4
図5
図6
図7
図8