特開2019-208074IP Force 特許公報全文掲載

技術分野

この発明は、半導体装置

要約特許出願時に添付された[要約書]

【課題】簡易に形成することができ、トレンチ底部のゲート絶縁膜の電界強度を緩和させ、活性部の耐電圧を抑えることにより耐圧構造部の耐電圧設計を容易にする。
【解決手段】炭化珪素半導体基体の第1主面側には、トレンチ16が形成され、第2導電型の第2ベース領域4は、トレンチ16と深さ方向に対向する位置に配置され、第2導電型の第2ベース領域4のドレイン電極13側端部、および、第2導電型の第1ベース領域3のドレイン電極13側端部は、第1導電型の領域5のドレイン電極13側端部のよりも深い位置に達する。
【選択図】図1A

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、特許文献1の技術を用いてpn接合を形成した場合、pn接合をトレンチ底部より深い位置、もしくは、トレンチに近い位置に形成しなければ耐電圧が確保できないため、製造が非常に困難である。また、特許文献2の技術を用いてp型領域を形成した場合、トレンチ側壁のゲート絶縁膜に高電界が印加されやすくなり、オン状態では電流経路が狭くなるため、オン抵抗が高くなる。また、特許文献3の技術を用いてトレンチから離れた位置に深いp構造とトレンチ底部のp型領域の両方を形成した場合、オン抵抗を下げるためにトレンチ下部のp領域の幅をトレンチ幅より狭くしているため、トレンチ底部のコーナー部へ高電界が緩和されない。さらに、特許文献3では、pn接合がトレンチ直下(ドレイン側)の領域に広く形成されるため、活性部の耐電圧がワイドバンドギャップ半導体の性能限界近くまで上がる。これにより、活性部の耐電圧が耐圧構造部の耐電圧以上になりやすく素子の耐量を低下させる虞がある。 この発明は、上述した従来技術による問題点を解消するため、簡易に形成することができ、トレンチ底部のゲート絶縁膜の電界強度を緩和させ、活性部の耐電圧を抑えることにより耐圧構造部の耐電圧設計を容易にする半導体装置を提供することを目的とする。

課題を解決するための手段[発明の詳細な説明]から抜粋

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。シリコンよりもバンドギャップが広い半導体からなる第1導電型のワイドバンドギャップ半導体基板を備える。前記ワイドバンドギャップ半導体基板のおもて面に、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第1導電型ワイドバンドギャップ半導体層が形成さ・・・ 続きを知財ポータルサイト IP Force にログインして見る
【発明の効果】
本発明にかかる半導体装置によれば、簡易に形成することができ、トレンチ底部のゲート絶縁膜の電界強度を緩和させ、活性部の耐電圧を抑えることにより耐圧構造部の耐電圧設計を容易にすることができるという効果を奏する。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1A】実施の形態1にかかる炭化珪素半導体装置の構成を示す断面図である。

【図1B】図2の切断線B−B’における断面構造である。

【図2】実施の形態1にかかる炭化珪素半導体装置の平面レイアウトの一例を示す平面図である。

【図3】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その1)。

【図4】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その2)。

【図5】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その3)。

【図6】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その4)。

【図7】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その5)。

【図8】実施の形態1にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である(その6)。

【図9】実施の形態1にかかる炭化珪素半導体装置の実施例においてトレンチと第2p+型ベース領域との横方向位置にズレが生じた状態の一例を示す断面図である。

【図10】実施の形態1にかかる炭化珪素半導体装置の実施例のゲート絶縁膜最大電界強度特性を示す特性図である。

【図11】実施の形態1にかかる炭化珪素半導体装置の実施例のオン抵抗特性を示す特性図である。

【図12】実施の形態2にかかる炭化珪素半導体装置の構成を示す断面図である。

【図13】実施の形態2にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。

【図14】実施の形態2にかかる炭化珪素半導体装置の実施例と比較例におけるアバランシェ降伏時の電流分布図である。

選択図 図1A出願人が指定した本件の代表的な図

1 n+型炭化珪素基板   2 n型炭化珪素エピタキシャル層   2a 第1n型炭化珪素エピタキシャル層   2b 第2n型炭化珪素エピタキシャル層   3 第1p+型ベース領域   3a 第1p型領域   3b 第2p型領域   3c 第3p型領域   4 第2p+型ベース領域   5 n型高濃度領域   5a 第1n型領域   5b 第2n型領域   6 p型ベース層   7 n+ソース領域   8 p++コンタクト領域   9 ゲート絶縁膜   10 ゲート電極   11 層間絶縁膜   12 ソース電極   13 ドレイン電極   14 ソース電極パッド   15 ドレイン電極パッド   16 トレンチ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります