特開2019-215726(P2019-215726A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社ジャパンディスプレイの特許一覧
<>
  • 特開2019215726-表示装置及び駆動方法 図000003
  • 特開2019215726-表示装置及び駆動方法 図000004
  • 特開2019215726-表示装置及び駆動方法 図000005
  • 特開2019215726-表示装置及び駆動方法 図000006
  • 特開2019215726-表示装置及び駆動方法 図000007
  • 特開2019215726-表示装置及び駆動方法 図000008
  • 特開2019215726-表示装置及び駆動方法 図000009
  • 特開2019215726-表示装置及び駆動方法 図000010
  • 特開2019215726-表示装置及び駆動方法 図000011
  • 特開2019215726-表示装置及び駆動方法 図000012
  • 特開2019215726-表示装置及び駆動方法 図000013
  • 特開2019215726-表示装置及び駆動方法 図000014
  • 特開2019215726-表示装置及び駆動方法 図000015
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2019-215726(P2019-215726A)
(43)【公開日】2019年12月19日
(54)【発明の名称】表示装置及び駆動方法
(51)【国際特許分類】
   G06F 3/041 20060101AFI20191122BHJP
   G09G 3/36 20060101ALI20191122BHJP
   G09G 3/20 20060101ALI20191122BHJP
【FI】
   G06F3/041 512
   G06F3/041 410
   G06F3/041 470
   G06F3/041 430
   G09G3/36
   G09G3/20 622D
   G09G3/20 691D
   G09G3/20 622G
【審査請求】未請求
【請求項の数】8
【出願形態】OL
【全頁数】22
(21)【出願番号】特願2018-112786(P2018-112786)
(22)【出願日】2018年6月13日
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】特許業務法人スズエ国際特許事務所
(72)【発明者】
【氏名】工藤 道太
(72)【発明者】
【氏名】寺西 康幸
【テーマコード(参考)】
5C006
5C080
【Fターム(参考)】
5C006AC25
5C006AF42
5C006AF71
5C006BB16
5C006BC03
5C006EC05
5C006FA31
5C080AA10
5C080BB05
5C080DD09
5C080FF11
5C080FF12
5C080GG01
5C080JJ04
5C080JJ06
(57)【要約】      (修正有)
【課題】寄生容量の影響を受けにくいタッチ検出機能を備える表示装置及び駆動方法を提供する。
【解決手段】駆動回路GD、SLDは、表示駆動期間、一定の第1電圧を複数の駆動電極Tx1〜Tx4とシールド電極SLEに供給し、ミューチュアルモードのタッチ駆動期間、駆動パルスを複数の駆動電極に順次供給し、一定の第2電圧をシールド電極に供給し、セルフモードのタッチ駆動期間、駆動パルスを複数の駆動電極に同時に供給し、駆動パルスと同じ波形のパルス電圧を前記シールド電極に供給する。
【選択図】図10
【特許請求の範囲】
【請求項1】
第1基板と、前記第1基板に対向して配置される第2基板とを具備し、表示領域と非表示領域を含む表示装置であって、
前記第1基板の前記表示領域に形成された複数の画素電極と複数の駆動電極と、
前記第1基板の前記非表示領域に形成された駆動回路及び検出回路と、
前記検出回路に接続されたリード線と、
前記第2基板の前記表示領域に形成された複数の検出電極と、
前記第2基板の前記非表示領域に形成された貫通孔と、
前記貫通孔に設けられ、前記リード線の他端と前記非表示領域まで延出された前記検出電極とを接続する導電性の接続部材と、
前記第1基板の前記リード線を覆うシールド電極と、を具備し、
前記駆動回路は、
表示駆動期間、一定の第1電圧を前記複数の駆動電極と前記シールド電極に供給し、
ミューチュアルモードのタッチ駆動期間、駆動パルスを前記複数の駆動電極に順次供給し、一定の第2電圧を前記シールド電極に供給し、
セルフモードのタッチ駆動期間、前記駆動パルスを前記複数の駆動電極に同時に供給し、前記駆動パルスと同じ波形のパルス電圧を前記シールド電極に供給する表示装置。
【請求項2】
前記複数の画素電極は第1方向と第2方向に沿って二次元的に配列され、
前記複数の駆動電極は前記第1方向に沿って一次元的に配列され、
前記複数の検出電極は前記第2方向に沿って一次元的に配列され、
前記第2方向の前記第1基板のサイズは前記第2方向の前記第2基板のサイズより大きく、
前記第2基板で覆われていない前記第1基板の領域に前記検出回路と前記駆動回路が形成され、
前記第1基板はフレキシブル配線を介して制御モジュールに接続される請求項1記載の表示装置。
【請求項3】
前記複数の画素電極の中の前記第1方向に沿って配列される複数行の画素電極は複数のゲート線にそれぞれ接続され、
前記駆動回路は、
表示期間、前記画素電極をオンするための信号を前記複数のゲート線に順次供給し、
タッチ検出期間、前記画素電極をオフするための信号を前記複数のゲート線の全てに供給する請求項2記載の表示装置。
【請求項4】
前記リード線は、前記第2方向に沿う第1部分と、前記前記接続部材に接続され、前記第1方向に沿う第2部分とを含み、
前記検出回路から一番遠い前記検出電極に接続される前記リード線の前記第2部分の幅は一番広く、
前記検出回路から一番近い前記検出電極に接続される前記リード線の前記第2部分の幅は一番狭い請求項2記載の表示装置。
【請求項5】
第1基板と、前記第1基板と対向して配置される第2基板とを具備し、表示領域と非表示領域を含み、
前記第1基板の前記表示領域に形成された複数の画素電極と複数の駆動電極と、
前記第1基板の非表示領域に形成された駆動回路及び検出回路と、
前記検出回路に接続されたリード線と、
前記第2基板の前記表示領域に形成された複数の検出電極と、
前記第2基板の前記非表示領域に形成された貫通孔と、
前記貫通孔に設けられ、前記リード線の他端と前記非表示領域まで延出された前記検出電極とを接続する導電性の接続部材と、
前記第1基板の前記リード線を覆うシールド電極と、を具備した表示装置の駆動方法であって、
前記駆動回路により、表示駆動期間、一定の第1電圧を前記複数の駆動電極と前記シールド電極に供給し、ミューチュアルモードのタッチ駆動期間、駆動パルスを前記複数の駆動電極に順次供給し、一定の第2電圧を前記シールド電極に供給し、セルフモードのタッチ駆動期間、前記駆動パルスを前記複数の駆動電極に同時に供給し、前記駆動パルスと同じ波形のパルス電圧を前記シールド電極に供給する駆動方法。
【請求項6】
前記複数の画素電極は第1方向と第2方向に沿って二次元的に配列され、
前記複数の駆動電極は前記第1方向に沿って一次元的に配列され、
前記複数の検出電極は前記第2方向に沿って一次元的に配列され、
前記第2方向の前記第1基板のサイズは前記第2方向の前記第2基板のサイズより大きく、
前記第2基板で覆われていない前記第1基板の領域に前記検出回路と前記駆動回路が形成され、
前記第1基板はフレキシブル配線を介して制御モジュールに接続される請求項5記載の駆動方法。
【請求項7】
前記複数の画素電極の中の前記第1方向に沿って配列される複数行の画素電極は複数のゲート線にそれぞれ接続され、
前記駆動回路により、表示期間、前記画素電極をオンするための信号を前記複数のゲート線に順次供給し、タッチ検出期間、前記画素電極をオフするための信号を前記複数のゲート線の全てに供給する請求項6記載の駆動方法。
【請求項8】
前記リード線は、前記第2方向に沿う第1部分と、前記前記接続部材に接続され、前記第1方向に沿う第2部分とを含み、
前記検出回路から一番遠い前記検出電極に接続される前記リード線の前記第2部分の幅は一番広く、
前記検出回路から一番近い前記検出電極に接続される前記リード線の前記第2部分の幅は一番狭い請求項6記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態はタッチ検出機能を備える表示装置及び駆動方法に関する。
【背景技術】
【0002】
近年、スマートフォンやタブレット型のパーソナルコンピュータ等の携帯可能な電子機器の表示装置は、人間の指やタッチペン等の導電体の接触あるいは近接(以下、接触あるいは近接をタッチと総称される)を検知する、いわゆるタッチセンサを備えるものがある。このような電子機器は、例えば多数のアイコンを含むメニュー画像を画面に表示し、いずれのアイコンがタッチされたことを検出すると、電子機器に対する操作を受け付ける。従って、ユーザは、キーボード、マウスあるいはキーパッドのような入力装置を用いることなく電子機器を操作することが可能である。
【0003】
タッチ検出の方式としては、光学式、抵抗式、静電容量式などがあるが、比較的単純な構造を有し、消費電力が少ない静電容量式が多く用いられている。静電容量式のタッチセンサは、導電体の存在により電極の静電容量が変化することを利用してタッチ位置を検出する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2017-201449号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
このようなタッチセンサを含むタッチパネルは表示装置の画面上に外付けもできるが、近年は、表示装置に組み込まれることが多い。タッチパネルが組み込まれた表示装置では、薄型化が進むと、タッチセンサの電極と表示装置の表示駆動のための種々の配線とが近接あるいは配線同士が近接し、これらの間に寄生容量が生じる。静電容量式のタッチセンサでは、寄生容量が生じると、駆動信号の波形が劣化し、駆動信号の伝搬に遅延が生じ、タッチ検出の精度が低下する、あるいは検出時間が長くなる。このように、静電容量式のタッチセンサは、寄生容量の影響を受け易いという課題がある。
【0006】
本発明の目的は、寄生容量の影響を受けにくいタッチ検出機能を備える表示装置及び駆動方法を提供することである。
【課題を解決するための手段】
【0007】
実施形態による表示装置は、第1基板と、前記第1基板の上に配置される第2基板とを具備し、表示領域と非表示領域を含む。前記表示装置は、前記第1基板の前記表示領域に形成された複数の画素電極と複数の駆動電極と、前記第1基板の前記非表示領域に形成された駆動回路及び検出回路と、前記検出回路に接続されたリード線と、前記第2基板の前記表示領域に形成された複数の検出電極と、前記第2基板の前記非表示領域に形成された貫通孔と、前記貫通孔に設けられ、前記リード線の他端と前記非表示領域まで延出された前記検出電極とを接続する導電性の接続部材と、前記第1基板の前記リード線を覆うシールド電極と、を具備する。前記駆動回路は、表示駆動期間、一定の第1電圧を前記複数の駆動電極と前記シールド電極に供給し、ミューチュアルモードのタッチ駆動期間、駆動パルスを前記複数の駆動電極に順次供給し、一定の第2電圧を前記シールド電極に供給し、セルフモードのタッチ駆動期間、前記駆動パルスを前記複数の駆動電極に同時に供給し、前記駆動パルスと同じ波形のパルス電圧を前記シールド電極に供給する。
【図面の簡単な説明】
【0008】
図1】実施形態に係る液晶表示装置の構造の一例を示す斜視図である。
図2】液晶表示装置の基本的な構成の一例を示す回路図である。
図3】画素PXの構成の一例を示す回路図である。
図4】表示領域の構造の一例を示す断面図である。
図5】センサSEの構成の一例を示す平面図である。
図6】センサSEの一部を拡大して示す平面図である。
図7】センサSEの一部を含む表示パネルPNLの構造の一例を示す断面図である。
図8】相互容量方式のタッチ検出の原理を説明する図である。
図9】自己容量方式のタッチ検出の原理を説明する図である。
図10】シールド電極の駆動の一例を説明する図である。
図11】シールド電極の駆動の一例を説明するタイミングチャートである。
図12】シールド電極の駆動の比較例を説明する図である。
図13】シールド電極の駆動の他の例を説明する図である。
【発明を実施するための形態】
【0009】
以下、実施の形態について図面を参照して説明する。なお、開示はあくまで一例にすぎず、以下の実施形態に記載した内容により発明が限定されるものではない。当業者が容易に想到し得る変形は、当然に開示の範囲に含まれる。説明をより明確にするため、図面において、各部分のサイズ、形状等を実際の実施態様に対して変更して模式的に表す場合もある。複数の図面において、対応する要素には同じ参照数字を付して、詳細な説明を省略する場合もある。
【0010】
[第1実施形態]
実施形態に係る表示装置は、例えば、スマートフォン、携帯電話、タブレット型パーソナルコンピュータ、ノートブック型パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。表示装置の種類としては、液晶表示装置、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、MEMS(Micro Electro Mechanical Systems)を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置があるが、一例として、液晶表示装置を説明する。しかし、本発明は有機EL表示装置、プラズマディスプレイ表示装置等にも適用可能である。
【0011】
[全体構成]
図1は、本実施形態に係る液晶表示装置の一例の構成を示す斜視図である。液晶表示装置DSPは、アクティブマトリクス型の液晶を含む表示パネルPNL、表示パネルPNLを駆動する駆動ICチップIC1、静電容量式のセンサSE、センサSEを駆動する駆動ICチップIC2、表示パネルPNLを照明するバックライトユニットBL、液晶表示装置DSP全体を制御する制御モジュールCM及びフレキシブル配線基板FPC1、FPC2等を備える。表示パネルPNLは、ガラスや樹脂等の透明な平板状の第1基板SUB1と、第1基板SUB1に対向配置されたガラスや樹脂等の透明な平板状の第2基板SUB2と、第1基板SUB1と第2基板SUB2との間に保持された液晶層(後述する液晶層LC)を備える。
【0012】
第1基板SUB1の2つの面のうち第2基板SUB2と対向する面ではない面(裏面と称されることもある)側にはバックライトユニットBLが設けられる。第1基板SUB1の裏面側は表示パネル28の背面側と称されることもある。バックライトユニットBLの光源としては、発光ダイオード(LED)、冷陰極管(CCFL)等を利用できる。バックライトユニットBLとしては、第1基板SUB1の裏面側に配置される導光板とその側面側に配置されるLED又は冷陰極管を用いた照明装置が使用可能であるし、第1基板SUB1の裏面側に発光素子を平面的に配列した点状光源を用いた照明装置も使用可能である。バックライトに限らず、表示パネルPNLの表示面側に配置されるフロントライトも使用可能である。表示装置が反射型の表示装置である場合、又は表示パネルPNLが有機ELを用いる場合、照明装置を備えない構成でもよい。
【0013】
図1の例では、表示パネルPNLは、バックライトユニットBLからの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型の表示パネルである。しかし、表示パネルPNLは、第2基板SUB2側から入射した外光や補助光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型の表示パネルでもよい。さらに、表示パネルPNLは、透過表示機能及び反射表示機能を備えた半透過型の表示パネルでもよい。
【0014】
後述するが、第1基板SUB1には画素PX(図2図3に示す)が第1方向Xおよび第2方向Yに2次元アレイ状(マトリクス状と称されることもある)に配置されるので、第1基板SUB1は画素基板又はアレイ基板と称されることもある。第2基板SUB2は対向基板と称されることもある。表示パネルPNLは第2基板SUB2側から観察される。このため、第2基板SUB2は上側基板、第1基板SUB1は下側基板と称されることもある。表示パネルPNL(第1基板SUB1又は第2基板SUB2)において、画素PXが2次元アレイ状に配置される領域はアクティブエリア又は表示領域DAと称され、表示領域DA以外の領域は非表示領域NDAと称される。
【0015】
表示パネルPNLは矩形の平板形状であり、短辺が沿う方向を第1方向X、長辺が沿う方向を第2方向Yとする。第1基板SUB1と第2基板SUB2は短辺のサイズは略同じであるが、長辺のサイズは異なる。第1基板SUB1の長辺は第2基板SUB2の長辺より長い。第1基板SUB1の一方の短辺と第2基板SUB1の一方の短辺の位置が揃っている。そのため、第1基板SUB1の他方の短辺は第2基板SUB2の他方の短辺より外側に位置する。
【0016】
センサSEは、複数の検出電極Rxを備える。複数の検出電極Rxは、例えば表示パネルPNLの表示面、つまり第2基板SUB2の外面に設けられる。ここでは、検出電極Rxは、概略的に示される。図示した例では、検出電極Rxは概ね第1方向Xに沿う細長い形状であり、複数の検出電極Rxが第2方向Yに並んでいる。なお、検出電極Rxは第2方向Yに沿う細長い形状であり、複数の検出電極Rxが第1方向Xに並んでいてもよい。ここでは、第1方向X及び第2方向Yは、互いに直交するが、第1方向X及び第2方向Yは、90°以外の角度で交差していてもよい。第3方向Zは、第1方向X及び第2方向Yのそれぞれと互いに直交する。
【0017】
第2方向Yにおいて第2基板SUB2より突出する第1基板SUB1の部分には、表示パネルPNLを駆動する駆動ICチップIC1とセンサSEを駆動する駆動ICチップIC2が搭載される。駆動ICチップIC1は、表示IC又は表示コントローラICと称されることもある。駆動ICチップIC2は、タッチ検出IC又はタッチコントローラICと称されることもある。フレキシブル配線基板FPC1は、第1基板SUB1と制御モジュールCMとを接続する。フレキシブル配線基板FPC2は、バックライトユニットBLと制御モジュールCMとを接続する。図1の例では、駆動ICチップIC1、IC2は第1基板SUB1上に搭載されるが、フレキシブル配線基板FPC1上に搭載されてもよいし、制御モジュールCMに含まれてもよい。
【0018】
駆動ICチップIC1及び駆動ICチップIC2は互いに接続される。駆動ICチップIC1及び駆動ICチップIC2のいずれか一方の駆動ICチップがセンサSEの駆動時期を示すタイミング信号(例えば、垂直同期信号TSVD、水平同期信号TSHD)を生成し、このタイミング信号を他方の駆動ICチップに与えることができる。垂直同期信号TSVDはフレームの開始を表す同期信号である。水平同期信号TSHDはフレーム中の1ライン毎の動作に対応する同期信号である。駆動ICチップIC1及び駆動ICチップIC2のいずれか一方の駆動ICチップが後述する共通電極CEの駆動時期を示すタイミング信号を生成し、このタイミング信号を他方の駆動ICチップに与えることができる。又は、制御モジュールCMが上記タイミング信号を駆動ICチップIC1及びIC2に与えてもよい。上記タイミング信号により、駆動ICチップIC1の駆動と、駆動ICチップIC2の駆動との同期化を図ることができる。また、駆動ICチップIC2は水平同期信号TSHDに同期して、タッチ検出のためのサンプリングタイミングに同期した駆動同期信号EXVCOMを駆動ICチップIC1へ出力する。駆動ICチップIC1は、駆動同期信号EXVCOMをレベルシフト及びインピーダンス変換した駆動パルスTSVCOMを生成する。駆動パルスTSVCOMは、後述する駆動電極Txに供給される。図示していないが、液晶表示装置DSPは2次電池と電源回路等を備える。
【0019】
図2は、図1に示した液晶表示装置DSPの基本的な構成の一例を示す回路図である。液晶表示装置DSPは、表示パネルPNLに加えて、表示領域DAの外側の非表示領域NDAにおいて、ソース線駆動回路SD、ゲート線駆動回路GD、共通電極駆動回路CDなどを備える。ソース線駆動回路SD及び共通電極駆動回路CDの少なくとも一部は、駆動ICチップIC1に内蔵されてもよい。非表示領域NDAは表示領域DAを囲む額縁状の形状を有するので、非表示領域NDAは額縁領域と称されることもある。
【0020】
表示パネルPNLは、第1基板SUB1の表示領域DAにおいて、複数の画素PXを備える。複数の画素PXは、第1方向X及び第2方向Yにマトリクス状にmxn個配列される。m及びnは自然数である。第1方向Xに並んだ複数の画素PXは画素行を構成し、第2方向Yに並んだ複数の画素PXは画素列を構成する。表示パネルPNLは、第1基板SUB1の表示領域DAにおいて、n本のゲート線G1〜Gn(Gと総称される)、m本のソース線(信号線と称されることもある)S1〜Sm(Sと総称される)、共通電極CEなどを備える。
【0021】
ゲート線Gは、第1方向Xに沿って延び、両端が表示領域DAの外側に引き出される。ゲート線Gの一端はゲート線駆動回路GDに接続される。図2の例では、1つのゲート線駆動回路GDがゲート線Gの一端に接続されるが、2つのゲート線駆動回路GDがゲート線Gの両端にそれぞれ接続されてもよい。ゲート線Gは、第2方向Yに間隔を置いて配列される。ソース線Sは、第2方向Yに沿って延び、両端が表示領域DAの外側に引き出される。ソース線の一端はソース線駆動回路SDに接続される。ソース線Sは、第1方向Xに間隔を置いて配列され、ゲート線Gと交差する。なお、ゲート線G及びソース線Sは、必ずしも直線的に延びていなくても良く、それらの一部が屈曲していてもよい。共通電極CEは、共通電極駆動回路CDに接続される。1つの共通電極CEが複数の画素PXに対して設けられる。共通電極CEの詳細については後述する。
【0022】
共通電極CEは、タッチ検出のための電極として用いられるとともに、表示のため液晶を駆動する駆動電極としても用いられる。このため、1フレーム期間に複数の表示期間が設定され、表示期間と次の表示期間の間にタッチ検出期間(非表示期間とも称する)が設定され、表示動作とタッチ検出動作とが時分割的に行われる。表示期間に、表示用の一定の直流電圧である駆動信号が全ての共通電極CEに供給され、制御モジュールCMから1又は複数行の画像信号が画素PXに書込まれ、画像信号に応じた画像が表示される。タッチ検出期間に、駆動信号が共通電極CEに順次供給される。
【0023】
[回路構成]
図3は、図2に示した画素PXの等価回路の一例を示す。画素PXは、スイッチング素子PSW、画素電極PE、共通電極CE及び液晶層LC等を備える。スイッチング素子PSWは、例えば薄膜トランジスタによって構成される。スイッチング素子PSWのゲートはゲート線Gに、スイッチング素子PSWのソースはソース線Sに電気的に接続される。スイッチング素子PSWは、トップゲート型あるいはボトムゲート型のいずれであってもよい。スイッチング素子PSWの半導体層は、例えば、ポリシリコンによって形成されてもよいし、アモルファスシリコンや酸化物半導体などによって形成されてもよい。画素電極PEは、スイッチング素子PSWのドレインに電気的に接続される。画素電極PEは、共通電極CEと対向する。共通電極CEと画素電極PEとの間に液晶層LCが形成される。保持容量CSは、例えば、共通電極CEと画素電極PEとの間に形成される。
【0024】
図4は、表示領域DAの構造の一例を示す断面図である。図4は、図1又は図2の第1方向Xに沿った断面図である。表示パネルPNLは、基板主面の法線に沿った縦電界を利用する表示モード、あるいは、基板主面の法線に対して斜め方向に傾斜した傾斜電界を利用する表示モード、あるいは、基板主面に沿った横電界を利用する表示モードのいずれに対応した構成を有していてもよい。表示パネルPNLは、上記の縦電界、横電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応した構成を有していてもよい。基板主面とは、互いに直交する第1方向X及び第2方向Yで規定されるX−Y平面と平行な面である。縦電界あるいは傾斜電界を利用する表示モードでは、例えば、画素電極PEが第1基板SUB1に設けられ、共通電極CEが第2基板SUB2に設けられる。横電界を利用する表示モードでは、画素電極PE及び共通電極CEの双方が第1基板SUB1に備えられる。図4に示した例では、表示パネルPNLは、横電界を利用する表示モードに対応した構成を有する。表示パネルPNLにおいて、第2基板SUB2は、第1基板SUB1に所定の隙間を置いて対向配置される。液晶層LCは、第1基板SUB1と第2基板SUB2との隙間に位置する。
【0025】
第1基板SUB1は、ガラス基板や樹脂基板などの光透過性を有する第1絶縁基板10を備える。第1基板SUB1は、第1絶縁基板10の上方、つまり第2基板SUB2と対向する側に、ソース線S、共通電極CE、画素電極PE、第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、第1配向膜AL1(積層の順番は記載の順番ではない)などを備える。なお、ゲート線Gとスイッチング素子PSWは画素電極PEが形成される層に近い層に形成されるが、図4では図示しない。
【0026】
各画素電極PEは、隣り合うソース線Sの間にそれぞれ位置し、第3絶縁膜13を介して共通電極CEと対向する。各画素電極PEは、共通電極CEと対向する位置にスリットSLを有する。このような共通電極CE及び画素電極PEは、例えば、ITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)などの透明な導電材料によって形成される。第1配向膜AL1は、画素電極PE及び第3絶縁膜13の上に形成され、画素電極PE及び第3絶縁膜13を覆う。
【0027】
このように、共通電極CEは、ゲート線やソース線S、或いは画素電極PEとは異なる層に位置する。このため、共通電極CEは、X−Y平面において、ゲート線やソース線S、或いは画素電極PEと平面視で交差する位置関係で配置することが可能である。すなわち、共通電極CEは、隣り合う画素PXにわたって配置可能である。本実施形態では、共通電極CEは、帯状に形成され、第2方向Yに沿って延在し、複数列の画素列と対向可能な幅を有する。
【0028】
第2基板SUB2は、ガラス基板や樹脂基板などの光透過性を有する第2絶縁基板20を備える。第2基板SUB2は、第2絶縁基板20の下方、つまり第1基板SUB1と対向する側に、遮光層BM、赤、緑、青に対応するカラーフィルタCFR、CFG、CFB、オーバーコート層OC、第2配向膜AL2などを備える。遮光層BMは、第2絶縁基板20の内面に位置し、各画素を区画する。カラーフィルタCFR、CFG、CFBは、それぞれ第2絶縁基板20の内面に位置し、それらの一部が遮光層BMに重なる。
【0029】
図4に示した例は、カラー画像を構成する最小単位である単位画素が赤色画素、緑色画素及び青色画素の3色のサブ画素によって構成された場合に相当する。但し、単位画素は、上記の3色のサブ画素の組み合わせによるものに限られない。例えば、単位画素は、赤色画素、緑色画素、青色画素に加えて、白色画素の4色のサブ画素によって構成されてもよい。この場合、白色あるいは透明のカラーフィルタが白色画素に配置されてもよいし、白色画素のカラーフィルタそのものを省略してもよい。オーバーコート層OCは、カラーフィルタCFR、CFG、CFBの下側に配置され、カラーフィルタCFR、CFG、CFBを覆う。オーバーコート層OCは、透明な樹脂材料によって形成される。第2配向膜AL2は、オーバーコート層OCの下側に配置され、オーバーコート層OCを覆う。
【0030】
液晶層LCは、共通電極CEと画素電極PEとの間に発生する電界に応じて動作する表示機能層として機能する。第1絶縁基板10及び第2絶縁基板20からなる一対の基板間に、共通電極CE、複数の画素電極PE、液晶層LCなどが位置する。
検出電極Rxは、第2絶縁基板20の上側表面に形成される。図4に示した例では、検出電極Rxは、第2絶縁基板20の表面に露出するが、検出電極Rxの上に絶縁部材が形成されてもよい。検出電極Rxの詳細な構造については後述する。このような検出電極Rxは、例えば、後述するアルミニウムなどの金属材料によって形成される。検出電極Rxの電気抵抗値を低くすることにより、検出に要する時間を短縮することができる。このため、金属製の検出電極Rxを適用することは、表示パネルPNLの大型化及び高精細化に対して有利になる。
【0031】
なお、検出電極Rxは、ITOやIZOなどの透明な導電材料(例えば、帯状の導電層)と、金属材料(例えば、微細な金属線)との組合せ(集合体)によって構成されてもよい。各検出電極Rxは、第2絶縁基板20、カラーフィルタCFR、CFG、CFB、オーバーコート層OC、第2配向膜AL2、液晶層LC、第1配向膜AL1、第3絶縁膜13等の誘電体を介して共通電極CEと対向する。
【0032】
第1光学素子OD1は、第1絶縁基板10とバックライトユニットBLとの間に配置される。第2光学素子OD2は、検出電極Rxの上方に配置される。第1光学素子OD1及び第2光学素子OD2は、それぞれ少なくとも偏光板を含んでおり、必要に応じて位相差板を含んでもよい。第1光学素子OD1に含まれる偏光板及び第2光学素子OD2に含まれる偏光板は、例えば、それぞれの吸収軸が直交するクロスニコルの位置関係となるように配置される。第2光学素子OD2は、検出電極Rxと対向して表示領域DAを覆う導電層を備える。
【0033】
[センサSE]
次に、本実施形態に係る液晶表示装置DSPに搭載されるセンサSEについて説明する。図5は、本実施形態におけるセンサSEの構成の一例を示す平面図である。本実施形態では、センサSEは、第1基板SUB1の共通電極CE及び第2基板SUB2の複数の検出電極Rxを備える。つまり、共通電極CEは、画素電極PEとの間で電界を発生させることにより表示用の電極として機能するとともに、検出電極Rxとの間で容量を発生させることでセンサ駆動電極としても機能する。
【0034】
共通電極CEは、表示領域DAに配置される。図5に示した例では、共通電極CEは、複数の第1電極Ca1〜Cak(Caと総称されることもある)を備える。kは2以上の自然数である。複数の第1電極Caは、表示領域DAにおいて、第1方向Xに間隔を置いて並んでいる。第1電極Caの各々は、帯状の形状を有し、第2方向Yに沿って略直線的に延びている。
【0035】
これら複数の第1電極Caは、共通電極駆動回路CDから、それぞれ個別にセンサ駆動信号が順次供給されることで複数のセンサ駆動電極Txとして機能する。センサSEは、複数のセンサ駆動電極Tx及び複数の検出電極Rxを備える。本実施形態の複数のセンサ駆動電極Txは、第1センサ駆動電極Tx1から第hセンサ駆動電極Txhまでのh個のセンサ駆動電極Tx1,Tx2,…Txhである。hは2以上の自然数である。本実施形態において、各々のセンサ駆動電極Txは、対応する1個の第1電極Caで構成される(h=k)。そのため、第1駆動電極はCa(Tx)と称されることもある。
【0036】
検出電極Rxは、拡幅部RSL及び本体部RRを備える。拡幅部RSLは、第2方向Yに沿っている。拡幅部RSLの少なくとも一部は、表示領域DAに配置される。1つの検出電極Rxは、2個の拡幅部RSLを有し、2つの本体部RRが2個の拡幅部RSLに挟まれている。本体部RRは、表示領域DAに配置され、第2方向Yに並んでいる。本体部RRの各々は、第1方向Xに沿って略直線的に延びている。つまり、本体部RRは、第1電極Caと交差する方向に延びている。なお、本体部RRは、巨視的に見ると、図示したような帯状を呈するが、厳密には微細な金属線の集合体によって構成される。また、拡幅部RSLについても、巨視的には図示したような四角形状を呈するが、厳密には微細な金属線の集合体、または、帯状の金属膜などによって構成される。
【0037】
非表示領域NDAのうち、第2基板SUB2の右側の領域であり第2方向Yに沿って延びる帯状の領域は第1領域A1、第2基板SUB2の左側の領域であり第2方向Yに沿って延びる帯状の領域は第2領域A2、第2基板SUB2の下側の領域であり第1方向Xに沿って延びる帯状の領域は第3領域A3、第2基板SUB2の上側の領域であり第1方向Xに沿って延びる帯状の領域は第4領域A4と称される。
【0038】
第2方向Yに並んだ拡幅部RSLは、拡幅部群SRを構成する。図示した例では、拡幅部RSLは、第1領域A1及び第2領域A2に沿った表示領域DAの左右端部にそれぞれ配置される。なお、ここでは簡略化して図示するが、隣り合う拡幅部RSLの間の隙間は微小であり、拡幅部RSLの各々は、電界の漏れを抑制できる構成を有する。
【0039】
表示パネルPNLは、上記の共通電極CE及び検出電極Rxに加えて、さらにリード線Lを備える。リード線Lは、第1基板SUB1において、非表示領域NDAに配置される。
検出電極Rxの拡幅部RSLは、非表示領域NDAに突出する端子部RT1を含む。第1基板SUB1は、非表示領域NDAの第1領域A1及び第2領域A2において、パッドP1を備える。パッドP1は、平面視で端子部RT1と重なる位置に形成される。リード線Lの一端は、パッドP1に接続され、リード線の他端は第2方向Yに沿って延び、第1基板SUB1上の駆動チップIC2内の検出回路RCと電気的に接続される。
【0040】
第2基板SUB2の端子部RT1と第1基板SUB1のパッドP1と対応する位置に第2基板SUB2を貫通する接続孔V1が形成される。図7を参照して後述するが、接続孔V1には導電性の接続部材Cが設けられる。これにより、端子部RT1とパッドP1とが電気的に接続される。つまり、第2基板SUB2に設けられた検出電極Rx1は、接続孔V1に充填された接続部材C及び第1基板SUB1に形成されたリード線Lを介して検出回路RCと電気的に接続される。検出回路RCは、例えば、駆動ICチップIC2に内蔵される。センサ駆動信号により共通電極CEを駆動した時に検出電極Rxで検出される信号は被検出物の有無によりレベルが変化する。検出回路RCは、リード線Lを介して検出電極Rxから供給される検出信号のレベル変化をセンサ出力値として読み出す。このような機能を有する検出回路RCは、検出電極Rxからのセンサ出力値の変化に基づいて、液晶表示装置DSPへの被検出物の接触あるいは接近を検出する。さらに、検出回路RCは、被検出物が接触あるいは接近した箇所の位置情報を検出することも可能である。なお、検出回路RCは、制御モジュールCMに備えられていてもよい。
【0041】
図5に示した例では、リード線Lは、第1基板SUB1の第1領域A1、第2領域A2に配置される。例えば、第2方向Yに並んだ検出電極Rxのうち、奇数番目の検出電極Rxに接続されたリード線Lは第2領域A2に配置され、また、偶数番目の検出電極Rxに接続されたリード線Lは第1領域A1に配置される。上記のようなリード線Lのレイアウトは、第1領域A1及び第2領域A2の第1方向Xの幅の均一化及び液晶表示装置DSPの狭額縁化に対応したものである。
【0042】
なお、リード線Lのレイアウトは、図示した例に限られない。例えば、表示領域DAにおける上半分の複数の検出電極Rxと接続されるリード線Lは、第1領域A1及び第2領域A2の一方の領域に位置し、表示領域DAにおける下半分の複数の検出電極Rxと接続されるリード線Lは、第1領域A1及び第2領域A2の他方の領域に位置するレイアウトを採用することも可能である。
【0043】
平面視で、左側の拡幅部群SRは、左端の第1電極Ca1の第2領域A2側の側縁部と対向する。本実施形態において、左側の拡幅部群SRの第2領域A2側の側縁と、左端の第1電極Ca1の第2領域A2側の側縁とは、表示領域DA及び非表示領域NDAの境界に沿って延在し、第3方向Zに揃っている。右側の拡幅部群SRは、上記の左側の拡幅部群SRと同様に構成される。
【0044】
第1電極Caの各々は、共通電極駆動回路CDに電気的に接続される。一例では、共通電極駆動回路CDの少なくとも一部は、駆動ICチップIC1に内蔵されるが、この例に限られない。例えば、共通電極駆動回路CDは、駆動ICチップIC1の外部に設けられてもよい。共通電極駆動回路CDは、共通電極CEに対して、画像を表示する表示駆動時に一定電圧のコモン駆動信号を供給し、タッチ検出を行うタッチ検出期間に高周波パルスからなるセンサ駆動信号を供給する駆動部として機能する。
【0045】
非表示領域、特に第1領域A1と第2領域A2が狭くなると、センサ駆動電極Txとリード線Lとが接近し、センサ駆動電極Txとリード線Lとの間の容量結合によって、リード線Lがセンサの如く機能してしまうことがある。例えば、表示領域DAの最外周付近に被検出物が接触あるいは接近した場合、リード線Lでの静電容量の変化が検出されてしまう。このため、本来被検出物を検出すべき位置の検出電極とは異なる位置で、当該リード線に接続された検出電極があたかも被検出物を検出したかの如く、誤動作してしまう。
【0046】
これを防ぐために、非表示領域の第1領域A1と第2領域A2にシールド電極SLEが配置される。シールド電極SLEは、表示領域DAにおける第1方向Xに沿った両端部(図面の左側端部及び右側端部)にそれぞれ配置される。シールド電極SLEは、それぞれ第2方向Yに略直線的に延び、分割電極Cと間隔をおいて並んでいる。このようなシールド電極SLEは、例えば、共通電極CEと同様に、第1基板SUB1に配置される。
【0047】
シールド電極SLEはシールド電極駆動回路SLDに電気的に接続される。一例では、シールド電極駆動回路SLDの少なくとも一部は、駆動ICチップIC1に内蔵されるが、この例に限られない。例えば、シールド電極駆動回路SLDは、駆動ICチップIC1の外部に設けられてもよい。シールド電極駆動回路SLDはシールド電極SLEの電位を制御する。
【0048】
図6に拡大図を示すように、共通電極CEの各第1電極Caは、表示領域DAにおいて、第1方向Xに並んでいる。第1電極Caは、それぞれ第1方向Xに第1幅Wcaを有する。第1幅Wcaは、帯状に形成された第1電極Caの長辺間の間隔であり、第1電極Caの長さ方向にわたって一定である。第1幅Wcaは、画素PXの第1方向Xに沿ったピッチである画素ピッチPuの整数倍であってもよい。画素ピッチPuとは、図4に示した隣り合うソース線Sの中心の第1方向Xのピッチに等しい。画素ピッチPuは特定されるものではないが、本実施形態における画素ピッチPuは30〜60μmである。
【0049】
各々の第1電極Caの第1幅Wcaのうち、最も外側に位置する端の第1電極Ca1,Cakの第1幅Wca1は、他の各々の第1電極Ca(Ca2,Ca3,…Ca(k−1))の第1方向Xの第1幅Wca2より小さい。本実施形態において、左端の第1電極Ca1と、右端の第1電極Cakとは、同一の第1幅Wca1を有する。端以外の第1電極Ca(Ca2,Ca3,…Ca(k−1))の各々は、同一の第1幅Wca2を有する。
【0050】
本明細書において、同一の幅とは、幅が完全に同一であることを言う。ただし、各々の第1電極Caを利用する複数の画素PXのうち第1方向Xに並ぶ画素PXの個数の差が3個以内であることも含む。さらには、各々の第1電極Caの第1方向Xの幅の差が180μm以内であることも含む。本実施形態において、端の第1電極Ca1,Cakのそれぞれの第1幅Wca1は同一であり、端以外の第1電極Ca(Ca2,Ca3,…Ca(k−1))の各々の第1幅Wca2は同一である。
【0051】
上述したように、本実施形態に係る各々のセンサ駆動電極Txは、1個の第1電極Caで構成される。例えば、第1センサ駆動電極Tx1は、端の第1電極Ca1で構成される。
本実施形態において、複数のセンサ駆動電極Txのうち、端の第1電極Ca1で構成される第1センサ駆動電極Tx1と、端の第1電極Cakで構成される第hセンサ駆動電極Txhとは、それぞれ、同様の形状及びサイズを有する。複数のセンサ駆動電極Txのうち、端の第1電極Ca1,Cakを含まない第2乃至第(h−1)センサ駆動電極Tx2乃至Tx(h−1)は、それぞれ、第1及び第hセンサ駆動電極Tx1及びTxhの各々と異なる形状及びサイズを有する。また、第1及び第hセンサ駆動電極Tx1及びTxhの各々の駆動幅Wtを第1駆動幅Wt1とし、第2乃至第(h−1)センサ駆動電極Tx2乃至Tx(h−1)の各々の駆動幅Wtを第2駆動幅Wt2とする。
【0052】
本実施形態において、センサ駆動電極Txの第1方向Xの駆動幅Wtは、対応する第1電極Caの第1幅Wcaと同一である。例えば、第1駆動幅Wt1は、第1幅Wca1と同一である。また、第2駆動幅Wt2は、第1幅Wca2と同一である。第1駆動幅Wt1は第2駆動幅Wt2より小さい。
【0053】
共通電極CEのうち、端の第1電極Ca1,Cakの非表示領域NDA側の端辺は、図示した例では、表示領域DA及び非表示領域NDAの境界Bと重なる位置に配置される。但し、共通電極CEが第1基板SUB1に備えられ、遮光層BMが第2基板SUB2に備えられた構成では、第1基板SUB1と第2基板SUB2との貼り合せに際してズレが生ずることがある。このため、第1電極Ca1,Cakの端辺は、必ずしも境界Bと揃うとは限らず、基板の合せズレに相当する距離だけ、境界Bよりも表示領域DA側または非表示領域NDA側にずれる場合もあり得る。
【0054】
検出電極Rxは、互いに接続された拡幅部RSL及び本体部RRを備える。拡幅部RSLから突出された端子部RT1は接続孔V1に設けられた接続部を介してリード線Lと電気的に接続される。また、拡幅部RSLは、平面視で、非表示領域NDAと重なることはなく、表示領域DAに配置される。端子部RT1は、平面視で、非表示領域NDAに配置される。拡幅部RSLは、複数の第1電極Caのうち、端の第1電極Ca1又は端の第1電極Cakのみと重なっている。図6に示した例では、拡幅部RSLの非表示領域NDA側の端辺は、境界Bに位置する。このような拡幅部RSLは、第2方向Yに延びた縦長の領域に位置しており、第2方向Yに第1幅Wslを有する。
【0055】
本体部RRは、帯状に形成されるとともに端部を拡幅部RSLにつなげて形成され、表示領域DAに配置される。表示領域DAにおいて、本体部RRは、共通電極CEと対向する。このような本体部RRは、第1方向Xに延びた横長の領域に位置する。本実施形態において、本体部RRは、2個の分割部RR1,RR2を有しており、これら分割部の間にはスリットが設けられる。分割部RR1,RR2は、それぞれ、帯状に形成され第1方向Xに延びている。なお、本体部RRの有する分割部の個数は、2個に限定されるものではなく、単個又は3個以上であってもよい。また、本体部RRの形状及びサイズは、特に限定されるものではなく、種々変形可能である。
【0056】
分割部RR1は、第2方向Yに第2幅Wr1を有する。分割部RR2は、第2方向Yに第2幅Wr2を有する。本体部RRの第2方向Yの本体幅Wrは、第2幅Wr1と第2幅Wr2との和である(Wr=Wr1+Wr2)。本実施形態において、本体幅Wrは、表示領域DA内の全域において均一である。ここでは、第2幅Wr1,Wr2は、それぞれ表示領域DA内の全域において均一である。そして、本体幅Wrは、第1幅Wslよりも小さい。つまり、拡幅部RSLは、本体部RRよりも幅広である。
【0057】
図示した例では、拡幅部RSLは、第2方向Yに並んだ2個の分割部RR1,RR2に接続される。また、拡幅部RSLは、本体部RRに対して第1方向Xに並び、本体部RRに対して第2方向Yの両方向に突出するような領域にわたって位置する。
図示した検出電極Rxの一部(1個の分割部RR1及び1個の拡幅部RSL)に着目すると、検出電極Rxは略T字状の形状を有する。なお、検出電極Rxは、図示しない表示領域DAの反対側についても同様の形状を有しており、1つの検出電極Rxは略I字状の形状を有する。
【0058】
本実施形態では、検出電極Rxは、金属製の検出線LBによって構成される。図示した例では、検出線LBは、格子状(メッシュ状)の形状を有する。格子を構成する各セグメントは、第1方向X及び第2方向Yのいずれとも異なる方向に延びている。検出線LBは、拡幅部RSLを形成する第1検出線LB1と、分割部RR1,RR2を形成する第2検出線LB2と、端子部RT1とが一体となって形成される。
【0059】
検出線LBの形状は、格子状に限定されるものではなく、種々変形可能である。例えば、検出電極Rxは、波形(より具体的には三角波形)の形状を有する複数の検出線で形成されてもよい。また、検出電極Rxの拡幅部RSLは、直線波型形状に限定されず、サイン波等の円形波型形状等も採用できる。すなわち、第2方向Yに隣り合う拡幅部RSLの端部同士で凹部と凸部とが噛み合い、これによってこれらの境界が一直線上に形成されるものでない方が望ましい。
【0060】
なお、これら隣り合う検出線LBの間隔は著しく小さく、当該検出線によって包囲される小空間(本実施例であれば菱形状の小空間)から電界の漏れはほとんどなく、これら検出線LBによって捕捉される。かかる観点から、以下の説明では、検出電極Rxの本体部RR及び拡幅部RSLは、中央部や端部にてこれらを貫通する電界(或いは電界の抜け)を生じさせない帯状を呈するものとして説明する。
【0061】
ここで、拡幅部RSLの第1幅Wslは、第1検出線LB1の第2方向Yの距離に相当する。分割部RR1の第2幅Wr1及び分割部RR2の第2幅Wr2は、それぞれ第2検出線LB2の第2方向Yの距離に相当する。また、拡幅部RSLの領域は、第1検出線LB1と重なる領域のみではなく、図中、二点鎖線で囲んだ領域に相当し、第1検出線LB1は、その二点鎖線上まで広がっている。分割部RR1,RR2の領域は、第2検出線LB2と重なる領域のみではなく、図中、二点鎖線で囲んだ領域に相当し、第2検出線LB2は、その二点鎖線上まで広がっている。
【0062】
表示領域DAにおいて、隣り合う分割部RR1及びRR2の間、並びに隣り合う本体部RRの間には、ダミー電極DRが配置される。ダミー電極DRは、検出線LBに対応する複数のセグメントで形成される。例えば、ダミー電極DRの複数のセグメントは、間隔を置いて格子状に並べられている。このようなダミー電極DRは、リード線Lや検出線LBなどの配線には接続されず、電気的にフローティング状態にある。図示した例では、ダミー電極DRは、隣り合う本体部RRの間や、隣り合う本体部RRの間や、分割部RR1及びRR2の間に配置され、隣り合う拡幅部RSLの間には配置されていない。
【0063】
複数の検出電極Rxは、第2方向Yに並んでいる。第2方向Yに並んだ検出電極Rxの各々の拡幅部RSLは、互いに電気的に絶縁され、且つ、隣り合って配置される。つまり、各検出電極Rxにおいては、拡幅部RSLを構成する検出線LBのセグメントがほぼ一定の間隔で並び、隣り合う検出電極Rxの拡幅部RSLにおいても、一方の拡幅部と他方の拡幅部との間にダミー電極DRが介在することなく、それぞれの検出線LBのセグメントがほぼ一定の間隔で第2方向Yに並んでいる。上記のように検出線LBが配置されることにより、第2方向Yに並ぶ拡幅部RSLの間の領域からの電界の漏れは、抑制される。
【0064】
拡幅部群SRを構成する拡幅部RSLは、それぞれ物理的に分離されるものの、上記のように検出線LBが配置される。このため、拡幅部群SRは、表示領域DAと第1領域A1との境界に沿った全域と、表示領域DAと第2領域A2との境界に沿った全域と、において、実質的に隙間なく電界を遮蔽する電界遮蔽機能を発揮することができる。表示領域DAから第1領域A1及び第2領域A2の両方に電気力線が抜けることはなく、当該電気力線はいずれかの拡幅部RSLに捕捉され、当該拡幅部RSLと共通電極CEとの間で電界が形成されるものとなる。
【0065】
つまり、本体部RR間の隙間や、分割部RR1,RR2間の隙間を通じて、共通電極CEと拡幅部RSLとの間で静電容量が形成され、結果として、当該隙間を通じての共通電極CEとリード線Lとの間での容量形成を抑制することができる。例えば、共通電極CEの検出電極Rxの隙間に位置する部分と、当該検出電極Rxとは異なる検出電極と接続されるリード線Lとの間での容量形成を抑制することができるため、センサSEの誤検出を抑制することができる。
【0066】
図7は、センサSEの一部を含む表示パネルPNLの構造の一例を示す断面図である。図7図5の検出電極Rxの端子部RT1を含む本体部RRに沿った断面図である。ここでは説明に必要な主要部のみを図示する。
第1基板SUB1及び第2基板SUB2の間には、平面視で非表示領域NDAとなる領域に枠状のシール材SEAが設けられており、これによって液晶層LCが第1基板SUB1と第2基板SUB2とシール材SEAとで囲まれた空間に封入されるものとなる。共通電極CE及び画素電極PEは、第1基板SUB1の第2基板SUB2と対向する内面側に位置する。すなわち、共通電極CEは、第2絶縁膜12の上に位置し、第3絶縁膜13によって覆われている。画素電極PEは、第3絶縁膜13の上に位置し、共通電極CEと対向する。なお、共通電極CEの直上に位置する画素電極PEの個数はこの例に限られない。なお、ソース線などの各種配線や第1配向膜の図示は省略する。
【0067】
遮光層BM、カラーフィルタCFR,CFG,CFB、オーバーコート層OC、及び周辺遮光層LSは、第2基板SUB2の第1基板SUB1と対向する内面側に位置する。すなわち、表示領域DAにおいては、カラーフィルタCFR,CFG,CFBは、各画素電極PEと対向する。遮光層BMは、カラーフィルタCFR、CFG、CFBの境界に位置する。非表示領域NDAにおいて、周辺遮光層LSは、第2絶縁基板20の内面に位置する。この周辺遮光層LSは、遮光層BMと同一材料によって形成可能である。オーバーコート層OCは、表示領域DA及び非表示領域NDAにわたって延在する。なお、第2配向膜の図示は省略する。
【0068】
X方向に延びる検出電極Rxは、第2基板SUB2の第1基板SUB1と対向する側とは反対の外面側に位置する。Y方向に延びるリード線Lは、非表示領域NDAにおいて、第1基板SUB1の第2基板SUB1と対向する内面側に位置する。リード線Lは第1絶縁基板10の上に形成され、第3絶縁膜13で覆われている。検出電極Rx及びリード線Lは、同一材料によって形成可能であり、例えば、アルミニウム(Al)、チタン(Ti)、銀(Ag)、モリブデン(Mo)、タングステン(W)、銅(Cu)、クロム(Cr)などの金属材料及びこれらの金属材料を利用した合金によって形成される。また、検出電極Rx及びリード線Lは、これらの金属材料の単層体であってもよいし、層状に積層した積層体であってもよい。さらに、検出電極Rx及びリード線Lは、金属材料によって形成された単層体または積層体と、ITO等の透明導電膜との集合体で形成されてもよい。
【0069】
非表示領域NDAにおいて、Y方向に延びるシールド電極SLEは、第1基板SUB1の第2基板SUB2と対向する内面側に位置する。シールド電極SLEは、第3絶縁膜13内に形成される。シールド電極SLEは、共通電極CEと同様に、ITOやIZOなどの透明な導電材料によって形成される。
【0070】
第2基板SUB2に形成された検出電極Rxと第1基板SUB1に形成されたリード線Lとの接続のために、第2基板SUB2の第2絶縁基板20には貫通孔である接続孔V1が形成されている。接続孔V1の上部は検出電極Rxを貫通し、上部の先端は検出電極Rxを覆う保護膜PT内に位置する。このような保護膜PTは、例えば、透明な樹脂材料や、透明な無機系材料によって形成される。図示しないが、保護膜PTの上には図4に示す第2光学素子OD2が配置される。
【0071】
接続孔V1の下部は周辺遮光層LS、オーバーコート層OC、シール材SEA、第3絶縁膜13、リード線Lを貫通し、接続孔V1の下部の先端は第1基板SUB1の第1絶縁基板10内に位置する。図示しないが、第1絶縁基板10の下には図4に示す第1光学素子OD1が配置される。接続孔V1の中には接続部材Cが設けられる。接続部材Cは、銀などの金属材料を含み、その粒径が数ナノメートルから数十ナノメートルのオーダーの微粒子を含むものであることが望ましい。図7に示した例では、接続部材Cは、接続孔V1を埋めるように充填されるが、少なくとも孔V1の内面に設けられていればよい。接続部材Cは、リード線Lと検出電極Rxとの間において途切れることなく連続的に形成される。非表示領域NDAに位置する検出電極Rxの端部は接続部材Cの上部に接続され、非表示領域NDAに位置するリード線Lの端部は接続部材Cの下部に接続される。接続部材Cが検出電極Rxの上面にも接触するため、接続部材Cと検出電極Rxの接触面積を拡大することができ、接続部材Cと検出電極Rxとの接続不良を抑制することができる。
【0072】
これにより、第2基板SUB2上の検出電極Rxと第1基板SUB1上のリード線Lとが接続孔V1の中の接続部材Cにより接続される。第2基板SUB2上にリード線Lを形成する場合は、第1基板SUB1上に形成される検出回路RCとリード線Lとを第3のフレキシブル配線基板を用いて接続しなければならないが、図7の例によれば、第2基板SUB2上でリード線Lを引き回す必要がないとともに、第3のフレキシブル配線基板を使用する必要がない。このため、第1方向X及び第2方向Yで規定されるX-Y平面において、第2基板SUB2の基板サイズを縮小することができるとともに、表示装置DSPの周縁部の額縁幅を縮小することができる。また、不要となる第3のフレキシブル配線基板のコストを削減することができる。
【0073】
次に、上記した液晶表示装置DSPにおいて被検出物の接触あるいは接近を検出するためのタッチ検出の原理を説明する。図8を参照しながら一例を説明する。図示の簡略化のため、リード線Lは第2基板SUB2上に示されているが、実際は図7に示すように、リード線Lは第1基板SUB1上に形成される。共通電極駆動回路CDは所定の周期でパルス状の書込信号(センサ駆動信号)Vwを複数のセンサ駆動電極Txに対して順次供給する。図8では、センサ駆動信号Vwは1つのパルスとして示すが、実際は高周波の複数のパルスからなる。センサ駆動電極Txと検出電極Rxとの間には、静電容量Ccが存在する。被検出物となるユーザの指が特定の検出電極Rxとセンサ駆動電極Txとが交差する位置に近接して存在するものとする。検出電極Rxに近接する被検出物により、検出電極Cxと指との間に容量Cxが生ずる。センサ駆動電極Txにセンサ駆動信号Vwが供給されたときに、特定の検出電極Rxからは、他の検出電極から得られるパルスよりもレベルの低いパルス状の読取信号(センサ出力値)Vrが得られる。
【0074】
検出回路RCでは、書込信号Vwがセンサ駆動電極Txに供給されるタイミングと、各検出電極Rxからの読取信号Vrのタイミングとに基づいて、センサSEのX−Y平面内での被検出物の2次元位置情報を検出することができる。容量Cxは、被検出物が検出電極Rxに近い場合と、遠い場合とで異なる。このため、読取信号Vrのレベルも被検出物が検出電極Rxに近い場合と、遠い場合とで異なる。したがって、検出回路RCでは、読取信号Vrのレベルに基づいて、センサSEに対する被検出物の近接度(センサSEへの第3方向Zの距離)を検出することもできる。以上説明した方式は、相互容量方式又はミューチャル検出方式と称される。
【0075】
図9に示すように、検出電極Rxを使わずにセンサ駆動電極Txにより表示領域DAに接触或いは近接する物体を検出することもできる。検出回路RCは、センサ駆動電極Tx自体が有する容量の変化に基づいて物体の接触、或いは近接を検出することができる。このような検出方式は、自己容量検出方式又はセルフ検出方式と称される。
【0076】
実施形態は、ミューチャル検出方式又はセルフ検出方式のいずれかを採用してもよいし、両方式を併用し、両方式の検出結果を統合してもよい。
実施形態の表示装置の動作期間はタッチ検出期間と表示期間を含み、これらが交互に実施される。表示期間にセンサ駆動電極Txは表示駆動のための一定の電位とされる。
[シールド電極駆動回路]
図10を参照してシールド電極の駆動について説明する。ゲート線駆動回路GDは高電圧VGHと低電圧VGLを生成する。高電圧VGHは、例えばレベルが0V〜+5.5Vで周期的に変化するパルス電圧であり、スイッチSWa1、SWa2、…を介してゲート線G1、G2、…に供給される。低電圧VGLは、例えば0Vの一定電圧であり、スイッチSWb1、SWb2、…を介してゲート線G1、G2、…に供給される。スイッチSWa1、SWa2、…とスイッチSWb1、SWb2、…は一方がオンの時、他方がオフする相補的なスイッチである。スイッチSWa、SWbはゲートドライバ(DG)によりオン/オフ制御される。
【0077】
リード線Lは、第2方向Yに沿い、図示しない検出回路RCに接続される第1部分と、第1方向Xに沿い、検出電極Rxの下に位置し、検出電極Rxより幅広の第2部分とからなり、第2部分の先端が接続孔V1に接続される。第1部分の幅はリード線L毎に異なり、検出回路RCから一番遠い検出電極Rx1に接続されるリード線の第1部分の幅が一番広く、検出回路RCに近い検出電極に接続されるリード線程、第1部分の幅は狭くなる。リード線Lの抵抗は長さに比例するので、検出回路RCから一番遠い検出電極Rx1に接続されるリード線の抵抗が大きい。そのため、検出回路RCから一番遠い検出電極Rx1に接続されるリード線を最も幅広とすることにより、抵抗を低くすることができる。
【0078】
タッチ駆動期間、スイッチSWaはオフされ、スイッチSWbはオンされ、画素のスイッチング素子PSWに低電圧VGLが供給され、スイッチング素子PSWはオフされる。
シールド電極駆動回路SLDはRxシールド電圧を生成し、シールド電極SLEをRxシールド電圧に設定する。シールド電極駆動回路SLDは、表示駆動時にコモン駆動信号と同じ電圧(振幅)の信号をRxシールド電圧としてシールド電極SLEに供給する。シールド電極駆動回路SLDは、ミューチュアル方式のタッチ検出期間、コモン駆動信号と同じ電圧(振幅)の信号をRxシールド電圧としてシールド電極SLEに供給する。シールド電極駆動回路SLDは、セルフ方式のタッチ検出期間、駆動電極Txに供給される駆動パルスと同じ電圧(振幅)の信号をRxシールド電圧としてシールド電極SLEに供給する。すなわち、シールド電極SLEは、表示駆動時にコモン駆動信号と同じ電圧に設定されるので、寄生容量が生じることがない。さらに、ミューチュアル方式のタッチ検出期間も、シールド電極SLEはコモン駆動信号と同じ電圧とされ、シールド電極SLEはリード線Lをシールドし、セルフ方式のタッチ検出期間、シールド電極SLEを駆動電極Txと同じ波形・周波数の信号でガード駆動する。これにより、セルフ方式のタッチ検出期間、シールド電極SLEと駆動電極Txは同様な電位変化を生じ、両者の間に寄生容量が生じない。
【0079】
図11はシールド電極の駆動の一例を示すタイミングチャートである。図11の例では、1フレーム期間にミューチャル検出とセルフ検出が共に実施されるが、1フレーム期間にミューチャル検出期間又はセルフ検出期間が実施され、フレーム毎にミューチャル検出期間とセルフ検出期間が交互に実施されてもよい。
駆動ICチップIC2は、水平同期信号TSHDに同期して、タッチ検出のためのサンプリングタイミングに同期した駆動同期信号EXVCOMを駆動ICチップIC1へ出力する。駆動同期信号EXVCOMの振幅は、例えば0V〜1.8Vである。駆動ICチップIC1は、駆動同期信号EXVCOMをレベルシフト及びインピーダンス変換した駆動パルスTSVCOMを生成する。駆動パルスTSVCOMの振幅は、例えば0V〜5Vである。ミューチュアル検出期間では、駆動ICチップIC2から駆動ICチップIC1へ駆動同期信号EXVCOMが供給され、駆動ICチップIC1で生成された駆動パルスTSVCOMが駆動電極Txに供給されるが、セルフ検出期間では、駆動ICチップIC2が駆動電極Tx、検出電極Rxを直接駆動するように構成されているので、駆動同期信号EXVCOM、駆動パルスTSVCOMは生成されない。
【0080】
駆動ICチップIC1内の共通電極駆動回路CDは、表示期間、全駆動電極Txに表示駆動のための一定電圧のコモン駆動信号を供給する。共通電極駆動回路CDは、ミューチュアル方式のタッチ検出期間、駆動電極Tx1〜Txhに駆動パルスTSVCOMを順次供給する。共通電極駆動回路CDは、セルフ方式のタッチ検出期間、全駆動電極Txに駆動パルスTSVCOMを供給する。
【0081】
シールド電極駆動回路SLDは、表示駆動時にコモン駆動信号と同じ電圧(振幅)の信号をRxシールド電圧としてシールド電極SLEに供給する。シールド電極駆動回路SLDは、ミューチュアル方式のタッチ検出期間、コモン駆動信号と同じ電圧(振幅)の電圧をRxシールド電圧としてシールド電極SLEに供給する。シールド電極駆動回路SLDは、セルフ方式のタッチ検出期間、駆動パルスTSVCOMをRxシールド電圧としてシールド電極SLEに供給する。すなわち、シールド電極駆動回路SLDは、セルフ方式のタッチ検出期間、シールド電極SLEを駆動電極Txと同じ電位に設定し、シールド電極SLEをガード駆動する。これにより、セルフ方式のタッチ検出期間、シールド電極SLEと駆動電極Txは同じ電位となり、両者の間に寄生容量が生じない。一方、ミューチュアル方式のタッチ検出期間、シールド電極SLEは一定電圧が印加され、シールドされる。
【0082】
上記した電圧とは異なるRxシールド電圧を用いる比較例を図12に示す。比較例では、低電圧VGLがRxシールド電圧としてシールド電極SLEに供給される。この場合、シールド電極駆動回路SLDは不要であり、ゲートドライバGDから出力される低電圧VGLがシールド電極SLEに供給される。ミューチュアル方式では、駆動電極Tx1〜Txhに駆動パルスTSVCOMが順次供給される。駆動電極Tx3に駆動パルスTSVCOMが供給されているとする。ゲート線Gと選択駆動電極Tx3との間の寄生容量により、ゲート線Gの電位が駆動パルスTSVCOMに応じて変動する。ゲート線Gの電圧変動波形は、駆動パルスの矩形波形が鈍った波形である。ミューチュアル方式のタッチ検出期間、スイッチSWbがオンされ、ゲート線Gには低電圧VGLが供給されているので、ゲート線Gの電位が変動すると、低電圧VGLも同様に変動する。すると、シールド電極SLEの電圧も変動してしまい、シールド電極SLEが選択駆動電極Txとして動作してしまい、あたかもシールド電極がタッチされたかの如く、誤検出してしまう。
【0083】
比較例では、リード線Lの抵抗を小さくするためにリード線Lの面積をできるだけ広くしている。具体的には、第1方向Xに沿い検出電極Rxの下に位置する第2部分は図10では線状であるが、図11では面状とすることにより第2部分の面積を広くしている。この場合、リード線Lの第2部分とシールド電極SLEの間に寄生容量が生じる。この寄生容量は受信回路RCから遠い検出電極(図12では最も上側の検出電極)に接続されるリード線程大きいので、受信回路RCから遠い検出電極Rx1のベースライン(指が近づいていない時の駆動電極Txと検出電極Rxの容量差)がオーバーシュートする。このオーバーシュートはタッチ検出結果に対してノイズとなる。図11に示す実施形態では、寄生容量の発生を避けるために、第2部分を線状としている。第2部分が線状であっても、第1部分の幅が広いので、リード線の抵抗は十分小さい。
【0084】
実施形態では、図11に示すように、セルフ方式のタッチ検出期間において、シールド電極SLEの電圧が駆動電極Txと同様に変動するので、寄生容量の影響を受けない。
図13はシールド電極の駆動の他の例を示す。図13に示す例では、高電圧VGHがシールド電圧としてシールド電極SLEに供給される。この場合も、シールド電極駆動回路SLDは不要である。高電圧VGHをシールド電極SLEに供給することにより、セルフ方式のタッチ検出期間において、シールド電極SLEの電圧が駆動電極Txと同様に変動するので、寄生容量の影響を受けない。
【0085】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【0086】
SUB1…第1基板、SUB2…第2基板、IC1、IC2…駆動ICチップ、GD…ゲート線駆動回路、CD…共通電極駆動回路、SD…ソース線駆動回路、CE…共通電極、PE…画素電極、Rx…検出電極、Tx…センサ駆動電極、L…リード線、V1…接続孔、SLE…シールド電極、SLD…シールド電極駆動回路。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13