特開2019-220530(P2019-220530A)IP Force 特許公報掲載プロジェクト 2015.5.11 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社ジャパンディスプレイの特許一覧
<>
  • 特開2019220530-半導体装置 図000003
  • 特開2019220530-半導体装置 図000004
  • 特開2019220530-半導体装置 図000005
  • 特開2019220530-半導体装置 図000006
  • 特開2019220530-半導体装置 図000007
  • 特開2019220530-半導体装置 図000008
  • 特開2019220530-半導体装置 図000009
  • 特開2019220530-半導体装置 図000010
  • 特開2019220530-半導体装置 図000011
  • 特開2019220530-半導体装置 図000012
  • 特開2019220530-半導体装置 図000013
  • 特開2019220530-半導体装置 図000014
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】特開2019-220530(P2019-220530A)
(43)【公開日】2019年12月26日
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 29/786 20060101AFI20191129BHJP
   H01L 21/336 20060101ALI20191129BHJP
   G02F 1/1368 20060101ALI20191129BHJP
   H01L 51/50 20060101ALI20191129BHJP
   H01L 27/32 20060101ALI20191129BHJP
   G09F 9/30 20060101ALI20191129BHJP
【FI】
   H01L29/78 616S
   H01L29/78 618B
   H01L29/78 617U
   H01L29/78 617T
   H01L29/78 617V
   G02F1/1368
   H05B33/14 A
   H01L27/32
   G09F9/30 338
   G09F9/30 365
【審査請求】未請求
【請求項の数】13
【出願形態】OL
【全頁数】14
(21)【出願番号】特願2018-115407(P2018-115407)
(22)【出願日】2018年6月18日
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110000350
【氏名又は名称】ポレール特許業務法人
(72)【発明者】
【氏名】鈴村 功
(72)【発明者】
【氏名】花田 明紘
(72)【発明者】
【氏名】渡壁 創
【テーマコード(参考)】
2H192
3K107
5C094
5F110
【Fターム(参考)】
2H192AA24
2H192BB13
2H192BC31
2H192CB02
2H192CB37
2H192CB42
2H192CB83
2H192EA15
2H192EA22
2H192EA43
2H192EA74
2H192FA73
3K107AA01
3K107BB01
3K107CC21
3K107EE04
5C094AA21
5C094BA03
5C094BA27
5C094BA43
5C094CA19
5C094DA13
5C094FA02
5C094FB02
5C094FB12
5C094FB14
5C094FB15
5C094GB10
5C094JA08
5C094JA09
5F110AA14
5F110AA26
5F110BB01
5F110CC01
5F110DD01
5F110DD02
5F110DD12
5F110DD13
5F110DD14
5F110DD17
5F110EE03
5F110EE04
5F110EE06
5F110EE15
5F110EE22
5F110EE44
5F110FF01
5F110FF02
5F110FF09
5F110FF12
5F110FF28
5F110FF30
5F110FF36
5F110GG01
5F110GG25
5F110GG43
5F110GG58
5F110HJ02
5F110HJ16
5F110HJ30
5F110HL03
5F110HL04
5F110HL12
5F110NN03
5F110NN23
5F110NN24
5F110NN27
5F110NN46
5F110QQ08
(57)【要約】
【課題】酸化物半導体によって構成したTFTを有する半導体装置において、特性変動を抑制する。
【解決手段】酸化物半導体103で構成されるTFTを有する半導体装置であって、前記酸化物半導体103はチャネル領域1031とドレイン領域1032とソース領域1033を有し、前記ドレイン領域1032とソース領域1033には、窒化シリコン膜104が積層し、前記チャネル領域1031にはゲート絶縁膜105が積層し、前記ゲート絶縁膜105の上にアルミニウム酸化膜106が積層し、その上にゲート電極107が積層しており、前記ゲート電極107と前記アルミニウム酸化膜106は、平面で視て、前記窒化シリコン膜104と重複していることを特徴とする半導体装置。
【選択図】図3
【特許請求の範囲】
【請求項1】
酸化物半導体で構成されるTFTを有する半導体装置であって、
前記酸化物半導体はチャネル領域とドレイン領域とソース領域を有し、
前記ドレイン領域とソース領域には、窒化シリコン膜が積層し、
前記チャネル領域にはゲート絶縁膜が積層し、
前記ゲート絶縁膜の上にアルミニウム酸化膜が積層し、その上にゲート電極が積層しており、
前記ゲート電極と前記アルミニウム酸化膜は、平面で視て、前記窒化シリコン膜と重複していることを特徴とする半導体装置。
【請求項2】
前記アルミニウム酸化膜は、平面視にて前記ゲート電極と重複しており、前記ゲート電極と重複しない部分には除去部が配置されていることを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記ゲート絶縁膜は、前記ゲート電極及び前記アルミニウム酸化膜と重複している部分以外にも形成されていることを特徴とする請求項2に記載の半導体装置。
【請求項4】
前記窒化シリコン膜は、酸化物半導体のチャネル領域に近接する端部において、断面がテーパを有していることを特徴とする請求項1に記載の半導体装置。
【請求項5】
前記窒化シリコンの前記テーパの角度は40度乃至70であることを特徴とする請求項4に記載の半導体装置。
【請求項6】
前記ゲート電極及び前記アルミニウム酸化膜は、前記窒化シリコンの前記テーパを超えて、前記窒化シリコンの上部にまで延在していることを特徴とする請求項4に記載の半導体装置。
【請求項7】
前記窒化シリコンの膜厚は、50nm乃至500nmであることを特徴とする請求項1に記載の半導体装置。
【請求項8】
前記アルミニウム酸化膜の膜厚は2nm乃至20nmであることを特徴とする請求項1に記載の半導体装置。
【請求項9】
前記アルミニウム酸化膜は、反応性スパッタリングによって形成されていることを特徴とする請求項1に記載の半導体装置。
【請求項10】
前記TFTのドレイン電極は、前記ゲート絶縁膜の上に形成され、ソース電極は前記ゲート絶縁膜の上に形成されていることを特徴とする請求項1に記載の半導体装置。
【請求項11】
前記ゲート電極を覆って層間絶縁膜が形成され、前記TFTのドレイン電極は、前記層間絶縁膜の上に形成され、ソース電極は前記層間絶縁膜の上に形成されていることを特徴とする請求項1に記載の半導体装置。
【請求項12】
前記半導体装置は液晶表示装置であることを特徴とする請求項1乃至11に記載の半導体装置。
【請求項13】
前記半導体装置は有機EL表示装置であることを特徴とする請求項1乃至11に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、酸化物半導体を用いたTFTを有する表示装置等の半導体装置に関する。
【背景技術】
【0002】
液晶表示装置では画素電極および薄膜トランジスタ(TFT)等を有する画素がマトリクス状に形成されたTFT基板と、TFT基板に対向して対向基板が配置され、TFT基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。一方、有機EL表示装置は、各画素に自発光する有機EL層とTFTを配置することによってカラー画像を形成する。有機EL表示装置はバックライトを必要としないので、薄型化には有利である。
【0003】
酸化物半導体を用いたTFTはリーク電流が小さいので、画素領域におけるスイッチングTFTとして好適である。一方、酸化物半導体は、水素や酸素の侵入によって経時変化をし易いという問題がある。
【0004】
引用文献1は、酸化物半導体を用いたTFTにおいて、酸化物半導体を水素や酸素からブロックする性質を有する絶縁膜によって囲み、酸化物半導体の特性変化を抑える構成が記載されている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2016−184635号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
画素のスイッチングとして用いられるTFTは、リーク電流が小さいことが必要である一方、ON電流は大きいことが要求されている。すなわち、TFTにおいて、チャネル領域では十分に大きな抵抗を維持し、ソース領域、ドレイン領域では抵抗が十分に小さい必要がある。
【0007】
酸化物半導体においては、チャネル領域に十分な酸素を供給することによって半導体を維持することが出来る。一方、ソース領域、ドレイン領域には、窒化シリコン膜等から水素を供給することによって、酸化物半導体を還元し、抵抗を小さくする構成が知られている。
【0008】
ソース、ドレイン領域を還元することによって、酸化物半導体を低抵抗にする方法として、ソース、ドレイン領域にSiN等を積層させる他、ソース、ドレイン領域を、水素を多く含むプラズマに晒すことによって、ソース、ドレインに水素を拡散させる技術が存在する。一方、酸化物半導体のチャネル部を半導体に維持するためにチャネル部に酸素を多く含んだ酸化シリコン膜をチャネル部に積層させる他、より酸素を安定して供給するために、アルミニウム酸化膜を、SiO膜に積層する構成が知られている。
【0009】
しかし、酸化物半導体において、チャネル領域とソース、ドレイン領域とは、隣接しているので、酸化物半導体のチャネルに酸素を供給する手段と、ソース、ドレインに水素を供給する手段が互いに干渉し、動作期間中にTFTの特性が変化するという問題が存在していた。
【0010】
本発明の課題は、特に、酸化物半導体のチャネル領域に酸素を供給する手段が酸化物半導体ドレイン領域、ソース領域に影響を与え、ドレイン領域、ソース領域の抵抗が大きくなって、ON電流が小さくなる現象を対策するものである。
【課題を解決するための手段】
【0011】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【0012】
(1)酸化物半導体で構成されるTFTを有する半導体装置であって、前記酸化物半導体はチャネル領域とドレイン領域とソース領域を有し、前記ドレイン領域とソース領域には、窒化シリコン膜が積層し、前記チャネル領域にはゲート絶縁膜が積層し、前記ゲート絶縁膜の上にアルミニウム酸化膜が積層し、その上にゲート電極が積層しており、前記ゲート電極と前記アルミニウム酸化膜は、平面で視て、前記窒化シリコン膜と重複していることを特徴とする半導体装置。
【0013】
(2)前記アルミニウム酸化膜は、前記ゲート電極と重複している部分に形成され、前記ゲート電極と重複している部分以外では除去されていることを特徴とする(1)に記載の半導体装置。
【図面の簡単な説明】
【0014】
図1】液晶表示装置の平面図である。
図2】液晶表示装置の表示領域の断面図である。
図3】TFTの拡大断面図である。
図4図3の平面図である。
図5】酸化物半導体の上に層間SiN膜を形成した状態の断面図である。
図6】層間SiN膜をパターニングした状態の断面図である。
図7】ゲート絶縁膜及びAlO膜までを形成した状態を示す断面図である。
図8】ゲート電極となる金属を形成した状態を示す断面図である。
図9】ゲート電極及びAlO膜をパターニングした状態を示す断面図である。
図10】実施例2のTFTの断面図である。
図11】実施例2の表示領域の断面図である。
図12】有機EL表示装置の表示領域の断面図である。
【発明を実施するための形態】
【0015】
酸化物半導体には、IGZO(Indium Gallium Zinc Oxide)、ITZO(Indium Tin Zinc Oxide)、ZnON(Zinc Oxide Nitride)、IGO(Indium Gallium Oxide)等がある。酸化物半導体のうち光学的に透明でかつ結晶質でないものはTAOS(Transparent Amorphous Oxide Semiconductor)と呼ばれている。以後、本明細書では、酸化物半導体をTAOSと呼ぶこともある。以下、実施例によって本発明の内容を詳細に説明する。
【実施例1】
【0016】
図1は、本発明が適用される液晶表示装置の平面図である。図1において、TFT基板100と対向基板200がシール材16によって接着し、TFT基板100と対向基板200の間に液晶層が挟持されている。TFT基板100と対向基板200が重なっている部分に表示領域14が形成されている。
【0017】
TFT基板100の表示領域14には、走査線11が横方向(x方向)に延在し、縦方向(y方向)に配列している。また、映像信号線12が縦方向に延在して横方向に配列している。走査線11と映像信号線12に囲まれた領域が画素13になっている。
【0018】
TFT基板100は対向基板200よりも大きく形成され、TFT基板100が対向基板200と重なっていない部分は端子領域15となっている。端子領域15にはフレキシブル配線基板17が接続している。液晶表示装置を駆動するドライバICはフレキシブル配線基板17に搭載されている。
【0019】
液晶は、自らは発光しないので、TFT基板100の背面にバックライトが配置している。液晶表示パネルはバックライトからの光を画素毎に制御することによって画像を形成する。フレキシブル配線基板17は、バックライトの背面に折り曲げられることによって、液晶表示装置全体としての外形を小さくする。
【0020】
図2は、画素が存在する表示領域の断面図である。図2は、IPS(In Plane Switching)の内の、FFS(Fringe Field Swtiching)と呼ばれる方式の液晶表示装置である。図2では、酸化物半導体103を用いたTFTが使用されている。酸化物半導体103を用いたTFTはリーク電流が小さいので、スイッチングTFTとして好適である。
【0021】
図2において、ガラスあるいはポリイミド等に樹脂で形成されたTFT基板100の上に遮光膜101が金属によって形成されている。この金属は、後で説明するゲート電極等と同じ金属を使用してもよい。遮光膜101は、後で形成されるTFTのチャネル部にバックライトからの光が照射されないように遮光するためのものである。
【0022】
遮光膜101を覆って下地膜102が形成されている。下地膜102は、その上に形成される半導体層103がガラス基板等からの不純物によって汚染されることを防止する。下地膜102はシリコン酸化膜(以後SiOで代表させる)とシリコン窒化膜(以後SiNで代表させる)の積層膜で形成されることが多い。
【0023】
SiN膜とSiO膜の積層膜を使用する場合は、SiO膜が酸化物半導体と接触する。酸化物半導体103のチャネル領域1031の抵抗を低下させないためである。なお、アルミニウム酸化膜(以後AlOで代表させる)がさらに積層される場合もある。
【0024】
図2において、下地膜102の上にTFTを構成する酸化物半導体103が形成されている。酸化物半導体103の厚さは10nm乃至100nmである。酸化物半導体103には例えばIGZOが使用される。
【0025】
酸化物半導体103のドレイン領域1032及びソース領域1033を覆って層間SiN膜104が形成されている。SiN膜104は水素を放出し、この水素が酸化物半導体のドレイン領域1032、ソース領域1033を還元して導通化させる。層間SiN膜104は酸化物半導体103のチャネル領域1031には形成されていない。
【0026】
図2において、酸化物半導体103のチャネル領域1031には、ゲート絶縁膜105として酸素リッチなSiO膜が形成されている。ゲート絶縁膜105は表示領域全面を覆うように形成されている。SiO膜で形成されるゲート絶縁膜105と積層してアルミニウム酸化膜(以後AlOで代表させる)106が形成されている。AlO膜106は、表示領域全面ではなく、ゲート電極107に対応した部分にのみ形成されている。AlO膜106は、酸化物半導体103のチャネル領域1031に酸素を供給する役割を有する。その意味では、IGZOをはじめとする酸化物等も拡散により酸素を供給する効果があるのでAlO膜を代用することができる。
【0027】
ゲート絶縁膜105およびAlO膜106の上にゲート電極107が形成されている。ゲート電極107は、例えば、Ti−Al−Ti(チタンーアルミニウムーチタン)の積層膜、あるいは、MoW合金等によって形成される。
【0028】
ゲート絶縁膜105及び層間SiN膜104を貫通してスルーホール120、121が形成されている。スルーホール120は酸化物半導体のドレイン領域1032とドレイン電極108を接続し、スルーホール121は酸化物半導体のソース領域1033とソース電極109を接続する。
【0029】
ゲート電極107、ドレイン電極108、ソース電極109を覆ってSiN膜あるいはSiO膜、あるいはそれらの積層膜によって層間絶縁膜110が形成される。層間絶縁膜110は、有機パッシベーション膜111からの水分等から、酸化物半導体103を保護する。ドレイン電極108は、別なところに形成されたスルーホールを介して映像信号線12と接続し、ソース電極109はスルーホール130,131を介して画素電極114と接続する。
【0030】
図2において、層間絶縁膜110を覆って有機パッシベーション膜111が形成されている。有機パッシベーション膜111は、例えば、アクリル樹脂等で形成される。有機パッシベーション膜111は平坦化膜としての役割を持ち、また、映像信号線12とコモン電極112間の浮遊容量を小さくするために、2乃至4μm程度と厚く形成される。ソース電極109と画素電極114を接続するために、有機パッシベーション膜111にスルーホール130が形成される。
【0031】
有機パッシベーション膜111の上にITO等の透明導電膜によってコモン電極112が形成される。コモン電極112は平面状に形成される。コモン電極112を覆って容量絶縁膜113がSiNによって形成されている。容量絶縁膜113を覆ってITO(Indium Tin Oxide)等の透明導電膜によって画素電極114が形成されている。画素電極114は櫛歯状に形成される。容量絶縁膜113は、コモン電極112と画素電極114との間において、画素容量を構成するので、このように呼ばれる。
【0032】
画素電極114を覆って配向膜115が形成されている。配向膜115は液晶分子301の初期配向方向を規定する。配向膜115の配向処理は、ラビングによる配向処理か偏光紫外線を用いた光配向処理が用いられる。IPSではプレティルト角は必要ないので、光配向処理が有利である。
【0033】
図2において、液晶層300を挟んで、対向基板200が配置している。対向基板200にはカラーフィルタ201とブラックマトリクス202が形成され、その上にオーバーコート膜203が形成されている。オーバーコート膜203の上に配向膜204が形成されている。配向膜204の作用および配向処理は、TFT基板100側の配向膜115と同じである。
【0034】
図2において、コモン電極112と画素電極114との間に電圧が印加されると、図2の矢印で示すような電気力線が発生し、液晶分子301を回転させて液晶層300によるバックライトからの光の透過率を制御する。画素毎に光の透過率を制御することによって画像を形成する。
【0035】
図3はTFT付近の拡大断面図である。図3において、TFT基板100の上に遮光膜101が形成され、遮光膜101を覆って下地膜102が形成されている。下地膜102の上に酸化物半導体103が形成されている。酸化物半導体103は10nm乃至100nmの厚さであり、スパッタリングリングによって形成されている。酸化物半導体103のドレイン領域1032とソース領域1033の上には、層間SiN膜104が形成されている。層間SiN膜104は、自身の膜形成のときのアニール時や、その後の工程におけるアニール時に水素を放出し、この水素によって酸化物半導体103のドレイン領域1032、ソース領域1033を還元して導電膜化する。層間SiN膜104は酸化物半導体103のチャネル領域1031には存在しないようにパターニングされている。
【0036】
酸化物半導体103のチャネル領域1031及び層間SiN膜104を覆ってゲート絶縁膜105が形成されている。ゲート絶縁膜105の膜厚は50乃至200nmである。ゲート絶縁膜105は表示領域全面に形成される。ゲート絶縁膜105の上にAlO膜106が形成されている。AlO膜106は、ゲート電極の下にのみ存在するようにパターニングされている。AlO膜106の厚さは2乃至20nmである。AlO膜106は、反応性スパッタリングによって形成するので、大量の酸素を含んでいる。この酸素によって酸化物半導体103のチャネル領域1031の絶縁抵抗を安定化している。IGZOをはじめとする酸化物等も熱処理等による拡散により酸素を供給する効果があるが、反応性スパッタリングによる膜形成は酸素供給の効率が高く、より好ましい。
【0037】
AlO膜106の上にゲート電極107が形成されている。ゲート電極107の材料は図2で説明したとおりである。ゲート電極107及びAlO膜106は、層間SiN膜104及びゲート絶縁膜105の上に乗り上げている。つまり、酸化物半導体103のドレイン領域1032及びソース領域1033と若干オーバーラップする。図3に示す本発明では、ゲート電極107及びAlO膜106が酸化物半導体103のドレイン領域1032及びソース領域1033と平面で視てオーバーラップしても、AlO膜106と酸化物半導体103のドレイン領域1032およびソース領域1033の間には層間SiN膜104が存在しているので、AlO膜106等からの酸素は層間SiN膜104においてブロックされる。
【0038】
したがって、AlO膜106やゲート絶縁膜105からの酸素によって酸化物半導体103のドレイン領域1032やソース領域1033の抵抗が増大してON電流が減少するという現象を防止することが出来る。図3において、層間SiN膜104は、端部において順テーパを有するように加工されている。テーパ角θは例えば40度から70度である。層間SiN膜104の端部において、いわゆる段切れが生じ、ゲート絶縁膜105やAlO膜106が破壊し、ゲート電圧がリークすることを防止するためである。なお、このテーパ角は、層間SiN膜104の厚さ方向の中心において測定すればよい。
【0039】
図3において、ゲート電極107及びAlO膜106は、ゲート絶縁膜105及び層間SiN膜104のテーパ部分のみでなく、層間SiN膜104及びゲート絶縁膜105の上部にまで形成されている。したがって、ゲート電極107及びAlO膜106の微細加工は容易である。
【0040】
図3において、ゲート絶縁膜105及び層間SiN膜104にスルーホール120を形成してドレイン電極108を酸化物半導体103のドレイン領域1032と接続し、スルーホール121を形成して酸化物半導体103のソース領域1033をソース電極109と接続する。図3においては、ゲート電極107、ドレイン電極108、ソース電極109は同じ層の下に形成されることになる。ゲート電極107とドレイン電極108、あるいは、ゲート電極107とソース電極109の距離dを十分に確保できない場合は、実施例2に示すように、ドレイン電極108とソース電極109は層間絶縁膜の上に形成すればよい。
【0041】
図4図3の平面図である。図4では、絶縁膜は省略されている。図4において、遮光膜101の上に下地膜を挟んで酸化物半導体103が帯状に形成されている。図4では、酸化物半導体103のドレイン領域1032及びソース領域1033が見えている。酸化物半導体103の上には、層間SiN膜104及びゲート絶縁膜105等を挟んでゲート電極107が形成されている。図4において、ゲート電極107内に点線で記した部分は、層間SiN膜104の端部に相当し、点線の内側がチャネル領域1031に該当する。
【0042】
酸化物半導体103は左側に延在してドレイン電極108と接続し、また、右側に延在してソース電極109と接続する。酸化物半導体103において、ゲート電極107とドレイン電極108の間であるドレイン領域1032は、層間SiN膜104で覆われているので、層間SiN膜104からの水素によって還元され、導電膜となっている。酸化物半導体103のゲート電極107とソース電極109の間のソース領域1033も同様である。
【0043】
図5乃至図9は、図3の構成を実現する各プロセスにおける構成を示す断面図である。図5は、TFT基板100の上に、遮光膜101を形成し、その上に下地膜102を形成し、その上に酸化物半導体103を形成し、酸化物半導体103を覆って層間SiN膜104をプラズマCVDによって形成した状態を示す断面図である。
【0044】
層間SiN膜104中の水素は、プラズマCVDによって適切に制御することが出来る。CVDガスには、例えば、シラン(SiH)、アンモニア(NH)、窒素(N)を用いることが出来る。シランとアンモニアの流量比は、例えば、1/10乃至1/30に設定する。窒素流量は、成膜圧力が制御できるように調整する。成膜温度は、例えば250℃乃至400℃である。層間SiN膜104の膜厚は、層間SiN膜104中に含まれる水素量に応じて調整されるが、一般的には、50nm乃至500nmである。
【0045】
図6は層間SiN膜104をパターニングしている状態を示す断面図である層間SiN膜104の上にレジスト400を形成し、矢印で示すように、フッ素系のガスを用いたドライエッチングによって層間SiN膜104を開口する。この時、層間SiN膜104の開口部は、順テーパとなるように制御する。テーパ角θは40度乃至70度が好適である。なお、層間SiN膜104は酸化物半導体103側に存在していればよく、例えば、層間SiN膜104に該当する層を2層構造にして、下側、すなわち、酸化物半導体103側をSiN膜、上側をSiO膜としてもよい。
【0046】
図7は、層間SiN膜104の開口部、すなわち、酸化物半導体103のチャネル領域1031及び層間SiN膜104を覆ってゲート絶縁膜105を形成し、続いてAlO膜106を形成した状態を示す断面図である。ゲート絶縁膜105はSiO膜である。ゲート絶縁膜105の成膜にはプラズマCVDを用いることが出来る。CVDガスは例えば、シラン(SiH)、亜酸化窒素(NO)が用いられる。シランと亜酸化窒素のガス流量比は、例えば、1/10乃至1/100に設定する。
【0047】
成膜温度は、例えば、200度乃至400度である。ゲート絶縁膜105の膜厚は、50乃至200nmである。ゲート絶縁膜105の膜質、膜厚等は、耐電圧、TFT特性、AlO膜から酸化物半導体103への酸素拡散量のバランスを考慮して決められる。
【0048】
ゲート絶縁膜105はゲート電極107の下部以外にも形成されていることが望ましい。図3に示すように、本実施例では、ゲート電極107と、ソース電極109及びドレイン電極108が同層で形成される。ソース電極とドレイン電極がチタン(Ti)、アルミニウム(Al)の積層膜で形成されている場合、ドライエッチングで加工する際、下地がSiOであると、例えばSiNに比べてオーバーエッチング膜厚を少なくすることが可能である。
【0049】
図7において、ゲート絶縁膜105を構成するSiO膜の上にAlO膜106が形成されている。AlO膜106は反応性スパッタリングで形成することが望ましい。反応性スパッタリングによって形成したAlO膜106は酸素を多く含むからである。AlO膜106の膜厚は2乃至20nmであり、膜質は加工性の観点からアモルファスであることが望ましい。
【0050】
図7において、アニールを行うと、AlO膜106形成時、反応性スパッタリングによって大量にAlO膜に打ち込まれた酸素が、酸化物半導体103のチャネル領域1031に拡散し、酸化物半導体103のチャネルを半導体に保つ。酸素を酸化物半導体103に拡散させるアニール条件は、300℃乃至400℃で1時間程度である。
【0051】
図8は、AlO膜106を覆ってゲート電極107となる金属をスパッタリングによって形成した状態を示す断面図である。ゲート電極107の金属材料等は、図2で説明したとおりである。
【0052】
図9は、ゲート電極107及びAlO膜106をパターニングした状態を示す断面図である。図9において、ゲート電極107及びAlO膜106は、層間SiN膜104及びゲート絶縁膜105のテーパ部を超えて、形成されている。これによって、寸法制御が容易になる。
【0053】
図9において、AlO膜106は、ゲート電極107の下部にのみ残存させている。AlO膜106がゲート電極以外の部分にまで延在していると、AlO膜106からの酸素がゲート絶縁膜105であるSiO膜内を拡散して、酸化物半導体103に達し、酸化物半導体103のドレイン領域1032及びソース領域1033に過剰な酸素を供給することによって、酸化物半導体103のソース領域1033、ドレイン領域1032の抵抗が増大する懸念が生ずるからである。
【0054】
AlO膜106の加工は、塩素(Cl)系のガスを用いたドライエッチング、あるいは、DHF(Diluted Hydrofluoric acid)、混酸等を用いたウェットエッチングで行うことが出来る。なお、AlO膜106のパターニングは、ゲート電極107のパターニング用のレジストをそのまま用いてもよいし、ゲート電極107をマスクとして使用してもよい。
【0055】
その後、SiO膜で形成されたゲート絶縁膜105、及び層間SiN膜104に対してスルーホール120、121を形成し、ドレイン電極108と酸化物半導体のドレイン領域1031、及び、ソース電極109と酸化物半導体のソース領域1033を接続することによって図3の構成となる。なお、ドレイン電極108及びソース電極109は、例えば、チタンーアルミニウムーチタン(Ti−Al−Ti)の積層構造を用いることが出来る。
【0056】
このように、本発明によれば、酸化物半導体103のチャネル領域1031にはAlO膜106から十分な酸素が供給される。一方、酸化物半導体103のドレイン領域1032及びソース領域1033は層間SiN膜104が積層されているので、層間SiN膜104から水素が供給されるとともに、AlO膜106等からの酸素がブロックされる。したがって、特性の安定した、信頼性の高い酸化物半導体を用いた表示装置を実現することが出来る。
【実施例2】
【0057】
実施例1では、図3に示すように、ゲート電極107と、ドレイン電極108及びソース電極109が同じ層に形成されている。このような場合、図3にdで示す、ゲート電極107とドレイン電極108、あるいは、ゲート電極107とソース電極109の距離が十分に取れない場合がある。
【0058】
実施例2はこの問題を避けるために、図10に示すように、ドレイン電極108及びソース電極109を層間絶縁膜110の上に形成するものである。図10において、スルーホール120及びスルーホール121は、層間絶縁膜110、ゲート絶縁膜105、層間SiN膜104の3層を貫通して形成されている。そして、ドレイン電極108及びソース電極109は層間絶縁膜110の上に形成されている。
【0059】
図11は、本実施例による液晶表示装置の表示領域の断面図である。図11は実施例1の図2に対応する。図11図2と異なる点は、スルーホール120、121が層間絶縁膜110、ゲート絶縁膜105、層間SiN膜104の3層を貫通して形成され、ドレイン電極108及びソース電極109は層間絶縁膜110の上に形成されていることである。
【0060】
図11の構成であれば、ドレイン電極108はスルーホールを介さずに、直接、映像信号線12と接続することが出来る。ソース電極109は有機パッシベーション膜111に形成されたスルーホール130、及び、容量絶縁膜113に形成されたスルーホール131を介して画素電極114と接続する。
【0061】
TFT及びその周辺の構成は、実施例1と同じであり、効果も同じである。
【実施例3】
【0062】
実施例1及び2では、液晶表示装置を例にとって説明した。本発明は有機EL表示装置についても同様に適用することが出来る。図12は有機EL表示装置の画素部の断面図である。図12において、TFT基板100にはガラス基板あるいはポリイミド等の樹脂基板が使用される。図12において、TFT基板100からドレイン電極108及びソース電極109が形成されるまでは、液晶表示装置における、実施例2の図11と同一である。したがって、実施例1及び2で説明した本発明の構成はそのまま適用することが出来る。
【0063】
図12における有機EL表示装置のその他の構成は次の通りである。ドレイン電極108及びソース電極109を覆って有機パッシベーション膜111が形成され、この有機パッシベーション膜111にスルーホール130を形成する。有機パッシベーション膜111の上に金属あるいは合金による反射電極と酸化物導電膜によるアノードの積層膜による下部電極150を形成する。
【0064】
その上にバンク151となるアクリル等の有機膜を形成し、この膜にホールを形成する。ホール内に発光層となる有機EL膜152を形成する。有機EL膜152は通常は複数の膜によって形成される。有機EL膜152及びバンク151を覆ってカソード153を形成する。カソード153は、ITO、AZO(Antimony Zinc Oxide)等の透明酸化物導電膜か金属薄膜によって形成される。
【0065】
その後、有機EL膜152を保護するための、保護膜154をSiN等によって形成する。その後、反射防止のための偏光板156を、粘着材155を介して保護膜154の上に貼り付ける。なお、保護膜154は、SiN等の無機膜のみでなく、これに積層してアクリル等の透明有機膜が積層される場合もある。
【0066】
このように、有機EL表示装置においても、実施例1及び2で説明した本発明の構成を適用することが出来る。
【0067】
なお、上述の各実施例では表示装置を例示して説明したが、本構成の酸化物半導体を用いたTFTは光センサ装置に使用することも可能である。
【符号の説明】
【0068】
11…走査線、 12…映像信号線、 13…画素、 14…表示領域、 15…端子領域、 16…シール材、 17…フレキシブル配線基板、 100…TFT基板、 101…遮光膜、 102…下地膜、 103…酸化物半導体、 104…層間SiN膜、 105…ゲート絶縁膜、 106…AlO膜、 107…ゲート電極、 108…ドレイン電極、 109…ソース電極、 110…層間絶縁膜、 111…有機パッシベーション膜、 112…コモン電極、 113…容量絶縁膜、 114…画素電極、 115…配向膜、 120…スルーホール、 121…スルーホール、 130…スルーホール、 131…スルーホール、 150…下部電極、 151…バンク、 152…有機EL層、 153…カソード、 154…保護層、 155…粘着材、 156…偏光板、 200…対向基板、 201…カラーフィルタ、 202…ブラックマトリクス、 203…オーバーコート膜、 204…配向膜、 300…液晶層、 301…液晶分子、 400…レジスト、 1031…チャネル領域、 1032…ドレイン領域、 1033…ソース領域
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12